JPS6058502B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6058502B2 JPS6058502B2 JP14132780A JP14132780A JPS6058502B2 JP S6058502 B2 JPS6058502 B2 JP S6058502B2 JP 14132780 A JP14132780 A JP 14132780A JP 14132780 A JP14132780 A JP 14132780A JP S6058502 B2 JPS6058502 B2 JP S6058502B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- calculation
- processing unit
- vector
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理システム、特に、ベクトル演算の
高速処理のために複数の演算用中央処理装置を有して高
速にアレイデータを処理する情報処理システムに関する
。
高速処理のために複数の演算用中央処理装置を有して高
速にアレイデータを処理する情報処理システムに関する
。
一般に、科学技術計算、特にシミュレータ的使用環境
下においては、シミュレータモデルは連立一次方程式や
微分方程式などを用いて組みたてられる。
下においては、シミュレータモデルは連立一次方程式や
微分方程式などを用いて組みたてられる。
この種の問題は、最終的には行列計算の繰り返しが大
部分となり、汎用計算機では多大の計算時間を要する。
部分となり、汎用計算機では多大の計算時間を要する。
このようにデータが行列として扱える場合、このデータ
すなわちベクトルは、並列演算可能なシステムで扱うの
に適している。ベクトルとは互いに独立な項目（スカラ
ー）の集合であり、たとえは行列の行要素の組、列要素
の組、対角要素の組などである。行列の演算に際しては
、ほとんどの場合、このベクトルが処理の単位となる。
ベクトル演算においては、各項目の独立性ゆえに並列性
を利用することが容易である。 複数台の演算処理装置
により、一連のベクトル演算を行うためには、演算処理
装置群を制御する制御用中央処理装置によつて、該ベク
トル演算に係わるすべての初期条件、終了条件を決定し
、各演算処理装置に順次通知した上て演算処理に入る方
法が考えられるが、本発明は、制御用中央処理装置の負
荷を最小限にした改良されたベクトル演算システムを提
供する。
すなわちベクトルは、並列演算可能なシステムで扱うの
に適している。ベクトルとは互いに独立な項目（スカラ
ー）の集合であり、たとえは行列の行要素の組、列要素
の組、対角要素の組などである。行列の演算に際しては
、ほとんどの場合、このベクトルが処理の単位となる。
ベクトル演算においては、各項目の独立性ゆえに並列性
を利用することが容易である。 複数台の演算処理装置
により、一連のベクトル演算を行うためには、演算処理
装置群を制御する制御用中央処理装置によつて、該ベク
トル演算に係わるすべての初期条件、終了条件を決定し
、各演算処理装置に順次通知した上て演算処理に入る方
法が考えられるが、本発明は、制御用中央処理装置の負
荷を最小限にした改良されたベクトル演算システムを提
供する。
本発明の目的は、汎用中央処理装置を複数台組合せて
、システム全体を制御する制御用中央処理装置とベクト
ル演算を分担する演算用中央処理装置群とからなる複合
情報処理システム構成をとることにより、汎用性に富ん
だ高速ベクトル演算システムを提供することにある。
、システム全体を制御する制御用中央処理装置とベクト
ル演算を分担する演算用中央処理装置群とからなる複合
情報処理システム構成をとることにより、汎用性に富ん
だ高速ベクトル演算システムを提供することにある。
特に制御用中央処理装置が、ベクトル演算の開始、終了
条件を通知するに際し行う処理時間が最小になり、全体
としてのベクトル演算処理時間が短縮した高速ヘクトル
演算システムを提供することにある。さらに、各演算用
中央処理装置が、自演算処理に係わるベクトル群の繰り
返し演算数を並列処理により演算し知る能力を持つこと
により、より高速なベクトル演算演算システムを実現す
ることにある。本発明の情報処理システムは、制御用中
央処理装置と、同一の構成を有し前記制御用中央処理装
置からのコマンドによつて制御されるＮ台の演算用中央
処理装置を含み、前記制御用中央処理装置は、前記演算
用中央処理装置のうちのＰ台（１〈Ｐ＜．Ｎ）にベクト
ル演算を指示するコマンドを供給するに先立つて前記Ｐ
台の演算用中央処理装置のそれぞれに異なる論理番号Ｐ
，（０くＰ，くＰ一１）を転送するとともに、少なくと
も前記Ｐ台の演算用中央処理装置に共通に使用台数Ｐと
総繰返演算数Ｃを供給するための演算用中央処理装置制
御回路を含み、前記演算用中央処理装置は供給された総
繰返演算数Ｃを使用台数Ｐで除して商Ｑと剰余１を求め
、この剰余１が前記論理番号Ｐｉに１を加算した値以上
てあればベクトル演算回数Ｑ，として前記商Ｑを出力し
前記剰余１が前記論理番号Ｐ，に１を加算した値未満で
あれば、前記ベクトル演算回数Ｑｉとして前記商Ｑに１
を加算したた値を出力する演算回数計算回路とを含んで
構成される。すなわち、本発明の情報処理システムは、
制御用中央処理装置と制御用中央処理装置からのコマン
ドによつて制御される複数台の同一機能を有する演算用
中央処理装置とからなる情報処理システムにして、制御
用中央処理装置は、演算用中央処理装置制御回路を有し
、該制御回路は、ベクトル演算の目的て使用しようとす
るＰ台の演算用中央処理装置に各演算用中央処理装置の
論理番号Ｐｉと使用台数Ｐ値の転送手段と、ベクトル演
算に先立ちベクトル演算の総繰返し演算数Ｃ値の転送手
段を有し、各演算用中央処理装置は制御用中央処理装置
から供給されたＰ，値、Ｐ値、Ｃ値を用いて自演算用中
央処理装置内で分担して繰返し演算すべきベクトル演算
回数ＱもしくはＱ＋１を演算決定する手段を有して構成
される。
条件を通知するに際し行う処理時間が最小になり、全体
としてのベクトル演算処理時間が短縮した高速ヘクトル
演算システムを提供することにある。さらに、各演算用
中央処理装置が、自演算処理に係わるベクトル群の繰り
返し演算数を並列処理により演算し知る能力を持つこと
により、より高速なベクトル演算演算システムを実現す
ることにある。本発明の情報処理システムは、制御用中
央処理装置と、同一の構成を有し前記制御用中央処理装
置からのコマンドによつて制御されるＮ台の演算用中央
処理装置を含み、前記制御用中央処理装置は、前記演算
用中央処理装置のうちのＰ台（１〈Ｐ＜．Ｎ）にベクト
ル演算を指示するコマンドを供給するに先立つて前記Ｐ
台の演算用中央処理装置のそれぞれに異なる論理番号Ｐ
，（０くＰ，くＰ一１）を転送するとともに、少なくと
も前記Ｐ台の演算用中央処理装置に共通に使用台数Ｐと
総繰返演算数Ｃを供給するための演算用中央処理装置制
御回路を含み、前記演算用中央処理装置は供給された総
繰返演算数Ｃを使用台数Ｐで除して商Ｑと剰余１を求め
、この剰余１が前記論理番号Ｐｉに１を加算した値以上
てあればベクトル演算回数Ｑ，として前記商Ｑを出力し
前記剰余１が前記論理番号Ｐ，に１を加算した値未満で
あれば、前記ベクトル演算回数Ｑｉとして前記商Ｑに１
を加算したた値を出力する演算回数計算回路とを含んで
構成される。すなわち、本発明の情報処理システムは、
制御用中央処理装置と制御用中央処理装置からのコマン
ドによつて制御される複数台の同一機能を有する演算用
中央処理装置とからなる情報処理システムにして、制御
用中央処理装置は、演算用中央処理装置制御回路を有し
、該制御回路は、ベクトル演算の目的て使用しようとす
るＰ台の演算用中央処理装置に各演算用中央処理装置の
論理番号Ｐｉと使用台数Ｐ値の転送手段と、ベクトル演
算に先立ちベクトル演算の総繰返し演算数Ｃ値の転送手
段を有し、各演算用中央処理装置は制御用中央処理装置
から供給されたＰ，値、Ｐ値、Ｃ値を用いて自演算用中
央処理装置内で分担して繰返し演算すべきベクトル演算
回数ＱもしくはＱ＋１を演算決定する手段を有して構成
される。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例を示すブロック図で、本発明
の動作概要を説明するためのブロック図である。
の動作概要を説明するためのブロック図である。
第１図に示す情報処理システムは制御用中央処理装置１
、演算用中央処理装置制御回路１０、演算用中央処理装
置２０，２１，・・・・２ｎ，演算回数計算回路２００
，２１０，・・，２ｎ０、主記憶装置３、主記憶インタ
フエー線４、共通バス線５とから構成されている。
、演算用中央処理装置制御回路１０、演算用中央処理装
置２０，２１，・・・・２ｎ，演算回数計算回路２００
，２１０，・・，２ｎ０、主記憶装置３、主記憶インタ
フエー線４、共通バス線５とから構成されている。
ベクトル演算を開始するにあたつて、制御用中央処理装
置１は、ベクトル演算を分担して実行する演算用中央処
理装置２０，２１，・・，２ｎのうち、一つの演算で使
用するＰ台の演算用中央処理装置に対し、初期設定、起
動、演算状況測定等を共通バス線５を通して行なう。
置１は、ベクトル演算を分担して実行する演算用中央処
理装置２０，２１，・・，２ｎのうち、一つの演算で使
用するＰ台の演算用中央処理装置に対し、初期設定、起
動、演算状況測定等を共通バス線５を通して行なう。
初期設定後、起動をかけられた演算用中央処理装置群は
、各々、独立したソフトウェアプログラムに従つて、分
担されたベクトル演算を遂行する。本発明は、初期設定
時の制御を画一化し、システムとしての性能の向上を計
ることを目的としている。
、各々、独立したソフトウェアプログラムに従つて、分
担されたベクトル演算を遂行する。本発明は、初期設定
時の制御を画一化し、システムとしての性能の向上を計
ることを目的としている。
第２図は第１図に示す実施例でベクトル演算を行なう場
合の主記憶装置３上のベクトル分布例３Ｒと該ベクトル
演算に割当てられたＰ台の演算用中央処理装置ＰＥＯ，
ＰＥｌ，・・・ＰＥ，，・・・ＰＥｐ−１の対応関係を
示している。主記憶装置３上のベクトルは、一定語長で
一定間隔に分布しており、第２図では、一定間隔を０と
してモデル化した図になつている。
合の主記憶装置３上のベクトル分布例３Ｒと該ベクトル
演算に割当てられたＰ台の演算用中央処理装置ＰＥＯ，
ＰＥｌ，・・・ＰＥ，，・・・ＰＥｐ−１の対応関係を
示している。主記憶装置３上のベクトルは、一定語長で
一定間隔に分布しており、第２図では、一定間隔を０と
してモデル化した図になつている。
全体のベクトル語数はＣ個であり、Ｃ個のベクトルをＰ
台の演算用中央処理装置ＰＥＯ，ＰＥｌ，ＰＥＰ−１に
順序良く分配して演算に用いる。
台の演算用中央処理装置ＰＥＯ，ＰＥｌ，ＰＥＰ−１に
順序良く分配して演算に用いる。
即ち、Ｃを被除数Ｐを除数として割算を行うとＣ＝Ｐ・
Ｑ＋Ｉの関係が成立する。これは、Ｉ台の演算用中央処
理装置にＱ＋１個のベクトルが割り当てられ、残りの（
Ｐ−１）台の演算用中央処理装置にはＱ個のベクトル演
算が割り当てられることを示す。さらに、第１図、第２
図を用いて本発明の詳細な説明する。
Ｑ＋Ｉの関係が成立する。これは、Ｉ台の演算用中央処
理装置にＱ＋１個のベクトルが割り当てられ、残りの（
Ｐ−１）台の演算用中央処理装置にはＱ個のベクトル演
算が割り当てられることを示す。さらに、第１図、第２
図を用いて本発明の詳細な説明する。
ベクトル演算は、主記憶上の２組のベクトル群間で演算
を行うのが通常であり、ベクトル分布例３Ｒで示される
ものが２組（例えば、３０，３１）存在し、これらの間
で演算が実行され、結果は、加算されるか、一定の間隔
をもつて主記憶上に分布するように格納される。
を行うのが通常であり、ベクトル分布例３Ｒで示される
ものが２組（例えば、３０，３１）存在し、これらの間
で演算が実行され、結果は、加算されるか、一定の間隔
をもつて主記憶上に分布するように格納される。
今、２組のＣ個のベクトル間で、演算を行ない、Ｃ個の
領域に格納する場合について説明する。
領域に格納する場合について説明する。
演算に先立つて、制御用中央処理装置１は、全体のベク
トル語数Ｃの値と、使用する演算用中央処理装置の数、
すなわち、使用台数ＰをＰ台の演算用中央処理装置ＰＥ
Ｏ，ＰＥｌ，・・・ＰＥＰ−１に通知する。
トル語数Ｃの値と、使用する演算用中央処理装置の数、
すなわち、使用台数ＰをＰ台の演算用中央処理装置ＰＥ
Ｏ，ＰＥｌ，・・・ＰＥＰ−１に通知する。
これは、共通バス線５を経由して一度に通知される。さ
らに、Ｐ台の演算用中央処理装置に０からＰ−１までの
値の論理番号Ｐｌ（イ）くＰ，くＰ−１）、を１台づつ
割りふる。
らに、Ｐ台の演算用中央処理装置に０からＰ−１までの
値の論理番号Ｐｌ（イ）くＰ，くＰ−１）、を１台づつ
割りふる。
制御用中央処理装置から個々の演算用中央処理装置が物
理的に独立に制御できるように、制御線６０，６１，・
・・６ｎを有しているため、任意の演算用中央処理装置
ＰＥｌにのみ該当する論理番号Ｐｉを送ることができる
。
理的に独立に制御できるように、制御線６０，６１，・
・・６ｎを有しているため、任意の演算用中央処理装置
ＰＥｌにのみ該当する論理番号Ｐｉを送ることができる
。
本例では、共通バス線５を通して制御線６１で指定され
たすべての演算用中央処理装置ＰＥｉに論理番号Ｐｆを
それぞれ送る。
たすべての演算用中央処理装置ＰＥｉに論理番号Ｐｆを
それぞれ送る。
これら、Ｐ台の演算用中央処理装置には、ベクトル演算
の開始アドレス、各ベクトル間の距離等も通知される。
の開始アドレス、各ベクトル間の距離等も通知される。
この動作は、同一タイミングにできる。総繰返演算数Ｃ
と、演算用中央処理装置数Ｐと自演算用中央処理装置に
割り振られた論理番号Ｐｉが与えられ、さらに、共通バ
ス線５もしくは、制御線６１を通してベクトル演算開始
の起動がかかると、演算用中央処理装置ＰＥｌは、演算
回数計算回路２１０を用いて、総繰返ベクトル演算数Ｃ
を使用台数Ｐて割り算し、商Ｑと剰余１を算出する。さ
らに演算回数計算回路２１０は、Ｐｉ＋１と剰余１を比
較しＰ１＋１くＩであると商Ｑに１を加えて、Ｑ＋１を
、またＰ，＋１〉Ｉであると、商Ｑを自演算用中央処理
装置ＰＥｌの実行すべきベクトル演算回数Ｑ，として記
憶する手段を有する。さらに、演算用中央処理装置ＰＥ
，は、ベクトル演算の開始アドレス、各ベクトル間の距
離を用いて、Ｑ組もしくは、Ｑ＋１組のベクトル群を読
み出し、演算を行ない、Ｑ組もしくは、Ｑ＋１組の領域
へ格納することにより、演算を完了する。
と、演算用中央処理装置数Ｐと自演算用中央処理装置に
割り振られた論理番号Ｐｉが与えられ、さらに、共通バ
ス線５もしくは、制御線６１を通してベクトル演算開始
の起動がかかると、演算用中央処理装置ＰＥｌは、演算
回数計算回路２１０を用いて、総繰返ベクトル演算数Ｃ
を使用台数Ｐて割り算し、商Ｑと剰余１を算出する。さ
らに演算回数計算回路２１０は、Ｐｉ＋１と剰余１を比
較しＰ１＋１くＩであると商Ｑに１を加えて、Ｑ＋１を
、またＰ，＋１〉Ｉであると、商Ｑを自演算用中央処理
装置ＰＥｌの実行すべきベクトル演算回数Ｑ，として記
憶する手段を有する。さらに、演算用中央処理装置ＰＥ
，は、ベクトル演算の開始アドレス、各ベクトル間の距
離を用いて、Ｑ組もしくは、Ｑ＋１組のベクトル群を読
み出し、演算を行ない、Ｑ組もしくは、Ｑ＋１組の領域
へ格納することにより、演算を完了する。
演算回数計算回路２００，２１０，・・，２１０，・・
・，２ｎ０の一例を第３図に示す。総繰返演算数Ｃを保
持する総繰返演算数レジスタ７０、使用台数Ｐを保持す
る使用台数レジスタ７１、論理番号Ｐ，を保持する論理
番号レジスタ７２、除算を行なう除算回路７３、除算結
果の商Ｑを保持する商レジスタ７牡剰余１を保持する剰
余レジスタ７５、剰余レジスタ７５に保持した剰余１と
論理番号レジスタ７２に保持した論理番号Ｐ，を入力と
し、剰余１＜５Ｐ１＋１なる値を比較し、Ｐ，＋１くＩ
のとき゜“１゛値を、Ｐ，＋１〉１のとき“゜０゛値を
出力する比較回路７６、商レジスタ７４に保持した商Ｑ
ど比較回路７６の出力を加算する加算器７７、加算結果
の自演算用中央処理装置ＰＥｉで実行すべきベクトル演
算回数Ｑｉを保持するベクトル演算回数レジスタ７９か
ら構成される。本発明において、制御用中央処理装置１
は、ベクトル演算を複数台の演算用中央処理装置に分担
実行させるとともに、並行して他の複数組の演算用中央
処理装置で、別のベクトル演算を実行させることができ
る。
・，２ｎ０の一例を第３図に示す。総繰返演算数Ｃを保
持する総繰返演算数レジスタ７０、使用台数Ｐを保持す
る使用台数レジスタ７１、論理番号Ｐ，を保持する論理
番号レジスタ７２、除算を行なう除算回路７３、除算結
果の商Ｑを保持する商レジスタ７牡剰余１を保持する剰
余レジスタ７５、剰余レジスタ７５に保持した剰余１と
論理番号レジスタ７２に保持した論理番号Ｐ，を入力と
し、剰余１＜５Ｐ１＋１なる値を比較し、Ｐ，＋１くＩ
のとき゜“１゛値を、Ｐ，＋１〉１のとき“゜０゛値を
出力する比較回路７６、商レジスタ７４に保持した商Ｑ
ど比較回路７６の出力を加算する加算器７７、加算結果
の自演算用中央処理装置ＰＥｉで実行すべきベクトル演
算回数Ｑｉを保持するベクトル演算回数レジスタ７９か
ら構成される。本発明において、制御用中央処理装置１
は、ベクトル演算を複数台の演算用中央処理装置に分担
実行させるとともに、並行して他の複数組の演算用中央
処理装置で、別のベクトル演算を実行させることができ
る。
これらの演算において制御用中央処理装置１は、演算に
用いる演算用中央処理装置の配分を考える必要を持つが
、一旦これを決定すると、あたかも一台の演算処理装置
に演算の起動をかけるのと同様に一群の演算用中央処理
装置の起動をかけることがてき、制御用中央処理装置内
の論理動作は、非常に、単純になる。各一群の一つのベ
クトル演算を実行した演算用中央処理装置は、自演算用
中央処理装置ての演算が完了すると制御線６０．６１，
・・・，６ｎを通して、制御用中央処理装置１に演算完
了を通知し、Ｑ＋１回の演算完了を検知した制御用中央
処理装・置は次の動作に移ることが可能となる。
用いる演算用中央処理装置の配分を考える必要を持つが
、一旦これを決定すると、あたかも一台の演算処理装置
に演算の起動をかけるのと同様に一群の演算用中央処理
装置の起動をかけることがてき、制御用中央処理装置内
の論理動作は、非常に、単純になる。各一群の一つのベ
クトル演算を実行した演算用中央処理装置は、自演算用
中央処理装置ての演算が完了すると制御線６０．６１，
・・・，６ｎを通して、制御用中央処理装置１に演算完
了を通知し、Ｑ＋１回の演算完了を検知した制御用中央
処理装・置は次の動作に移ることが可能となる。
本発明の情報処理システムは、演算用中央処理装置のそ
れぞれに演算回数計算回路を迫加することにより、各演
算用中央処理装置でそれぞれ演算回数が算出できるので
、制御用中央処理装置の負門荷が軽減できるという効果
がある。
れぞれに演算回数計算回路を迫加することにより、各演
算用中央処理装置でそれぞれ演算回数が算出できるので
、制御用中央処理装置の負門荷が軽減できるという効果
がある。
本発明は以上説明したように、演算用中央処理装置に、
演算数判別能力を持たすことにより制御の単純化した制
御用中央処理装置による高速ベクトル演算システムの制
御を可能とする。
演算数判別能力を持たすことにより制御の単純化した制
御用中央処理装置による高速ベクトル演算システムの制
御を可能とする。
）図面の簡単な説明
第１図は、本発明の一実施例を示すブロック図、第２図
は第１図に示す実施例て実行するベクトル演算のデータ
の主記憶装置上のデータ分布図、第３図は第１図に示す
演算回数計算回路一例を示すブロック図である。
は第１図に示す実施例て実行するベクトル演算のデータ
の主記憶装置上のデータ分布図、第３図は第１図に示す
演算回数計算回路一例を示すブロック図である。
１・・・・・・制御用中央処理装置、１０・ ・・演算
用中央処理装置制御回路、２０，２１，２２，２３，〜
，２ｎ，ＰＥ０，ＰＥ１，〜，ＰＥＰ−１・・・・演算
用中央処理装置、２００，２１０，２２０，２３０，〜
，２ｎ０・・・・・演算回数計算回路、３・・・・・・
主記憶装置、４・・・・・・主記憶インターフェース線
、５・・・共通バス線、６０，６１，６２，６３，〜，
６ｎ・・・・制御線、７０・・・・・・総繰返演算数レ
ジスタ、７１・・・・・・使用台数レジスタ、７２・・
・・論理番号レジスタ、７３・・・・除算回路、７４・
・・・・・商レジスタ、７５・・・・・・剰余レジスタ
、７６・・・・・・比較回路、７７・・・・加算器、７
９・・・・ベクトル演算回数保持レジスタ、Ｐ・・・・
・・使用台数、Ｐピ・・・・・論理番号、Ｃ・・・・・
・総繰返演算数、Ｑ・・・・・・ベクトル演算回数。
用中央処理装置制御回路、２０，２１，２２，２３，〜
，２ｎ，ＰＥ０，ＰＥ１，〜，ＰＥＰ−１・・・・演算
用中央処理装置、２００，２１０，２２０，２３０，〜
，２ｎ０・・・・・演算回数計算回路、３・・・・・・
主記憶装置、４・・・・・・主記憶インターフェース線
、５・・・共通バス線、６０，６１，６２，６３，〜，
６ｎ・・・・制御線、７０・・・・・・総繰返演算数レ
ジスタ、７１・・・・・・使用台数レジスタ、７２・・
・・論理番号レジスタ、７３・・・・除算回路、７４・
・・・・・商レジスタ、７５・・・・・・剰余レジスタ
、７６・・・・・・比較回路、７７・・・・加算器、７
９・・・・ベクトル演算回数保持レジスタ、Ｐ・・・・
・・使用台数、Ｐピ・・・・・論理番号、Ｃ・・・・・
・総繰返演算数、Ｑ・・・・・・ベクトル演算回数。
Claims (1)
- １ 制御用中央処理装置と、同一の構成を有し前記制御
用中央処理装置からのコマンドによつて制御されるＮ台
の演算用中央処理装置を含み、前記制御用中央処理装置
は、前記演算用中央処理装置のうちのＰ台（１≦Ｐ≦Ｎ
）にベクトル演算を指示するコマンドを供給するに先立
つて前記Ｐ台の演算用中央処理装置のそれぞれに異なる
論理番号Ｐｉ（０≦Ｐｉ≦Ｐ−１）を転送するとともに
、少なくとも前記Ｐ台の演算用中央処理装置に共通に使
用台数Ｐと総繰返演算数Ｃを供給するための演算用中央
処理装置制御回路を含み、前記演算用中央処理装置は供
給された総繰返演算数Ｃを使用台数Ｐで除して商Ｑと剰
余Ｉを求め、この剰余Ｉが前記論理番号Ｐｉに１を加算
した値以上であればベクトル演算回数Ｑｉとして前記商
Ｑに１を加算した値を出力し前記剰余Ｉが前記論理番号
Ｐｉに１を加算した値未満であれば、前記ベクトル演算
回数Ｑｉとして前記商Ｑを出力する演算回数計算回路と
を含むことを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14132780A JPS6058502B2 (ja) | 1980-10-09 | 1980-10-09 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14132780A JPS6058502B2 (ja) | 1980-10-09 | 1980-10-09 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5764863A JPS5764863A (en) | 1982-04-20 |
| JPS6058502B2 true JPS6058502B2 (ja) | 1985-12-20 |
Family
ID=15289350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14132780A Expired JPS6058502B2 (ja) | 1980-10-09 | 1980-10-09 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058502B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077265A (ja) * | 1983-10-05 | 1985-05-01 | Hitachi Ltd | ベクトル処理装置 |
| JPS60215280A (ja) * | 1984-04-10 | 1985-10-28 | Nec Corp | ベクトル演算処理装置 |
| JPS6298454A (ja) * | 1985-10-25 | 1987-05-07 | Hitachi Ltd | 並列プロセツサの制御方式 |
-
1980
- 1980-10-09 JP JP14132780A patent/JPS6058502B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5764863A (en) | 1982-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
| US5081573A (en) | Parallel processing system | |
| JP3639323B2 (ja) | メモリ分散型並列計算機による連立１次方程式計算処理方法および計算機 | |
| US3544973A (en) | Variable structure computer | |
| US10248908B2 (en) | Alternative loop limits for accessing data in multi-dimensional tensors | |
| EP0334844B1 (en) | Virtual processor techniques in a multiprocessor array | |
| US8751556B2 (en) | Processor for large graph algorithm computations and matrix operations | |
| JP2671120B2 (ja) | データ処理セルおよびデータプロセッサ | |
| GB1537504A (en) | Network computer system | |
| EP3798927A1 (en) | Memory organization for matrix processing | |
| JPH0731669B2 (ja) | ベクトル・プロセツサ | |
| US9170836B2 (en) | System and method for re-factorizing a square matrix into lower and upper triangular matrices on a parallel processor | |
| JPH07117948B2 (ja) | コンピユータ装置 | |
| CN113536216A (zh) | 用分布流水线可分离卷积运算将卷积映射到相连处理元件 | |
| JP2637749B2 (ja) | データ処理装置とその処理方法 | |
| CN112446007A (zh) | 一种矩阵运算方法、运算装置以及处理器 | |
| US20200371785A1 (en) | Computing device and neural network processor incorporating the same | |
| JP2001067206A (ja) | モジュラー乗算を実行するためのシステム並びに方法 | |
| CN1047152A (zh) | 高速数字处理器 | |
| JPS6058502B2 (ja) | 情報処理システム | |
| US5900023A (en) | Method and apparatus for removing power-of-two restrictions on distributed addressing | |
| CN116721006A (zh) | 特征图处理方法和装置 | |
| CN119829004B (zh) | 一种多项式计算方法及装置 | |
| JP4823928B2 (ja) | 連立一次方程式の並列求解装置 | |
| JPS6155706B2 (ja) |