JPS6059625B2 - 理想化ダイオード回路の調整方法 - Google Patents
理想化ダイオード回路の調整方法Info
- Publication number
- JPS6059625B2 JPS6059625B2 JP59197400A JP19740084A JPS6059625B2 JP S6059625 B2 JPS6059625 B2 JP S6059625B2 JP 59197400 A JP59197400 A JP 59197400A JP 19740084 A JP19740084 A JP 19740084A JP S6059625 B2 JPS6059625 B2 JP S6059625B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- circuit
- short
- input terminal
- idealized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は理想化ダイオード回路の調整方法に関する
ものてある。
ものてある。
従来、第１図のような演算増幅器ＯＰとその出力側に
ダイオードＤを接続して負帰還が施こされてなる理想化
ダイオード回路は、いくつかの入力信号のうち最大値又
は最小値を取り出すセレクタ回路、上下限りミッタ回路
、折線関数発生器等に多用されている。
ダイオードＤを接続して負帰還が施こされてなる理想化
ダイオード回路は、いくつかの入力信号のうち最大値又
は最小値を取り出すセレクタ回路、上下限りミッタ回路
、折線関数発生器等に多用されている。
入力信号ｉに対し、一定の設定信号値ｅｓから立ち上が
らせたい場合、ｅｓ以下はカットオフされ第２図で示す
ような信号となる。つまり、調整は、入力信号ｅｉとし
て設定値ｅｓを入力させておき、基準信号をトリマ等で
可変して入力信号ｅｉに加算し、出力信号がゼロから立
ち上る点で固定するようにすればよい。しかしながら、
設定値ｅｓ以下はすべてゼロ、レベルのため、トリマ
を回して調整すると出力信号ｅｏがゼロから立ち上る瞬
間どうしてもトリマを回しすぎ、又、もどす場合にもど
しすぎたりしてしまい、調整が非常に困難で、個人差が
どうしても生じてしまう欠点があつた。 この発明の目
的は、以上の点に鑑み、理想化ダイオード回路のダイオ
ードを短絡するようにし調整の容易化を図つた理想化タ
イオート回路の調整方法を提供することである。
らせたい場合、ｅｓ以下はカットオフされ第２図で示す
ような信号となる。つまり、調整は、入力信号ｅｉとし
て設定値ｅｓを入力させておき、基準信号をトリマ等で
可変して入力信号ｅｉに加算し、出力信号がゼロから立
ち上る点で固定するようにすればよい。しかしながら、
設定値ｅｓ以下はすべてゼロ、レベルのため、トリマ
を回して調整すると出力信号ｅｏがゼロから立ち上る瞬
間どうしてもトリマを回しすぎ、又、もどす場合にもど
しすぎたりしてしまい、調整が非常に困難で、個人差が
どうしても生じてしまう欠点があつた。 この発明の目
的は、以上の点に鑑み、理想化ダイオード回路のダイオ
ードを短絡するようにし調整の容易化を図つた理想化タ
イオート回路の調整方法を提供することである。
第３図は、この発明の一実施例を示す回路構成図で、
図において、１は入力抵抗Ｒ１を介して演算増幅器ＯＰ
の非反転入力端子４に入力信号ｅｉを供給する入力端子
、２は基準電圧ｅｒを可変抵抗器Ｒ２を介して演算増幅
’ｇ）Ｐの非反転入力端子４に供給する基準入力端子、
３は演算増幅器ＯＰの反転入力端子５が接続される出力
端子、Ｄは出力端子３と演算増幅器ＯＰの出力端子６と
の間に接続されたダイオード、Ｔｉ、Ｔ２はダイオード
ＤのアノードＡおよびカソードにに設けられた短絡Ｊ手
段としての端子である。
図において、１は入力抵抗Ｒ１を介して演算増幅器ＯＰ
の非反転入力端子４に入力信号ｅｉを供給する入力端子
、２は基準電圧ｅｒを可変抵抗器Ｒ２を介して演算増幅
’ｇ）Ｐの非反転入力端子４に供給する基準入力端子、
３は演算増幅器ＯＰの反転入力端子５が接続される出力
端子、Ｄは出力端子３と演算増幅器ＯＰの出力端子６と
の間に接続されたダイオード、Ｔｉ、Ｔ２はダイオード
ＤのアノードＡおよびカソードにに設けられた短絡Ｊ手
段としての端子である。
調整時、入力信号ｅｉとして設定値ｅｓが演算増幅器
ＯＰの非反転入力端子４に供給されるようにしておき、
端子Ｔｉ、Ｔ２間を着脱自在なわに口クリップのついた
導線等にて短絡接続しこの理想化ゝダイオード回路をバ
ッファ・アップとする。
ＯＰの非反転入力端子４に供給されるようにしておき、
端子Ｔｉ、Ｔ２間を着脱自在なわに口クリップのついた
導線等にて短絡接続しこの理想化ゝダイオード回路をバ
ッファ・アップとする。
この状態で、可変抵抗器Ｒ２を可変とし、出力端子３の
出力信号ＥＯを測定器等で読み取り第４図で示されるよ
うに出力信号が正確に一点で決まるゼロ点で可変抵抗器
Ｒ２を正確に固定するようにする。即ち、演算増幅器０
Ｐの入力端子４に供給される設定値Ｅｓに相当する入力
信号と、基準信号Ｅｒが可変抵抗器Ｒ２を介して入力端
子４に供給される設定信号値とが正確に等しくされたこ
とを意味する。この状態てダイオードＤの端子Ｔｌ，Ｔ
２の短絡を解除し、入力端子１に任意の入力信号を加え
ると、出力端子３からの出力信号は第２図て示されるよ
うな正確な設定値Ｅｓ以下ではゼロ、それ以上ては正と
なる信号とすることができる。なお、以上の実施例にお
いて、短絡手段としてチェックピンのような端子を示し
たが、直接ダイオードのリードを短絡するわに口クリッ
プ、スイッチ手段、、プリント基板上のスリット、ある
いはコネクタ等を用いてもよい。以上述べたように、こ
の発明は理想化ダイオード回路のダイオードのアノード
およびカソードに短絡手段を設け、調整時この短絡手段
を短絡してダイオードを短絡することにより調整を行う
ようにした理想化ダイオード回路の調整方法である。
出力信号ＥＯを測定器等で読み取り第４図で示されるよ
うに出力信号が正確に一点で決まるゼロ点で可変抵抗器
Ｒ２を正確に固定するようにする。即ち、演算増幅器０
Ｐの入力端子４に供給される設定値Ｅｓに相当する入力
信号と、基準信号Ｅｒが可変抵抗器Ｒ２を介して入力端
子４に供給される設定信号値とが正確に等しくされたこ
とを意味する。この状態てダイオードＤの端子Ｔｌ，Ｔ
２の短絡を解除し、入力端子１に任意の入力信号を加え
ると、出力端子３からの出力信号は第２図て示されるよ
うな正確な設定値Ｅｓ以下ではゼロ、それ以上ては正と
なる信号とすることができる。なお、以上の実施例にお
いて、短絡手段としてチェックピンのような端子を示し
たが、直接ダイオードのリードを短絡するわに口クリッ
プ、スイッチ手段、、プリント基板上のスリット、ある
いはコネクタ等を用いてもよい。以上述べたように、こ
の発明は理想化ダイオード回路のダイオードのアノード
およびカソードに短絡手段を設け、調整時この短絡手段
を短絡してダイオードを短絡することにより調整を行う
ようにした理想化ダイオード回路の調整方法である。
従つて、簡単な構成にて調整時、正確に一点で決まるゼ
町へを用いて調整がてきるのて個人差がなく正確な調整
が迅速にできる。又、正確な設定値が得られるのて精密
な各種演算回路に適用てきる。
町へを用いて調整がてきるのて個人差がなく正確な調整
が迅速にできる。又、正確な設定値が得られるのて精密
な各種演算回路に適用てきる。
第１図、第２図は従来例の説明図、第３図、第４図はこ
の発明の一実施例を示す説明図である。 １，２・・・・・・入力端子、３・・・・・・出力端子
、０Ｐ・・・・・演算増幅器、Ｄ・・・・・・ダイオー
ド、Ｔｌ，Ｔ２・・・・・短絡手段としての端子。
の発明の一実施例を示す説明図である。 １，２・・・・・・入力端子、３・・・・・・出力端子
、０Ｐ・・・・・演算増幅器、Ｄ・・・・・・ダイオー
ド、Ｔｌ，Ｔ２・・・・・短絡手段としての端子。
Claims (1)
- １ 回路の入力端子に非反転入力端子が接続されかつ回
路の出力端子に反転入力端子が接続された演算増幅器と
、この演算増幅器の出力端子と回路の出力端子間に接続
されたダイオードと、このダイオードのアノードおよび
カソード間を短絡する短絡手段とを備え、調整時この短
絡手段により前記ダイオードを短絡してバッファ・アン
プとして調整を行うことを特徴とする理想化ダイオード
回路の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197400A JPS6059625B2 (ja) | 1984-09-20 | 1984-09-20 | 理想化ダイオード回路の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197400A JPS6059625B2 (ja) | 1984-09-20 | 1984-09-20 | 理想化ダイオード回路の調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089279A JPS6089279A (ja) | 1985-05-20 |
| JPS6059625B2 true JPS6059625B2 (ja) | 1985-12-26 |
Family
ID=16373881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197400A Expired JPS6059625B2 (ja) | 1984-09-20 | 1984-09-20 | 理想化ダイオード回路の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059625B2 (ja) |
-
1984
- 1984-09-20 JP JP59197400A patent/JPS6059625B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089279A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0129817B1 (de) | Schaltung mit Hall-Generator | |
| JPH0226883B2 (ja) | ||
| JPS6059625B2 (ja) | 理想化ダイオード回路の調整方法 | |
| JPH0719898B2 (ja) | 光電気集積回路 | |
| US4085340A (en) | Range switching transient eliminator circuit | |
| US4733173A (en) | Electronic component measurement apparatus | |
| US3445769A (en) | Method and apparatus for in-circuit semiconductor characteristic measurements by establishing a predetermined voltage across the semiconductor and an externally connected impedance | |
| US3369187A (en) | Integrated electronic circuit construction including external bias resistor | |
| DE2201335C3 (de) | Prüfanordnung für elektronische Bauelemente, vorzugsweise für Halbleiterbauelemente | |
| SU881898A2 (ru) | Устройство дл моделировани полупроводникового элемента | |
| JPS6382378A (ja) | 混成集積回路特性測定装置 | |
| KR820002489Y1 (ko) | 고정 저항기 | |
| DE3335778A1 (de) | Eichbarer kapazitiver naeherungsmelder | |
| JPS59186330A (ja) | ハイブリツド集積回路 | |
| SU800899A1 (ru) | Преобразователь параметров трехэлементныхдВуХпОлюСНиКОВ B НАпР жЕНиЕ | |
| JPH10197615A (ja) | 磁気抵抗素子回路の基準電圧調整方法 | |
| JPS583101Y2 (ja) | Ｍｏｓ ｆｅｔの特性測定回路 | |
| JPH09326645A (ja) | 演算増幅器回路 | |
| JPS62124763A (ja) | 混成集積回路装置 | |
| SU1198488A2 (ru) | Двухпол рный стабилизированный источник питани (его варианты) | |
| JPS61279102A (ja) | 電子回路調整装置 | |
| RU2006060C1 (ru) | Источник тока | |
| JPH0716177B2 (ja) | 光送信回路 | |
| JPH02276207A (ja) | 電子回路調整装置 | |
| JPH0214294Y2 (ja) |