JPS6059770B2 - Bias circuit of tuning device - Google Patents
Bias circuit of tuning deviceInfo
- Publication number
- JPS6059770B2 JPS6059770B2 JP12455180A JP12455180A JPS6059770B2 JP S6059770 B2 JPS6059770 B2 JP S6059770B2 JP 12455180 A JP12455180 A JP 12455180A JP 12455180 A JP12455180 A JP 12455180A JP S6059770 B2 JPS6059770 B2 JP S6059770B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- waveform shaping
- resistor
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョン受信機の選局装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel selection device for a television receiver.
従来、電子同調チューナを備えたテレビジョン受信機の
自動選局装置として、弾性表面波素子(以一「AW素子
と略記する)を使用した例が知られている。第1図はそ
の構成を示した図であり、同図において1は電子同調チ
ューナ、2はSAW素子、5は検波回路、4は増幅回路
、5は波形整形回路、6は3分周回路、7はプログラマ
ブルカウンタ、8は同調電圧掃引回路、9はキーボード
スイッチ、10はエンコーダ、11は表示装置である。
ここでSAW素子2について第2図を用いて説明する。
SAW素子2はLiNbO3やLiTaOaなどの電圧
性基板上に入力電極12とお互いに接続された出力電極
13、14を配置したもので、電子チューナ1から入力
端子2aに供給された局部発振出力は入力電極12に入
力される。これは当電極12にて電気信号から表面波に
変換されて出力電極13、14に到達する。ここで局部
発振信号は再度電気信号になるが、出力電極13、14
はそれぞれ入力電極12から異なる距離に配置されてい
るのて、両電極における信号はお互いに位相差をもつ。
従つて出力電極13ての信号をV、■Aejω”(ω■
2πff:周波数)とかくと、出力電極14ての信号は
遅延時間をTとしてV2■Aejω(”−T’
となる。Conventionally, an example of using a surface acoustic wave element (hereinafter abbreviated as "AW element") as an automatic tuning device for a television receiver equipped with an electronically tuned tuner is known. Fig. 1 shows its configuration. In the figure, 1 is an electronic tuning tuner, 2 is a SAW element, 5 is a detection circuit, 4 is an amplifier circuit, 5 is a waveform shaping circuit, 6 is a frequency divider circuit, 7 is a programmable counter, and 8 is a A tuning voltage sweep circuit, 9 a keyboard switch, 10 an encoder, and 11 a display device.
Here, the SAW element 2 will be explained using FIG. 2.
The SAW element 2 has an input electrode 12 and output electrodes 13 and 14 connected to each other arranged on a voltage-sensitive substrate such as LiNbO3 or LiTaOa, and the local oscillation output supplied from the electronic tuner 1 to the input terminal 2a is input. It is input to the electrode 12. This is converted from an electrical signal to a surface wave at the electrode 12 and reaches the output electrodes 13 and 14. Here, the local oscillation signal becomes an electric signal again, but the output electrodes 13 and 14
are arranged at different distances from the input electrode 12, so the signals at both electrodes have a phase difference from each other.
Therefore, the signal at the output electrode 13 is V, ■Aejω''(ω■
2πff: frequency), the signal at the output electrode 14 becomes V2■Aejω("-T', where T is the delay time).
両電極13、14はお互いに接続されているので、合成
信号はノ V=V、+V2=Aejω ” +Aejω
( ”−T)となる。Since both electrodes 13 and 14 are connected to each other, the composite signal is V=V, +V2=Aejω ”+Aejω
(”-T).
これの振幅IVIは1V1=A1ejω”+ejω゛”
一丁’l■Av/2(1+cosωT)となり、この値
は
s ω=△π/Tすなわちチ=N/T(N:整数)のと
き最大値夙ν)/τ(N:整数)のとき最小値0をとる
。The amplitude IVI of this is 1V1=A1ejω”+ejω゛”
Ichi'l Av/2 (1+cosωT), and this value is the maximum value when s ω=△π/T, that is, when Chi=N/T (N: an integer)/τ (N: an integer) Take the minimum value 0.
最大値をとる周波数間隔Δfはとなり等間隔である。The frequency intervals Δf that take the maximum value are equal intervals.
そこでこのSAW素子2の通過帯域をテレビ放送の各バ
ンド(VHFローバンド、■HFハイバンド、UHFバ
ンド)の局部発振周波数帯、たとえば、国内の場合はV
HF′ローバンド(1〜3Ch.) 150〜162
MHzVHF′ハイバンド(4〜12Ch.) 230
〜276MHz開Fバンド(13〜62Ch.)
530〜824MHzの最初の周波数より4MHz低い
値から通過帯域をもつように選び、さらに、τ=0.5
μSecに設定すると、デジベル表示で第3図に示した
ような周波数特性が得られる。Therefore, the passband of this SAW element 2 is the local oscillation frequency band of each television broadcasting band (VHF low band, ■HF high band, UHF band), for example, V
HF' low band (1~3Ch.) 150~162
MHzVHF' high band (4~12Ch.) 230
~276MHz open F band (13-62Ch.)
The passband is selected to be 4 MHz lower than the initial frequency of 530 to 824 MHz, and τ = 0.5.
When set to μSec, a frequency characteristic as shown in FIG. 3 can be obtained in decibel display.
こて丸印で囲んだ番号はそのチャネルに対応したピーク
を示している■HFローバンド、■HFハイバンド、U
HFバンドの3つのバンドの放送電波を受信するテレビ
ジョン受信機において使用されるSAW素子2の構成法
を第4図に示す。The numbers surrounded by circles indicate the peaks corresponding to that channel. ■HF low band, ■HF high band, U
FIG. 4 shows a method of configuring a SAW element 2 used in a television receiver that receives broadcast waves in three bands of the HF band.
VHFバンドの2つの素子を並列に接続しているのはお
互いのバンドが帯域を共有しあうことがなく、またVH
Fチューナにおいては、その局部発振出力は同一箇所か
ら出力されるからである。以上の点をふまえて第1図の
選局装置の動作について説明する。The reason why the two VHF band elements are connected in parallel is that they do not share each other's bandwidth, and the VHF band
This is because in the F tuner, its local oscillation output is output from the same location. Based on the above points, the operation of the channel selection device shown in FIG. 1 will be explained.
キーボードスイッチ9に選局したい希望のチャネル番号
を入力すると、その番号はエンコーダ10により2進化
されてプログラマブルカウンタ7にプリセットされる。
これはさらにチャネル番号などの表示装置11に送られ
、チャネル番号が表示される。チャネル番号が入力され
たことにより、同調電圧掃引回路8が電圧掃引を開始す
る。この電圧を電子チューナ1に印加する!と局部発振
周波数は次第に上昇する。この出力をSAW素子2の電
極12に入力するとSAW素子2の出力ではSAW素子
2の周波数特性に従つて局部発振信号のレベルが大きく
なつたり、小さくなつたりする。そこてこの出力を検波
回路3にて検4波し、ピーク回数を数えると放送局をい
くつ通過し、またどの局に同調しつつあるかを知ること
がてきる。従つてこれを増幅回路4にて増幅し、波形整
形回路5にてパルスに変換し、そして3分周回路6にて
3分周し、カウンタ7へ送る。カウンタ7はこのパルス
をダウンカウントしカウンタの値が所定の値、例えばV
HFローバントの時は0、■HFハイバンドの時は3、
UHFバンドの時は12となつた時に掃引停止信号を発
生するようにし、これを同調電圧掃引回路8に印加して
同調電圧の掃引を停止させると選局が完了する。例えば
、VHF′バンドの第3ch(チャネル)を選局すると
、カウンタ7の初期値は3てあるが、第3図に示すよう
に局部発周波数が162MHzとなつたところで波形整
形回路5から9個のパルスが発生しており、その結果カ
ウンタ7のデータは0となり選局が完了する。このよう
な選局装置において、検波回路3と増7幅回路4への供
給電源は第5図に示した例が用いられていた。第5図に
おいて、点線で囲まれた回路ブロックがそれぞれ検波回
路3、増幅回路4と波形整形回路5である。また抵抗1
7、ツェナーダイオード18とコンデンサー19より構
成されlている安定化電源回路16より電源として検波
回路3と増幅回路4へ供給されている。この安定化電源
16は、電源(+B)ラインの電源変動や、リップル、
ノイズ等の影響を低減し、検波回路3の出力の微少信号
に電源ラインからの雑音信号の混入を防ぎ、安定な信号
を取り出すために設けられたものである。When a desired channel number to be selected is input to the keyboard switch 9, the number is converted into a binary code by the encoder 10 and preset in the programmable counter 7.
This is further sent to a display device 11 such as a channel number, and the channel number is displayed. When the channel number is input, the tuned voltage sweep circuit 8 starts voltage sweep. Apply this voltage to electronic tuner 1! and the local oscillation frequency gradually increases. When this output is input to the electrode 12 of the SAW element 2, the level of the local oscillation signal increases or decreases in accordance with the frequency characteristics of the SAW element 2 at the output of the SAW element 2. Then, by detecting four waves of this output using the detection circuit 3 and counting the number of peaks, it is possible to know how many broadcasting stations the signal has passed through and which station it is tuning to. Therefore, this signal is amplified by an amplifier circuit 4, converted into a pulse by a waveform shaping circuit 5, divided by 3 by a frequency divider circuit 6, and sent to a counter 7. The counter 7 counts down this pulse until the counter value reaches a predetermined value, for example V.
0 for HF low band, 3 for HF high band,
In the case of the UHF band, a sweep stop signal is generated when the voltage reaches 12, and when this signal is applied to the tuning voltage sweep circuit 8 and the sweeping of the tuning voltage is stopped, the tuning is completed. For example, when the third channel of the VHF' band is selected, the initial value of the counter 7 is 3, but when the local oscillation frequency reaches 162 MHz, as shown in FIG. As a result, the data in the counter 7 becomes 0, and the channel selection is completed. In such a tuning device, the power supply to the detection circuit 3 and the amplification circuit 4 is as shown in FIG. In FIG. 5, circuit blocks surrounded by dotted lines are a detection circuit 3, an amplifier circuit 4, and a waveform shaping circuit 5, respectively. Also resistance 1
7. A stabilized power supply circuit 16 composed of a Zener diode 18 and a capacitor 19 supplies power to the detection circuit 3 and the amplifier circuit 4 as power. This stabilized power supply 16 is designed to prevent fluctuations in the power supply (+B) line, ripples, etc.
This is provided to reduce the influence of noise, etc., prevent noise signals from the power supply line from being mixed into the minute signal output from the detection circuit 3, and extract a stable signal.
また波形整形回路5の前置増幅器としての増幅回路4へ
も安定化電源16から供給しているのは、増幅回路4へ
の電源ラインからの雑音防止ばかりでなく、電源変動時
の結合コンデンサ15の両端の電位(検波回路3の出力
バイアス電圧および増幅回路4に入力バイアス電圧との
電位差)の変動を防ぐためてある。ところで、この様に
構成された回路においても電源投入時の結合コンデンサ
15の両端の電位が収斂するのに時間がかかる。Also, the stabilized power supply 16 supplies power to the amplifier circuit 4 as a preamplifier of the waveform shaping circuit 5, not only to prevent noise from the power supply line to the amplifier circuit 4, but also to prevent noise from the power supply line when the power supply fluctuates. This is to prevent fluctuations in the potential across the detector circuit 3 (the potential difference between the output bias voltage of the detection circuit 3 and the input bias voltage of the amplifier circuit 4). Incidentally, even in a circuit configured in this manner, it takes time for the potentials across the coupling capacitor 15 to converge when the power is turned on.
また、増幅回路4の駆動電流を全べて供給しているのて
安定化電源16の負荷か重くなり電源変動に対する性能
に影響する等の問題があつた。また、増幅回路4の出力
バイアス電圧は安定化電源16にて電源変動に対して防
止されているが、波形整形回路5は電源ラインで直接駆
動しているので、スレツシユ電圧が電源変動の影響を受
ける。または、その対策に別に安定化電圧を設けるとか
、安定化電源16の駆動能力を強化する必要にせまられ
た等の問題があつた。本発明の目的は、上記した従来技
術の欠点をなくし、動作の安定性を向上させ、回路規模
の比較的簡素な安定化電源回路を備えたバイアス回路を
.提供するにある。Further, since all of the driving current for the amplifier circuit 4 is supplied, the load on the stabilized power supply 16 becomes heavy, which causes problems such as affecting the performance against power supply fluctuations. Furthermore, the output bias voltage of the amplifier circuit 4 is protected against power fluctuations by the stabilized power supply 16, but since the waveform shaping circuit 5 is directly driven by the power supply line, the threshold voltage is protected against the influence of power fluctuations. receive. Alternatively, there have been other problems, such as the need to provide a separate stabilizing voltage or to strengthen the driving capability of the stabilized power supply 16. An object of the present invention is to eliminate the drawbacks of the prior art described above, improve the stability of operation, and provide a bias circuit equipped with a stabilizing power supply circuit of relatively simple circuit scale. It is on offer.
以下に本発明を実施例により詳細に説明する。The present invention will be explained in detail below using examples.
第6図は本発明の一実施例を示す回路図である。図にお
いて、検波回路3と安定化電源16の回路内結線は第5
図と同じである。また51〜56と59〜63は抵抗、
57と58は演算増幅器である。ここて、抵抗51から
抵抗56と演算増幅器57にて非反転型の増幅回路4を
、抵抗59から抵抗63と演算増幅器58にて非反転型
の波形整形回路5を構成されている。ところで、図にお
いて、増幅回路4の動作点を決定する入力バイアス点は
、抵抗51と抵抗52にて分割された電圧て決定される
。FIG. 6 is a circuit diagram showing one embodiment of the present invention. In the figure, the circuit connection between the detection circuit 3 and the stabilized power supply 16 is the fifth one.
Same as the figure. Also, 51-56 and 59-63 are resistances,
57 and 58 are operational amplifiers. Here, the resistors 51 to 56 and the operational amplifier 57 constitute a non-inverting type amplifier circuit 4, and the resistors 59 to 63 and the operational amplifier 58 constitute a non-inverting type waveform shaping circuit 5. Incidentally, in the figure, the input bias point that determines the operating point of the amplifier circuit 4 is determined by the voltage divided by the resistor 51 and the resistor 52.
そして電源は安定化電源16から供給されている。同様
に、波形整形回路5のスレツシユ電圧を決定する比較電
圧は、安定化電源16から供給されている抵抗59と抵
抗60とによつて分割された電圧が抵抗62を介して演
算増幅器58の反転入力側に加えられている。したがつ
て、安定化電源16によつて安定駆動された検波回路3
の検波出力信号は結合コンデンサー15を介して、抵抗
54に伝えられ入力信号として演算増幅器57の非反転
入力側に加えられている。Power is supplied from a stabilized power supply 16. Similarly, the comparison voltage that determines the threshold voltage of the waveform shaping circuit 5 is a voltage divided by a resistor 59 and a resistor 60 supplied from the stabilized power supply 16, which is inverted by an operational amplifier 58 via a resistor 62. It is added to the input side. Therefore, the detection circuit 3 stably driven by the stabilized power supply 16
The detected output signal is transmitted to the resistor 54 via the coupling capacitor 15, and is applied as an input signal to the non-inverting input side of the operational amplifier 57.
また、前述したように抵抗51と抵抗52に分割された
安定化されたバイアス電圧が抵抗53を介して非反転入
力側へ、抵抗55を介して反転入力側双方に加えられて
いるため、別電源て動作している演算増幅器57の動作
点を決定して動作することになる。したがつて、増幅回
路4は抵抗55と抵抗56および抵抗54と抵抗53の
抵抗比によつて定まつた増幅率によつて増幅される。次
にこの増幅された検波信号は抵抗61を介して波形整形
回路5の演算増幅器58の非反転入力側に入力信号とし
て加えられる。Furthermore, as mentioned above, the stabilized bias voltage divided between the resistor 51 and the resistor 52 is applied to both the non-inverting input side via the resistor 53 and to the inverting input side via the resistor 55. The operating point of the operational amplifier 57 which is operated by the power supply is determined and operated. Therefore, the amplifier circuit 4 is amplified by the amplification factor determined by the resistance ratios between the resistors 55 and 56 and between the resistors 54 and 53. Next, this amplified detection signal is applied as an input signal to the non-inverting input side of the operational amplifier 58 of the waveform shaping circuit 5 via the resistor 61.
また、前述したように抵抗59と抵抗60に分割安定化
されたスレシユ用比較電圧が抵抗62を介して、反転入
力側に加えられている。よつて、波形整形回路5は抵抗
61と抵抗63の抵抗比によつて定まつた遷移幅(ヒス
テリシス特性をもつ)の、いわゆるシユミツトトリガー
回路動作によつて波形整形さる。第7図は、本発明によ
る他の実施例を示す回路図である。Further, as described above, the threshold comparison voltage divided and stabilized into the resistor 59 and the resistor 60 is applied to the inverting input side via the resistor 62. Therefore, the waveform shaping circuit 5 shapes the waveform by the so-called Schmitt trigger circuit operation with a transition width (having hysteresis characteristics) determined by the resistance ratio of the resistors 61 and 63. FIG. 7 is a circuit diagram showing another embodiment according to the present invention.
図において同一部分は同じ番号で示してあるので省略す
る。ここで、検波回路3の検波出力信号は結合コンデン
サー15および抵抗54を介して演算増幅器57の反転
入力側に加えられており、安定化されたバイアスは前述
した第6図の実施例と同じく反転、非反転双方の入力に
加えられている。したがつてこの増幅回路4は抵抗56
と抵抗54の抵抗比によつて定まつた増幅率によつて反
転増幅される。次にこの増幅された検波信号は、抵抗6
2を介して、演算増幅器58の反転入力側に加えられて
おり、安定化された比較電圧は前述した第6図の実施例
とは逆に非反転入力側に加えられている。In the figures, the same parts are indicated by the same numbers and will therefore be omitted. Here, the detection output signal of the detection circuit 3 is applied to the inverting input side of the operational amplifier 57 via the coupling capacitor 15 and the resistor 54, and the stabilized bias is inverted as in the embodiment shown in FIG. , is applied to both non-inverting inputs. Therefore, this amplifier circuit 4 has a resistor 56.
The signal is inverted and amplified by the amplification factor determined by the resistance ratio of the resistor 54 and the resistor 54. Next, this amplified detection signal is transmitted to the resistor 6
2 to the inverting input of the operational amplifier 58, and the stabilized comparison voltage is applied to the non-inverting input, contrary to the previously described embodiment of FIG.
したがつて、この波形整形回路5は、抵抗61と抵抗6
3の抵抗比によつて定まつた遷移幅(ヒスデリシス特性
をもつ)の、いわゆる反転型シユミツトトリガー回路動
作によつて波形整形される。以上述べたように本発明に
よれば、波形整形段および波形整形前置増幅段の入力バ
イアス回路のみを安定化した電源て駆動することにより
回路段全体を安定化電源で駆動とほぼ同時、あるいはそ
れ以上の安定動作を行なうことができる。また、安定化
電源の電流容量は、従来技術のように該当回路全体に流
す必要はないので、減少することが出来るため、安定化
電源の単一化、回路の簡略化が画れる。Therefore, this waveform shaping circuit 5 includes a resistor 61 and a resistor 6.
The waveform is shaped by a so-called inverted Schmitt trigger circuit operation with a transition width (having hysteresis characteristics) determined by a resistance ratio of 3. As described above, according to the present invention, by driving only the input bias circuits of the waveform shaping stage and the waveform shaping preamplification stage with the stabilized power supply, the entire circuit stage can be driven almost simultaneously with the stabilized power supply, or More stable operation can be achieved. In addition, the current capacity of the stabilized power source does not need to flow through the entire circuit as in the prior art, so it can be reduced, making it possible to unify the stabilized power source and simplify the circuit.
そして実施例かられかるように、増幅段や波形整形段は
入力バイアス回路のバイアス電圧によつて、動作が支配
され、かつ検波段と同一の安定化電源て駆動する回路構
成が容易に実現できるため、実施例の様に結合コンデン
サ・−が介在する場合でも、電源投入時の結合コンデン
サーの両端の電位の収斂が速かになり、電源投入直後の
誤動作防止も容易に出来る。As can be seen from the examples, the operation of the amplification stage and waveform shaping stage is controlled by the bias voltage of the input bias circuit, and it is easy to realize a circuit configuration in which the amplifier stage and the waveform shaping stage are driven by the same stabilized power supply as the detection stage. Therefore, even when a coupling capacitor is interposed as in the embodiment, the potentials across the coupling capacitor converge quickly when the power is turned on, and malfunctions immediately after the power is turned on can be easily prevented.
第1図はSAW素子を用いた選局装置の構成をノ示すブ
ロック図、第2図はSAW素子の電極構造を示すパター
ン図、第3図はSAW素子の周波数特性を示す特性図、
第4図は第1図のSAW素子に使用される具体的な電極
構造を示すパターン図、第5図は従来のバイアス回路を
説明するための回路図、第6図は本発明によるバイアス
回路の一実施例を示す回路図、第7図は本発明によるバ
イアス回路の別の実施例を示す回路図である。
1:電子チューナ、2:SAW素子、3:検波回路、4
:増幅回路、5:波形整形回路、15:結合コンデンサ
ー。Fig. 1 is a block diagram showing the configuration of a channel selection device using a SAW element, Fig. 2 is a pattern diagram showing the electrode structure of the SAW element, Fig. 3 is a characteristic diagram showing the frequency characteristics of the SAW element,
FIG. 4 is a pattern diagram showing a specific electrode structure used in the SAW element of FIG. 1, FIG. 5 is a circuit diagram for explaining a conventional bias circuit, and FIG. 6 is a diagram of a bias circuit according to the present invention. FIG. 7 is a circuit diagram showing another embodiment of the bias circuit according to the present invention. 1: Electronic tuner, 2: SAW element, 3: Detection circuit, 4
: amplifier circuit, 5: waveform shaping circuit, 15: coupling capacitor.
Claims (1)
と、前記電子同調チューナに出力信号が入力される弾性
表面波フィルタと、弾性表面波フィルタの出力信号を検
波する検波増幅手段と、前記電子同調チューナの局部発
振周波数を掃引する掃引手段と、前記検波増幅手段に得
られた出力信号をパルス波形化する波形整形手段と、前
記波形整形手段のパルス出力信号を数えるカウンタ段と
を備えた選局装置において、前記検波増幅手段と波形整
形手段とを、共に駆動する安定化電源回路を備え、波形
整形手段および波形検波増幅手段のそれぞれの入力バイ
アス回路のみ安定化電源回路から電流が供給されている
ことを特徴とする選局装置のバイアス回路。1. An electronically tuned tuner having a voltage-controlled local oscillator, a surface acoustic wave filter whose output signal is input to the electronically tuned tuner, a detection amplification means for detecting an output signal of the surface acoustic wave filter, and the electronically tuned tuner. A channel selection device comprising a sweeping means for sweeping the local oscillation frequency of the detector, a waveform shaping means for converting the output signal obtained by the detection amplification means into a pulse waveform, and a counter stage for counting the pulse output signal of the waveform shaping means. , comprising a stabilized power supply circuit that drives both the detection amplification means and the waveform shaping means, and only the input bias circuits of the waveform shaping means and the waveform detection amplification means are supplied with current from the stabilized power supply circuit. A bias circuit for a tuning device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12455180A JPS6059770B2 (en) | 1980-09-10 | 1980-09-10 | Bias circuit of tuning device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12455180A JPS6059770B2 (en) | 1980-09-10 | 1980-09-10 | Bias circuit of tuning device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750126A JPS5750126A (en) | 1982-03-24 |
| JPS6059770B2 true JPS6059770B2 (en) | 1985-12-26 |
Family
ID=14888273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12455180A Expired JPS6059770B2 (en) | 1980-09-10 | 1980-09-10 | Bias circuit of tuning device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059770B2 (en) |
-
1980
- 1980-09-10 JP JP12455180A patent/JPS6059770B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750126A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880009517A (en) | Receiver | |
| EP0271190A2 (en) | Superregenerative detector | |
| US4227259A (en) | Circuit for use in remote control of a signal receiver | |
| US4313215A (en) | Circuit for attenuating disturbing noise signals | |
| US4660002A (en) | High frequency oscillator using a diode for frequency switching and FM modulation | |
| US4392249A (en) | Electronic channel selection apparatus with surface acoustic wave device | |
| USRE30839E (en) | Monostable multivibrator | |
| JPS6059770B2 (en) | Bias circuit of tuning device | |
| US4048569A (en) | Receiver automatic gain control system | |
| US4253195A (en) | FM-Receiver comprising a search tuning system | |
| GB1584709A (en) | Digital frequency idication in communications receivers | |
| JPH0241934B2 (en) | ||
| US4283793A (en) | Muting signal generation circuit for an FM receiver | |
| JPS6019169B2 (en) | Superheterodyne receiver tuning device | |
| JPS6136410B2 (en) | ||
| US3939426A (en) | Method and arrangement for furnishing an indication of multipath reception in an FM receiver | |
| JPS5944805B2 (en) | automatic channel selection device | |
| KR820000871B1 (en) | Control ciruit | |
| JPS5816278Y2 (en) | frequency divider | |
| KR860000270B1 (en) | Pll circuit | |
| JP2984399B2 (en) | Tuner | |
| JPS6248930B2 (en) | ||
| JPS6058607B2 (en) | Channel number counting device | |
| JP2790121B2 (en) | Receiving machine | |
| JPS6218982Y2 (en) |