JPS607295B2 - data processing equipment - Google Patents
data processing equipmentInfo
- Publication number
- JPS607295B2 JPS607295B2 JP50070789A JP7078975A JPS607295B2 JP S607295 B2 JPS607295 B2 JP S607295B2 JP 50070789 A JP50070789 A JP 50070789A JP 7078975 A JP7078975 A JP 7078975A JP S607295 B2 JPS607295 B2 JP S607295B2
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- taken
- branch
- microprogram
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
マイクロプログラムを格納しておく制御記憶装置を2バ
ンク備えたマイクロプログラム制御電子計算機において
、命令実行用マイクロプログラムより、一定条件成立時
に、割込み処理用・命令実行準備用マイクロプログラム
に制御を渡すデータ処理装置に関する。[Detailed Description of the Invention] In a microprogram controlled electronic computer equipped with two banks of control storage devices for storing microprograms, when a certain condition is met, a microprogram for interrupt processing/instruction execution preparation is executed by a microprogram for executing instructions. It relates to a data processing device that passes control to a program.
マイクロプログラムを格納しておく制御記憶装置を2バ
ンク備えたマイクロプログラム制御電子計算機の、制御
記憶装置周辺のブロック図およびマイクロプログラムフ
ローをそれぞれ第1図、第2図に示す。A block diagram around the control storage device and a microprogram flow of a microprogram control electronic computer equipped with two banks of control storage devices for storing microprograms are shown in FIGS. 1 and 2, respectively.
第1図において、10川ま、次に実行すべきマイクロ命
令のアドレスを格納しておくアドレスレジスタ、101
,102はマイクロプログラムを格納しておく制御記憶
装置CS、103はアドレスレジスター00で示された
アドレスより読出されたCSIOI側とCSI02側の
マイクロ命令2語の内、どちらか1語を選択する機能を
有するセレクタ、104はセレクタ103で選択された
1語を保持しマイクロ命令の実行に供するレジスタ、1
05はマイクロ命令の持つテスト分岐の機能を司るテス
トマトリクスであり、他の装置より種々の被制御内部状
態が送られている。106はテストマトリクス105で
調べられたテスト条件が成立か不成立かをマイクロ命令
1語の選択情報としてセレクタ103に供する制御装置
である。In FIG. 1, an address register 101 stores the address of the next microinstruction to be executed.
, 102 is a control storage device CS that stores a microprogram, and 103 is a function for selecting one word from the two microinstruction words on the CSIOI side and the CSI02 side read from the address indicated by the address register 00. 104 is a register 104 that holds one word selected by the selector 103 and is used for executing a microinstruction.
05 is a test matrix that controls the test branch function of the microinstruction, and various controlled internal states are sent from other devices. Reference numeral 106 denotes a control device that provides the selector 103 with information on whether the test condition checked by the test matrix 105 is satisfied or not as selection information for one word of the microinstruction.
マイクロ命令の実行はしジスタ104から制御信号を各
被制御論理に送ることにより行なわれるが、現マイクロ
命令実行中に次に実行すべきマイクロ命令のアドレスを
アドレスレジスタ100へ、また、次に実行すべきマイ
クロ命令を決めるためのテストの条件をテストマトリク
ス105へ送っておくことで、現マイクロ命令の実行と
並行して次に実行すべきマイクロ命令の準備も行なわれ
る。第2図において、200〜400はそれぞれマイク
ロ命令1語を意味し、200(300)でテスト分岐が
成立した場合202(302)へ、不成立の場合に20
1(301)へ分岐し、202(302)から特定動作
を実行するマイクロ命令のェントリ400へは無条件分
岐する。第2図で示すように、200および300でテ
スト分岐が成立した場合に、直ちに400へ分岐し一連
のマイクロプログラム動作を実行させようとしても、テ
スト分岐が不成立の場合、それぞれ201,301(2
01と301は異なるマイクロ命令)の処理が必要であ
るため、201,301と対になった202,302(
202と302は同一のマイクロ命令)の実行を経てか
らでないと400へは分岐できない。Execution of a microinstruction is performed by sending a control signal from the register 104 to each controlled logic, and during the execution of the current microinstruction, the address of the next microinstruction to be executed is sent to the address register 100, and the address of the next microinstruction to be executed is sent to the address register 100. By sending the test conditions for determining the microinstruction to be executed to the test matrix 105, the next microinstruction to be executed is prepared in parallel with the execution of the current microinstruction. In Figure 2, 200 to 400 each mean one microinstruction word, and if the test branch is taken at 200 (300), the test branch goes to 202 (302), and if it is not taken, the test branch goes to 202 (302).
1 (301), and an unconditional branch from 202 (302) to entry 400 of a microinstruction that executes a specific operation. As shown in Figure 2, if the test branch is taken at 200 and 300, even if you try to immediately branch to 400 and execute a series of microprogram operations, if the test branch is not taken, 201 and 301 (2
Since 01 and 301 require processing of different microinstructions, 202 and 302 (which are paired with 201 and 301)
202 and 302 (the same microinstruction) cannot be branched to 400 unless it is executed.
このようにして、従釆技術の2バンク制御方式では、テ
スト分岐が成立した場合に、直ちに特定アドレス(第2
図の4001こ当る)より始まる一連のマイクロプログ
ラム動作を実行したい要求が多々ある場合(第2図の2
00,30川こ当る)でも、テスト分岐成功時のマイク
ロ命令1語(第2図の202,302に当る)の実行を
経てからでないと特定アドレスへ分岐できないため、制
御記憶装置の容量増加を招いた。この発明の目的は制御
記憶装置の有効活用化をはかるデータ処理装置を提供す
ることにある。In this way, in the two-bank control method of the subordinate technology, when a test branch is established, a specific address (second
If there are many requests to execute a series of microprogram operations starting from 4001 in the diagram (2 in Figure 2),
00, 30), it is not possible to branch to a specific address until one microinstruction word (corresponding to 202, 302 in Figure 2) is executed when the test branch is successful, so it is necessary to increase the capacity of the control storage device. invited. An object of the present invention is to provide a data processing device that makes effective use of a control storage device.
この発明は制御記憶装置を2バンク備えたマイクロプロ
グラム制御データ処理装置で現マイクロ命令のテスト結
果によっていずれか一方のバンクのマイクロ命令を選択
する方式において、分岐成立時(または不成立時)に限
り、直ちに特定アドレスから始まる一連のマイクロプロ
グラム動作の実行を行ないたい場合に、現マイクロ命令
に特殊指定を設け、分岐成立時(または不成立時)には
、次のマイクロ命令の実行を抑止し、特定アドレスに強
制分岐させることにより、分岐成立時に実行を予定され
ていたアドレスのマイクロ命令を他の用途に供すること
を可能とし、制御記憶装置の有効活用をはかる。特殊指
定機能を有する2バンク制御マイクロプログラム方式の
、制御記憶装置周辺のブロック図およびマイクロプログ
ラムフローをそれぞれ第3図、第4図に示す。This invention relates to a microprogram control data processing device having two banks of control storage devices, in which a microinstruction in one bank is selected based on the test result of the current microinstruction, and only when a branch is taken (or not taken). If you want to immediately execute a series of microprogram operations starting from a specific address, set a special specification to the current microinstruction, and when a branch is taken (or not taken), execution of the next microinstruction is suppressed, and By forcibly branching, the microinstruction at the address scheduled to be executed when the branch is taken can be used for other purposes, and the control storage device can be used effectively. A block diagram around the control storage device and a microprogram flow of a two-bank control microprogram system having a special designation function are shown in FIGS. 3 and 4, respectively.
第3図において、100〜I06の意味は第1図と全く
同じである。107はしジスタ104より送られるマイ
クロ命令の特殊指定信号と制御装置106より送られる
テスト分岐成立(または不成立)信号の論理積がとれる
とセレクタ103によってレジスタ104へ送られて次
に実行を予定されていたマイクロ命令の実行を抑止し、
特定のアドレスを生成しアドレスレジスター00へ送る
特殊指定機能用の制御装置である。In FIG. 3, the meanings of 100 to I06 are exactly the same as in FIG. 107 When the special designation signal of the microinstruction sent from the register 104 and the test branch established (or not established) signal sent from the control device 106 are ANDed, the signal is sent to the register 104 by the selector 103 and is scheduled for next execution. prevents the execution of microinstructions that were
This is a control device for a special designation function that generates a specific address and sends it to address register 00.
レジスタ104のマイクロ命令に特殊指定がないか、制
御装置106より送られるテスト分岐結果が不成立(ま
たは成立)であると、制御装置107は何の機能も果さ
ずマイクロ命令の実行は第1図で説明したと同じに行な
われる。第4図において、200〜400の意味は第2
図と全く同じである。ただし、200,300のマイク
ロ命令では特殊指定を行なっているため、第2図で説明
した202,302のマイクロ命令の実行が抑止され、
見かけ上、直ちに400へ分岐し、202,302は他
の用途に供することができる。この発明により、第2図
、第4図で示されるように、特殊指定機能を設けること
で、202,302の他の用途への供給が可能となる。
一般に、テスト分岐成立時(または不成立時)に、直ち
に特定アドレスのマイクロ命令へ分岐させたいマイクロ
命令が増加すればするほど、特殊指定機能の効果がある
。If there is no special specification in the microinstruction in the register 104 or if the test branch result sent from the control device 106 is not established (or established), the control device 107 performs no function and the execution of the microinstruction is as shown in FIG. It is done in the same way as described. In Figure 4, the meaning of 200 to 400 is the second
It is exactly the same as the figure. However, since the micro instructions 200 and 300 have special specifications, the execution of the micro instructions 202 and 302 explained in FIG. 2 is suppressed.
Apparently, it immediately branches to 400, and 202 and 302 can be used for other purposes. According to this invention, as shown in FIGS. 2 and 4, by providing a special designation function, it becomes possible to supply the devices 202 and 302 for other uses.
Generally, the more microinstructions that are desired to be immediately branched to microinstructions at a specific address when a test branch is taken (or not taken), the more effective the special designation function becomes.
第1図は2バンク制御記憶装置周辺ブロック図、第2図
は2バンク制御マイクロプログラムフロー、第3図は本
発明の一実施例を示すブロック図、第4図は本発明を実
施した際の2バンク制御マイクロプログラムフローであ
る。
100:アドレスレジスタ、101,102:制御記憶
装置、103:セレクタ、104三マイクロ命令レジス
タ、105:テストマトリクス、106:セレクタ制御
装置、107:特殊指定機能制御装置。
矛丁図
才2図
芥3図
矛4図Fig. 1 is a peripheral block diagram of a 2-bank control storage device, Fig. 2 is a 2-bank control microprogram flow, Fig. 3 is a block diagram showing an embodiment of the present invention, and Fig. 4 is a block diagram of the 2-bank control memory device. This is a two-bank control microprogram flow. 100: address register, 101, 102: control storage device, 103: selector, 104 three microinstruction registers, 105: test matrix, 106: selector control device, 107: special designated function control device. 2 illustrations, 3 illustrations, 4 illustrations
Claims (1)
2バンク用意し、次のマイクロ命令として2つのアドレ
スに対して同時に読出しを行ない、現マイクロ命令の動
作結果によっていずれか一方のマイクロ命令を選択する
方式において、分岐成立後(または不成立後)に限り、
特定アドレスから始まる一連のマイクロプログラム動作
を行なわせる必要がある場合に、現マイクロ命令に特殊
指定を設け、分岐成立時(または不成立時)には、既に
読出されている次のマイクロ命令の実行を抑止し、特定
アドレスに強制分岐させることを特徴とするデータ処理
装置。1 A method in which two banks of control memory devices are prepared to store microprograms, two addresses are simultaneously read as the next microinstruction, and one of the microinstructions is selected depending on the operation result of the current microinstruction. In, only after the branch is taken (or not taken),
When it is necessary to perform a series of microprogram operations starting from a specific address, a special specification is provided for the current microinstruction, and when a branch is taken (or not taken), the execution of the next microinstruction that has already been read is executed. 1. A data processing device characterized by inhibiting and forcibly branching to a specific address.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50070789A JPS607295B2 (en) | 1975-06-13 | 1975-06-13 | data processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50070789A JPS607295B2 (en) | 1975-06-13 | 1975-06-13 | data processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51147145A JPS51147145A (en) | 1976-12-17 |
| JPS607295B2 true JPS607295B2 (en) | 1985-02-23 |
Family
ID=13441637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50070789A Expired JPS607295B2 (en) | 1975-06-13 | 1975-06-13 | data processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607295B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135945A (en) * | 1979-04-11 | 1980-10-23 | Hitachi Ltd | Control memory unit |
| JP3273582B2 (en) | 1994-05-13 | 2002-04-08 | キヤノン株式会社 | Storage device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49103548A (en) * | 1973-02-05 | 1974-10-01 | ||
| JPS5250110B2 (en) * | 1973-05-11 | 1977-12-22 |
-
1975
- 1975-06-13 JP JP50070789A patent/JPS607295B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51147145A (en) | 1976-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58151655A (en) | Information processing device | |
| KR930008604A (en) | Microprocessors and Control Methods | |
| JPS607295B2 (en) | data processing equipment | |
| JPH031231A (en) | Microprogram controller | |
| JPS61184643A (en) | Starting control system for virtual computer | |
| JPH04288625A (en) | Microcomputer | |
| JPS58200349A (en) | Microprogram controller | |
| JPS59173876A (en) | Vector data processor | |
| JPH0424731B2 (en) | ||
| JPS5842891B2 (en) | Meirei Seigiyohoushiki | |
| JP2982129B2 (en) | Micro program controller | |
| JPS6229813B2 (en) | ||
| JP2883489B2 (en) | Instruction processing unit | |
| JPS61143850A (en) | Processor | |
| JPS59218557A (en) | Data processing device by microprogram control | |
| JPS59223846A (en) | Arithmetic processor | |
| JPH01134625A (en) | Micro-program controller | |
| JPS58151651A (en) | data processing equipment | |
| JPS62168247A (en) | Memory bank switching system | |
| JPS6146531A (en) | Microprocessor | |
| JPS6028014B2 (en) | microprocessor | |
| JPS58134337A (en) | Microprogram controller | |
| JPS62100835A (en) | Arithmetic processor | |
| JPS61235946A (en) | data processing equipment | |
| JPH01204145A (en) | Microprogram controller |