Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS607318B2 - Change payment method - Google Patents
[go: Go Back, main page]

JPS607318B2 - Change payment method - Google Patents

Change payment method

Info

Publication number
JPS607318B2
JPS607318B2 JP5803575A JP5803575A JPS607318B2 JP S607318 B2 JPS607318 B2 JP S607318B2 JP 5803575 A JP5803575 A JP 5803575A JP 5803575 A JP5803575 A JP 5803575A JP S607318 B2 JPS607318 B2 JP S607318B2
Authority
JP
Japan
Prior art keywords
sequence
change
signal
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5803575A
Other languages
Japanese (ja)
Other versions
JPS51133091A (en
Inventor
衛次 松田
滋彦 池口
憲夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP5803575A priority Critical patent/JPS607318B2/en
Publication of JPS51133091A publication Critical patent/JPS51133091A/en
Publication of JPS607318B2 publication Critical patent/JPS607318B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Description

【発明の詳細な説明】 本発明は自動販売機が如何なる動作状態にあっても客が
貨幣を追加投入した場合はその貨幣を受付けるリジェク
ト制御機構の不要な自動販売機を目的としていて、若し
投入金額から商品販売額を減算しての残額を釣銭として
払出中に貨幣が投入された場合前記残額と共に該投入貨
幣額も釣銭として払出す釣銭払出方式を提供するもので
ある。
[Detailed Description of the Invention] The object of the present invention is to provide a vending machine that does not require a reject control mechanism that accepts additional coins when a customer inserts them, regardless of the operating state of the vending machine. To provide a change dispensing method in which the remaining amount after subtracting the product sales amount from the input amount is used as change and when money is inserted during dispensing, the input money amount is also paid out as change along with the remaining amount.

先ず本発明の一実施例の概略を第1図のプロック図にて
説明する。投入貨幣検出部Bで貨幣の投入が検出される
と計数器を含んだバッファ装置Dに投入貨幣データが伝
達され前記計数器で投入貨幣額若しくは枚数が一旦記憶
される。バッファ装置Dに記憶された投入金額と記憶装
置1に記憶されていた金額とが演算部Bで合計され、合
計金額があらためて記憶装置1に記憶される。しかしな
がらバッファ装置Dは何時でも投入金額データを演算部
B‘こ伝達するのではなく制御部Cによって伝達する時
期は制御されている。即ち制御部Bが商品販売によって
残額を演算したり、釣銭払出中に於ける前記残額から釣
銭額を差引し、ての禾払出釣銭の演算中には当然投入金
額の加算動作は不可能である為制御部Cはバッファ装置
Dに投入金額データ伝達禁止信号を送るのである。従っ
て制御部Cは商品販売部Fからの販売信号を、又払出確
認装置Gから釣銭払出確認信号を夫々受けて前記加算動
作の可否を判定するのである。また演算部Bによる演算
結果は逐次判定部日で判定されて、演算結果判定信号が
制御部Cに入力する。制御部Cは該判定信号をもとにし
て自動販売機としての次の動作を判定するのである。例
えばバッファ装置Dに記憶された投入金額と記憶装置1
に記憶された残額が演算部Bで合計されその結果が判定
部日で記憶装置1がオーバーフローと判定された場合、
制御部Cはオーバーフロー分の投入貨幣額を釣銭として
払出す様な指令を釣銭払出装置Aに送ると共に、制御部
Bには前記オ−バーフロー分貨幣額の減算指令及びバッ
ファ装置Dには投入金額データ伝達禁止信号を送るので
ある。尚釣銭払出装置Aが払出状態になったことを確認
すると払出確認装置Gが釣銭払出確認信号を送るのであ
る。次に動作を具体的な図面に基づいて詳述する、第2
図は投入貨幣検出部E、バッファ装置D、判定部日、記
憶装置1及び演算部Bを示す具体的な回路である。記憶
装置MCCIは投入金額の総計若しくは販売動作後販売
額を減算した残額を記憶し、2は釣銭演算計数器BCC
である。本発明装置はT.・T20T3・T4・T51
t・T7と順次繰返し発生するタイミングパルスによっ
て制御されるがMCCI及びBCC2は1タイミングパ
ルス艮0ち1ビット遅延して出力する7段の遅延フリッ
プフロツプ回路を具備して成り、タイミングパルスの発
生毎にシフトを行うシフトレジスタである。また投入貨
幣検出部Eの3,4及び5は夫々10円、50円、10
0円硬貨を検知するコインスイッチであり、夫々のコイ
ンスイッチ3,4,5は硬貨種類に対応するバッファ装
置Dのバッファ計数器6,7及び8に接続される。夫々
のバッファ計数器6,7,8は投入硬貨の枚数を記憶す
る計数器でありバッファ計数器6は1のq硬貨の投入が
あるとL信号をAND回路9に、バッファ計数器7は5
0円硬貨の投入があると上信号をAND回路10に、バ
ッファ計数器8は100円硬貨の投入があるとも信号を
AND回路11に夫々伝達する。バッファ計数器8の出
力はインバータ12を介してAND回路9及び10のゲ
ートに、またバッファ計数器7の出力はインバーター
3を介してAND回路9のゲートに接続されている為に
i,、i2、上の信号が2つ以上あった場合高位硬貨の
信号が優先してOR回路14に入力される。従ってバッ
ファ装置Dは投入硬貨枚数を記憶し高位硬貨の順から硬
貨投入の情報を出力する回路である。15は前記BCC
2と共に演算部Bを構成する全加算器でAnにはMCC
I若しくはBCC2の計数内容が入力されBnにはOR
回路1 4の出力及び十BCC、十MCC、十1の各演
算信号が入力される。
First, an outline of an embodiment of the present invention will be explained with reference to the block diagram of FIG. When the inserted money detecting section B detects the insertion of money, the inserted money data is transmitted to the buffer device D including a counter, and the counter temporarily stores the amount or number of coins inserted. The input amount stored in the buffer device D and the amount stored in the storage device 1 are totaled by the calculation unit B, and the total amount is stored in the storage device 1 again. However, the timing at which the buffer device D transmits the input amount data to the calculation unit B' is controlled by the control unit C, rather than transmitting the input amount data to the calculation unit B' at any time. In other words, it is naturally impossible for the control section B to calculate the remaining amount by selling a product, subtract the change amount from the remaining amount during change disbursement, and add the input amount while the change is being calculated. Therefore, the control unit C sends the input amount data transmission prohibition signal to the buffer device D. Therefore, the control section C receives the sales signal from the product sales section F and the change payout confirmation signal from the payout confirmation device G, and determines whether or not the addition operation is possible. Further, the calculation result by the calculation unit B is sequentially determined by the determination unit, and a calculation result determination signal is input to the control unit C. The control section C determines the next operation of the vending machine based on the determination signal. For example, the input amount stored in the buffer device D and the storage device 1
When the remaining amount stored in the storage device 1 is summed up in the calculation section B and the result is determined as the judgment section date, the storage device 1 is judged to have overflowed.
The control unit C sends a command to the change dispensing device A to pay out the overflow amount of coins as change, and also sends a command to the control unit B to subtract the overflow amount of money and to the buffer device D to input the money. This sends a signal to prohibit transmission of amount data. When it is confirmed that the change dispensing device A is in the dispensing state, the dispensing confirmation device G sends a change dispensing confirmation signal. Next, the second part describes the operation in detail based on specific drawings.
The figure shows a specific circuit showing an inserted coin detection section E, a buffer device D, a judgment section, a storage device 1, and a calculation section B. The storage device MCCI stores the total input amount or the remaining amount after subtracting the sales amount after the sales operation, and 2 is a change calculation counter BCC.
It is. The device of the present invention is T.・T20T3・T4・T51
MCCI and BCC2 are controlled by timing pulses that are repeatedly generated in sequence from t・T7, and are equipped with a 7-stage delay flip-flop circuit that outputs one timing pulse with a one-bit delay. This is a shift register that performs shifting. In addition, 3, 4 and 5 of the inserted coin detection section E are 10 yen, 50 yen and 10 yen, respectively.
The coin switches 3, 4, and 5 are connected to buffer counters 6, 7, and 8 of the buffer device D corresponding to the type of coin. Each of the buffer counters 6, 7, and 8 is a counter that stores the number of coins inserted. When q coins of 1 are inserted, the buffer counter 6 sends an L signal to the AND circuit 9, and the buffer counter 7 sends an L signal to the AND circuit 9.
When a 0 yen coin is inserted, the buffer counter 8 transmits an upper signal to the AND circuit 10, and when a 100 yen coin is inserted, the buffer counter 8 transmits a signal to the AND circuit 11, respectively. The output of the buffer counter 8 is sent to the gates of AND circuits 9 and 10 via an inverter 12, and the output of the buffer counter 7 is sent to the gates of AND circuits 9 and 10 via an inverter 12.
3 to the gate of the AND circuit 9, if there are two or more signals on i, i2, the signal of the higher coin is inputted to the OR circuit 14 with priority. Therefore, the buffer device D is a circuit that stores the number of coins inserted and outputs information on coins inserted in the order of high-value coins. 15 is the above BCC
A full adder that together with 2 constitutes the arithmetic unit B has an MCC for An.
The count contents of I or BCC2 are input and Bn is OR.
The output of the circuit 14 and the operation signals of 10BCC, 10MCC, and 11 are input.

全加算器15ではAnとBnの内容が加算されS端より
その計数内容がMCCI若しくはBCC2に書込まれる
のである。また加算の結果桁上げがあるとキャリー信号
CをCout端よりAND回路1 9及び1ビット遅延
のフリツプフロツプ回路20を介してCi芯制こ入力し
ていて、AND回路19のもう一方のゲートにはT7タ
イミングパルスがインバータ2!を介して入力されてい
る為T7タイミング時点ではC信号はCin端に入力さ
れない。また前記C信号はT7タイミングパルスと共に
AND回路16にも出力され、該回路16で論理積が取
れるとT7・C信号をAND回路1 7及び3 1に出
力する。本実施例の制御部Cはシーケンス制御を行うの
が特徴であり、T,からT7タイミング迄を1シーケン
スとして各シーケンスを移行して夫々のシーケンスで所
定の動作及び演算を行し、つ)本発明の目的を達成する
のである。
In the full adder 15, the contents of An and Bn are added, and the counted contents are written to MCCI or BCC2 from the S end. Furthermore, when there is a carry as a result of addition, a carry signal C is inputted from the Cout terminal via the AND circuit 19 and the flip-flop circuit 20 with a 1-bit delay, and the other gate of the AND circuit 19 is T7 timing pulse is inverter 2! Since the C signal is input through the Cin terminal, the C signal is not input to the Cin terminal at timing T7. The C signal is also output to the AND circuit 16 together with the T7 timing pulse, and when the AND circuit 16 obtains the logical product, the T7·C signal is output to the AND circuits 17 and 31. The control unit C of this embodiment is characterized by performing sequence control, in which each sequence is transitioned from timing T to timing T7 as one sequence, and predetermined operations and calculations are performed in each sequence. It accomplishes the purpose of the invention.

第3図は制御部Cを示すもので閉ループ状に接続された
シーケンスフリツプフロツプ回路F,,F2,F3,F
4,F5,F6,F7及びF8と釣銭払出硬貨決定段2
9の回路と同じくシーケンスフリツプフロツプ回路FA
,Foとから構成され、各シーケンスフリップフロップ
回路はセットするとシーケンス制御信号S.,S2,S
3,S4,S5,S6,S7,S8,SA及びSoを夫
々出力して各シーケンスに対応する演算及び動作を各部
が行うよう指令するのである。閉ループ状に接続された
F,からF8迄のフリツプフロツプ回路は第4図の如く
接続され動作をn番目と(n十1)番目のフリップフロ
ップ回路41及び42で説明する。各フリップフロップ
回路のセット端子Sには前段のフリップフロツプ回路の
出力がT,タイミングパルスと共にAND回路を介して
接続され、リセット端子RにはT,タイミングパルスが
入力されている。従ってnシーケンスに於いてはフリッ
プフロップ回路41が動作していて出力SnはSnシー
ケンス信号として制御部Cより出力されnシーケンスの
所定の動作及び演算が行われる。一方SnはAND回路
43にT,タイミングパルスと共に入力されている為T
,タイミングパルスが発生するとフリツプフロツプ回路
42が動作して(n+1)シーケンスとなって出力Sn
はSnシーケンス制御信号として出力される一方次段の
フリツプフロツプ回路のセット端に入力される。またこ
のT,タイミングパルスによってフリツプフロツプ回路
41がリセットされるのでSnは消滅する。尚各フリツ
プフロツプ回路41,42はセット優先の回路であり、
この場合フリツプフロツプ回路42がセットされる時そ
のリセツト端にT,タイミングパルスが印加されていて
もセットされるのである。またAND回路44にはT,
タイミングパルスと共に禁止信号がィンバ−夕45を介
して入力されているが、禁止信号が発生した場合AND
回路44では論理積が取れず従って各フリップフロップ
回路4 1,42にT,タイミングパルスが入力されず
、例えばフリツプフロツプ回路42がセットされて(n
十1)シーケンスにある時T,タイミング時点になって
もリセットされずにそのまま(n十1)シーケンスに維
持される。判定部日のAND回路16でT7一C信号が
発生することを前述したがT7−C信号がAND回路1
7でS2シーケンス制御信号とで論理積が取れるとオー
バーフロー判定フリップフロップ回路18がセットして
オーバーフローの判定が行われ則ち判定部日から制御部
Cにオーバーフロ−信号OVFが送られる。
Figure 3 shows the control unit C, which is a sequence flip-flop circuit F, , F2, F3, F connected in a closed loop.
4, F5, F6, F7 and F8 and change payout coin determination stage 2
Same as circuit 9, sequence flip-flop circuit FA
, Fo, and when set, each sequence flip-flop circuit receives a sequence control signal S. ,S2,S
3, S4, S5, S6, S7, S8, SA, and So, respectively, to instruct each section to perform calculations and operations corresponding to each sequence. The flip-flop circuits F to F8 are connected in a closed loop as shown in FIG. 4, and their operations will be explained using the n-th and (n11)-th flip-flop circuits 41 and 42. The output of the previous flip-flop circuit is connected to the set terminal S of each flip-flop circuit together with the timing pulse T and the timing pulse via an AND circuit, and the reset terminal R is inputted with the timing pulse T and the timing pulse. Therefore, in the n-sequence, the flip-flop circuit 41 is in operation, and the output Sn is outputted from the control section C as an Sn sequence signal, and predetermined operations and calculations of the n-sequence are performed. On the other hand, since Sn is input to the AND circuit 43 together with T and the timing pulse, T
, when a timing pulse is generated, the flip-flop circuit 42 operates to form an (n+1) sequence and output Sn.
is output as an Sn sequence control signal, while being input to the set end of the flip-flop circuit at the next stage. Also, since the flip-flop circuit 41 is reset by this T timing pulse, Sn disappears. It should be noted that each flip-flop circuit 41, 42 is a set priority circuit,
In this case, when the flip-flop circuit 42 is set, it is set even if the timing pulse T is applied to its reset terminal. Also, the AND circuit 44 has T,
A prohibition signal is inputted together with the timing pulse via the inverter 45, but if a prohibition signal is generated, the AND
In the circuit 44, the logical product cannot be obtained, so the timing pulse T is not input to each flip-flop circuit 41, 42, and for example, the flip-flop circuit 42 is set (n
(11) When in the sequence T, it is not reset even at the timing point and remains in the (n11) sequence. It was mentioned above that the T7-C signal is generated in the AND circuit 16 of the determination section, but the T7-C signal is generated in the AND circuit 16 of the judgment section.
When the logical AND is obtained with the S2 sequence control signal in step 7, the overflow determination flip-flop circuit 18 is set and an overflow determination is performed, and an overflow signal OVF is sent from the determination section to the control section C.

またAND回路31でT7・C信号がS5シーケンス制
御信号とで論理積が取れると販売待機シーケンスSoへ
移行の判定が行われてSoセット信号が判定部日から制
御部Cに送られる。第2図回路中に丸枠に数字を付した
のは制御部Cに含まれる制御ゲート回路であり、夫々の
シーケンス制御信号によって開閉を制御されるもので、
送られて釆たシーケンス制御信号に依ってそのシーケン
スの所定の演算動作を行うのに必要な制御ゲートを開く
のである。第5図は各シーケンスに対応して開くゲート
を示す図であり丸印が開いた状態を示している。尚S4
シーケンスではS4シーケンス制御信号とOVF信号が
AND回路33に入力される場合とS4シーケンス制御
信号とオーバーフローでないことを示すOVF信号がA
ND回路32に入力される場合と二通りある。MCCI
及びBCC2の前段にある制御ゲ−ト■及び■と後段か
ら前段への帰還路にある制御ゲート■及び■は互いに相
反するもので一方が関の場合他方は閉である。■及び■
が開いている時はMCCI及びBCC2への書込みであ
るから今まで記憶していた内容を消すよう■及び■が閉
じてこの内容は帰還されずに消滅する。■及び■が閉じ
ている時記億内容を保持する為にMCCI及びBCC2
の後段の内容はシフト毎に■及び■を介して帰還されて
保持する。今、硬貨投入後投入硬貨額以下の商品が選択
されて飯出し且つ投入金額から販売価格を減算して残額
をMCCIに記憶しているS^シーケンスに於いて次投
入硬貨100円が投入されたものとしてS^シーケンス
からフリップフロップ回路F,が動作してS,シーケン
スに移行して来たものとする。
Further, when the AND circuit 31 performs a logical product between the T7.C signal and the S5 sequence control signal, a determination is made to proceed to the sales standby sequence So, and a So set signal is sent to the control section C from the determination section. In the circuit in Figure 2, the numbers in the round frames are the control gate circuits included in the control section C, whose opening and closing are controlled by the respective sequence control signals.
Depending on the sent sequence control signal, the control gates necessary to perform the predetermined arithmetic operation of the sequence are opened. FIG. 5 is a diagram showing gates that open corresponding to each sequence, and the circles indicate the open state. Furthermore, S4
In the sequence, when the S4 sequence control signal and the OVF signal are input to the AND circuit 33, and when the S4 sequence control signal and the OVF signal indicating that there is no overflow are A
There are two cases in which the signal is input to the ND circuit 32. M.C.C.I.
The control gates (1) and (2) in the front stage of the BCC 2 and the control gates (2) and (2) in the return path from the rear stage to the front stage are opposite to each other, and when one is connected, the other is closed. ■and■
When is open, it is writing to MCCI and BCC2, so ① and ② are closed to erase the contents that have been stored so far, and the contents are deleted without being returned. MCCI and BCC2 to retain the memory contents when ■ and ■ are closed.
The contents of the subsequent stage are fed back and held through (1) and (2) every shift. Now, after inserting a coin, a product with a value less than the amount of coins inserted is selected and the product is served, and the selling price is subtracted from the amount inserted and the remaining amount is stored in the MCCI.In the S^ sequence, the next coin of 100 yen is inserted. Assume that the flip-flop circuit F operates from the S^ sequence and shifts to the S sequence.

この時S,シーケンスに於いてはバッファ計数器8から
は上信号がAND回路11に出力されていて一方AND
回路1 1の他のゲートにはS,シーケンス制御信号と
OR回路23の出力が入力されてる。OR回路23では
L及びT4タイミングパルスが入力されている為にS,
シーケンスの期間は前述の如くT,からT7タイミング
迄であるからT2タイミング、LタイミングがOR回路
23からAND回路11に出力される毎にAND回路1
1はT,からT7タイミングの期間011・011・0
・0・0なる2進符号の信号をOR回路14を介して全
加算器15のBnに出力する。この信号はS端より制御
ゲート■を介してBCC2に入力して0・0・0・1・
0・1・0と書込みが行われる。一方AND回路1 1
はコインバッファ部8にも接続されていて前記0・11
0・1・0・000なる出力が入力されるとコインバッ
ファ部8はその投入記憶枚数を1減算し100円硬貨1
枚投入という記憶が消されるのである。S2シーケンス
に於いてはS,シーケンスでBCC2に書込まれた次投
入額100円とMCCIに記憶されている残額との足込
みが行われる。
At this time, in the S sequence, the upper signal is output from the buffer counter 8 to the AND circuit 11, while the AND circuit
S, a sequence control signal, and the output of the OR circuit 23 are input to the other gate of the circuit 11. Since the L and T4 timing pulses are input to the OR circuit 23, S,
As mentioned above, the sequence period is from T to T7 timing, so every time T2 timing and L timing are output from the OR circuit 23 to the AND circuit 11, the AND circuit 1
1 is T, the period from T7 timing 011.011.0
- Output a binary code signal of 0.0 to Bn of the full adder 15 via the OR circuit 14. This signal is input to BCC2 from the S terminal via control gate ■0, 0, 0, 1,
Writing is performed as 0, 1, and 0. On the other hand, AND circuit 1 1
is also connected to the coin buffer section 8, and the above-mentioned 0.11
When the output of 0, 1, 0, 000 is input, the coin buffer section 8 subtracts 1 from the input memory number and stores 1 100 yen coin.
The memory of inserting a card is erased. In the S2 sequence, the next input amount of 100 yen written in the BCC2 in the S sequence is added to the remaining amount stored in the MCCI.

ここで前記残額を200円とするS^及びS,シーケン
スに於いては7段のシフトレジスタであるMCCIはT
,タイミングではそのR,からR7迄の各段を0・0・
1・0・1・0・0として残額を記憶しそして以下ぬ・
L・T4・・・・・・・・・・・・・・・タイミングと
進むにつれて桁上げを行うがそのR7の内容は制御ゲー
ト■を介してR,に帰還されて残額200円は第17図
の真理値表の如く各タイミングで記憶保持されている。
そしてS2シーケンスでは各タイミングに於けるR7の
内容がT,からT7タイミング期間で0・0・1・0・
1・0・0と全加算器15のAnに出力される。またS
2シーケンスでは制御ゲート■が開いてBCC2の内容
がT,からT7タイミング期間で001・0・1・0・
0・0とBn‘こ出力される。従ってこのAnとBnの
入力内容が全加算器15で和算されその結果がT,から
T7タイミング期間でS端より0・111・1・1・0
・0と出力され制御ゲート■を介してMCCIへ0・0
11・1・1・1・0と書込まれるがこの演算動作は第
8図の真理値表に示している。表からわかるようにこの
場合は桁上信号がCoutより発生していない為T7タ
イミングパルスとの論理積であるT?・C信号は発生せ
ずオーバーフロー判定フリツプフロツプ回路18は動作
しない。尚R7はT,からT7タイミング期間でAnに
出力される前記0・0・1・0・1・0・0は制御ゲー
ト■が閉じているのでR,には帰還されず従って前記和
算結果がMCCIに順次各タイミングで書込まれるので
ある。S3シーケンスに於いてはシーケンスの流れは二
通り分かれる。
Here, S^ and S assume that the remaining amount is 200 yen, and in the sequence, MCCI, which is a 7-stage shift register, is T.
, in the timing, each stage from R to R7 is set to 0, 0,
Memorize the remaining amount as 1.0.1.0.0, and do the following:
L・T4・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ Carry is carried out as the timing progresses, but the contents of R7 are returned to R via control gate ■, and the remaining amount of 200 yen is transferred to the 17th It is stored and held at each timing as shown in the truth table shown in the figure.
In the S2 sequence, the contents of R7 at each timing are from T to 0, 0, 1, 0, in the T7 timing period.
1.0.0 and is output to An of the full adder 15. Also S
2 sequence, the control gate ■ opens and the contents of BCC2 change from T to 001, 0, 1, 0, in the T7 timing period.
0.0 and Bn' are output. Therefore, the input contents of An and Bn are summed by the full adder 15, and the result is 0.111.1.1.0 from the S end in the T7 timing period from T.
・Output as 0 and send to MCCI via control gate ■0.0
11.1.1.1.0 is written, and this arithmetic operation is shown in the truth table of FIG. As can be seen from the table, in this case, the carry signal is not generated from Cout, so it is a logical product of T7 timing pulse and T? - The C signal is not generated and the overflow judgment flip-flop circuit 18 does not operate. Note that R7 is the 0, 0, 1, 0, 1, 0, 0 that is output to An during the T7 timing period from T, because the control gate ■ is closed, so it is not fed back to R, and therefore the sum result is are sequentially written to the MCCI at each timing. In the S3 sequence, the sequence flow is divided into two ways.

先ず釣銭払出装置が動作したことを確認するパルススイ
ッチ40の動作を説明すると、釣銭払出モータの軸25
には第6,7図に示す様なカム26及び金属片27が取
付けられ、第6図がモータ停止状態でパルススイッチ出
力(PSW)は1である。モータが釣銭払出の回転を開
始して約200肌s経過後金属片27が第7図に示す如
く近接スイッチヘッド部28から離れるとPSWは0と
なる。S3シーケンスではPSW=0の時シーケンスは
後に詳述するがS,に移行する。しかしこの場合前記モ
ータは回転していない為PSW=1でS4シーケンスに
移行する。尚200msの設定は後に明白となる。S4
シーケンスに於いてはオーバーフローではない時BCC
2にMCCIの記憶内容の書込みが行なわれる。
First, to explain the operation of the pulse switch 40 that confirms that the change dispensing device has operated, the shaft 25 of the change dispensing motor
A cam 26 and a metal piece 27 as shown in FIGS. 6 and 7 are attached to the motor. In FIG. 6, the motor is stopped and the pulse switch output (PSW) is 1. After approximately 200 seconds have elapsed since the motor started rotating for change dispensing, the metal piece 27 separates from the proximity switch head 28 as shown in FIG. 7, and the PSW becomes 0. In the S3 sequence, when PSW=0, the sequence moves to S, which will be detailed later. However, in this case, since the motor is not rotating, PSW=1 and the process moves to the S4 sequence. Note that the setting of 200 ms will become clear later. S4
BCC when there is no overflow in the sequence
2, the contents of the MCCI are written.

S2シーケンスではMCCIには0・011・1・1・
1・0と書込まれていて制御ゲート■,■,■が開かれ
ると全加算器15の知端にはT,からT7タイミング期
間で前記0・0・1・1・1・100が入力されS端よ
り出力されてBCC2への書込みが行なわれる。またS
4シーケンスの前に記憶されていたBCC2の0・1・
0・1・0・0・0なる内容は制御ゲート■の閉止でR
7からR,に帰還されないのでMCCIの内容はBCC
2に書込まれているのである。尚MCCIは制御ゲート
■が開いているのでR7段の出力はR,段に帰還される
為その内容は消えない。S5シーケンスに於いてはBC
C2に書込まれた内容によってBCC2が0であるか否
かの判定を行う。即ちこのシーケンスでは制御ゲート■
,■を開かれてBCC2の記憶内容0・0・1・1・1
・110が全加算器15のAnにィンバータ30を介し
てBCC1・110・010・0・1として入力される
。一方Bnには制御ゲート■を介して十1演算信号が入
力され従って第13図の真理値表の如く演算が行われる
。BCC=0の場合第1 4図の真理値表からわかる様
にCout端よりC信号が発生しそしてAND回路16
によってT7タイミングパルスとで論理積が取れてT7
・C信号として該回路16よりAND回路31に出力さ
れ且つ該回路31の一方のゲートにはS5シーケンス信
号が入力されているのでSoシーケンスへの移行を指令
するSoセット信号が出力してシーケンスはSoに移行
する。つまりBCC=0の場合トBCC2は先のS4シ
ーケンスに於いてMCCIの内容即ち残額とコインバッ
ファ部6,7,8に記憶されている次投入金額との合計
が書込まれているがBCC=0なら残額は0でしかも硬
貨の追加投入も無かったわけであり一切の硬貨は自動販
売機に投入されていないことになりSoシーケンスに移
行するのである。今の場合BCC2には300円が記憶
されているのでSoセット信号が発生せずシーケンスは
釣銭払出硬貨決定段29に移行する。尚このS5シーケ
ンスでは制御ゲート■,■は閉じていて全加算器15で
和算された結果はMCCI及びBCC2には書込まれな
い。釣銭払出硬貨決定段29ではBCC2に記憶されて
いる300円を釣銭として如何に払出すかを演算部B及
び制御部Cの動作に依って決定する部分であり100円
硬貨で払出す場合10にHG信号と釣銭払出モー夕の駆
動指令信号が出力され、且つBCC2には制御ゲート■
を介して十10演算信号則ちT,からT7タイミング期
間で0・1・011・0・0・0力字Bnに入力され制
御ゲート■を介してBCC2に書込まれる。
In the S2 sequence, MCCI has 0.011.1.1.
When 1.0 is written and the control gates ■, ■, ■ are opened, the above-mentioned 0, 0, 1, 1, 1, 100 is input to the far end of the full adder 15 in the timing period from T to T7. The signal is output from the S end and written to BCC2. Also S
0, 1, and BCC2 of BCC2 stored before the 4 sequence.
The contents of 0, 1, 0, 0, 0 are R when the control gate ■ is closed.
Since there is no return from 7 to R, the contents of MCCI are BCC.
It is written in 2. Note that since the control gate (2) of MCCI is open, the output of the R7 stage is fed back to the R stage, so its contents are not erased. BC in S5 sequence
It is determined whether BCC2 is 0 or not based on the contents written in C2. In other words, in this sequence, the control gate ■
, ■ is opened and the memory contents of BCC2 are 0, 0, 1, 1, 1.
-110 is input to An of the full adder 15 via the inverter 30 as BCC1.110.010.0.1. On the other hand, the 11 calculation signal is inputted to Bn through the control gate 2, and therefore calculations are performed as shown in the truth table of FIG. When BCC=0, as can be seen from the truth table in Figure 14, the C signal is generated from the Cout terminal, and the AND circuit 16
Therefore, the logical AND with T7 timing pulse is obtained and T7
- Since the C signal is output from the circuit 16 to the AND circuit 31, and the S5 sequence signal is input to one gate of the circuit 31, the So set signal instructing the transition to the So sequence is output, and the sequence is Move to So. In other words, when BCC=0, BCC2 has written the contents of MCCI in the previous S4 sequence, that is, the total of the remaining amount and the next input amount stored in the coin buffer sections 6, 7, and 8, but BCC= If it is 0, the remaining amount is 0 and no additional coins have been inserted, meaning that no coins have been inserted into the vending machine, and the process moves to the So sequence. In this case, since 300 yen is stored in the BCC 2, the So set signal is not generated and the sequence moves to the change payout coin determination stage 29. In this S5 sequence, control gates (2) and (2) are closed, and the result of addition by the full adder 15 is not written to MCCI and BCC2. The change payout coin determination stage 29 is a part that determines how to pay out the 300 yen stored in the BCC 2 as change based on the operation of the calculation unit B and the control unit C. When paying out in 100 yen coins, the change is determined at 10. A signal and a drive command signal for the change dispensing mode are output, and the BCC2 has a control gate ■
The 110 operation signal, ie, T, is inputted to the 0, 1, 011, 0, 0, 0 input characters Bn in a timing period of T7 through the control gate (2) and written to the BCC2 through the control gate (2).

また50円若しくは10円で払出す場合に於いては制御
ゲート■若し〈0は■が開いて夫々十5演算信号及び十
1演算信号がBnに入力してT,からT7タイミング期
間で夫々1・0・1・0・0・0・0、1・0・0・0
・0・0・0と書込まれる。駆動指令信号に依って釣銭
払出モータが駆動する時談信号は制御部Cから出力され
るが本実施例の如くモータで釣銭を払出す場合モータが
完全に釣銭払出の駆動に入ったか否かは少くとも始動後
200のs経過後でも駆動しているなら釣銭払出中であ
ると確認するのである。従ってこの200肌sの期間中
制御部Cは10にHG信号を出力しなければならない。
200のsの時間は前述のパルススイッチ40によって
取つている。
In addition, when paying out 50 yen or 10 yen, the control gate ■ or <0 is opened, and the 15th calculation signal and the 11th calculation signal are input to Bn, respectively, in the timing period from T to T7. 1.0.1.0.0.0.0, 1.0.0.0
・Written as 0, 0, 0. A time signal for driving the change dispensing motor in response to a drive command signal is output from the control unit C. However, when dispensing change with the motor as in this embodiment, it is difficult to determine whether the motor has completely entered the drive for dispensing change. If the machine is still running at least 200 seconds after starting, it is confirmed that change is being dispensed. Therefore, the control unit C must output the HG signal to 10 during this period of 200 seconds.
The time of 200 s is taken by the pulse switch 40 mentioned above.

S6及び次のS7シーケンスはMCCIとBCC2の記
憶内容の差を全加算器15で演算するのが目的でありこ
の時前述の説明でMCCIには300円が0・0・1・
1・111・0とBCC2には100円が0・0・0・
1・0・1・0と保持されている。
The purpose of S6 and the next S7 sequence is to calculate the difference between the memory contents of MCCI and BCC2 using the full adder 15. At this time, as explained above, 300 yen is stored in MCCI as 0, 0, 1,
1.111.0 and BCC2 have 100 yen as 0.0.0.
It is held as 1, 0, 1, 0.

従ってS6シーケンスでは制御ゲート■を介してBCC
2の記憶内容はT,からT7タイミング期間で001・
0・1・010・0をインバータ30に出力して反転さ
れて全加算器15のAnには制御ゲート■を介して1・
011・0・1・111と出力され且つMCCIの内容
は制御ゲート■を介してT,からT7タイミング期間で
011・1・1・1・0・0とBnに出力されて第10
図の真理値表の如く演算が行われその結果はS端より制
御ゲート■を介してMCCIにT,からLタイミング期
間で書込まれる。尚制御ゲート■が開いた場合制御ゲー
ト■が閉じている為今までMCCIに書込まれた内容0
・1・111・1・0・0は前記書込みのT,からT7
タイミング期間でR7から出力されるのが帰還されずこ
の内容は消滅する。次にS7シーケンスではS6シーケ
ンスで書込まれたMCCIの内容が制御ゲート■,■を
介してT,からT7タイミング期間で全加算器15のA
nに出力され且つBnには制御ゲート■より十1演算信
号則ちT,からT7タイミング期間で1・0・0・0・
0・0・0と出力して第11図の真理値表の如く演算が
行われ、そしてS端より制御ゲート■を介してこの演算
結果がMCCIに書込まれる。即ち100円硬貨を払出
して残額は200円であることをMCCIは記憶してい
るのである。S8シーケンスに於いてはBCC2を帰零
すべく制御ゲート■が開放という状態でこのシーケンス
のT,からT7タイミング期間でBCC2は0・0・0
・0・0・0・0と書込まれ帰零される。
Therefore, in the S6 sequence, BCC is
The memory contents of 2 are 001 and 001 in the timing period from T to T7.
0.1.010.0 is output to the inverter 30, inverted, and sent to the An of the full adder 15 via the control gate ■.
011, 0, 1, 111, and the contents of MCCI are outputted to Bn as 011, 1, 1, 1, 0, 0 in the timing period from T to T7 through the control gate ■, and the 10th
Operations are performed as shown in the truth table in the figure, and the results are written from the S end to the MCCI via the control gate (2) in the T to L timing period. Furthermore, if the control gate ■ is open, the content written to the MCCI until now is 0 because the control gate ■ is closed.
・1・111・1・0・0 is T of the above writing, to T7
During the timing period, the output from R7 is not fed back and its contents disappear. Next, in the S7 sequence, the contents of MCCI written in the S6 sequence are transferred from T to A of the full adder 15 in the T7 timing period via control gates ■ and ■.
n, and Bn receives 11 calculation signals from the control gate (1), i.e., 1, 0, 0, 0, in the T7 timing period from T,
0, 0, and 0 are output, an operation is performed as shown in the truth table of FIG. 11, and the result of this operation is written to MCCI from the S terminal via control gate (2). In other words, the MCCI remembers that the remaining amount after dispensing the 100 yen coin is 200 yen. In the S8 sequence, the control gate ■ is opened to return BCC2 to zero, and BCC2 changes to 0, 0, 0 during the timing period from T to T7 of this sequence.
-Writes 0, 0, 0, 0 and returns to zero.

また釣銭払出硬貨決定段29の部分から釣銭払出モー外
ま作動しているが未だPSW=1であり制御部Cが釣銭
払出動作に入ったことを確認するのに要する時間約20
0のs経過後PSW=0となる迄シーケンスの流れは前
述の禁止信号に依ってS8に停止している。従ってS6
、S7、S8シーケンスでは制御部Cは10にHG信号
及び駆動指令信号を出力しているのである。以上S,か
らS8シーケンス迄の釣銭払出フローを詳述して来たが
S,シーケンスで投入硬貨の足込みが行われる以外他の
シーケンス及び釣銭払出硬貨決定段29では演算部Bは
釣銭額及び釣銭残額の演算中でありS8シーケンスの停
止中は制御部Cが10にHG信号及び駆動指令信号を出
力中の為投入硬貨の足込みは不可能である。
In addition, although the change dispensing mode is activated from the change dispensing coin determination stage 29, the PSW is still 1, and it takes approximately 20 minutes for the control unit C to confirm that the change dispensing operation has started.
The flow of the sequence is stopped at S8 by the above-mentioned prohibition signal until PSW=0 after s has elapsed. Therefore S6
, S7, and S8 sequences, the control section C outputs the HG signal and the drive command signal to 10. The change payout flow from sequence S to S8 has been described in detail above, but in the other sequences and the change payout coin determination stage 29, the calculation unit B calculates the change amount and While the remaining change is being calculated and the S8 sequence is stopped, the control unit C is outputting the HG signal and drive command signal to 10, so it is impossible to add coins.

PSW=0となって前記禁止信号が解かれてS,シーケ
ンスに復帰すると前述と同様の動作でS2からS8シー
ケンス迄の間に硬貨の投入があった場合はBCC2へ書
込まれ、次にS2シーケンスでMCCIにも足込みが行
われる。そしてオーバーフローの判定後未だ釣銭払出モ
ータが駆動中でPSW=0ならシーケンスはS,、S2
、S3を繰返し廻っている。若しこの間に硬貨が投入さ
れた場合勿論S,で8CC2への書込み及びS2でMC
CIへの書込みS3でオーバーフローの判定が行われる
。やがて釣銭が払出されて釣銭払出モータが停止してP
SW=1となるとS4シーケンスに移行して、あとは前
述と同じシーケンスの流れで2枚目の100円硬貨の払
出動作が行われる。以下同様の動作の繰返しで釣銭が払
出されてS7シーケンスでMCCIが0という演算結果
となりS8シーケンスでBCC2が前述の如く帰零され
てしかもS,シーケンスで投入硬貨が無かった場合MC
CIが0、BCC2も0となる。従って最後の払出しが
終了してPSW=1となってS4シーケンスに移行する
とBCC=0であるからシーケンスはSoシーケンスに
移行するのである。次に次投入硬貨によってオーバーフ
ローする場合を説明する。
When PSW=0 and the prohibition signal is released to return to the S sequence, if a coin is inserted between the S2 and S8 sequences in the same manner as described above, it is written to BCC2, and then S2 The sequence also adds to the MCCI. If the change dispensing motor is still running after overflow determination and PSW=0, the sequence is S,, S2
, S3 are repeated. If a coin is inserted during this time, of course write to 8CC2 with S and MC with S2.
Overflow is determined in writing to CI S3. Eventually, the change will be dispensed and the change dispensing motor will stop and P
When SW=1, the sequence moves to S4, and the second 100 yen coin is then dispensed in the same sequence as described above. Change is then paid out by repeating the same operation, and in the S7 sequence, the MCCI is calculated as 0, and in the S8 sequence, BCC2 is returned to zero as described above, and if there is no coin inserted in the S sequence, the MCCI is
CI becomes 0 and BCC2 also becomes 0. Therefore, when the last payout is completed and PSW=1 and the sequence shifts to S4, since BCC=0, the sequence shifts to the So sequence. Next, a case will be explained in which an overflow occurs due to the next input coin.

この時MCCIには残額が1180円あり100円が投
入されたものとする。MCCIはS^及びS,シーケン
スに於いてはT,からT7タイミン期間でそのR,から
R7迄の各段は第18図の真理値表の様な桁上げを行っ
て残額118のqを記憶保持している。一方S,シーケ
ンスでは投入金額100円からBCC2に書込まれT,
タイミングではその各段を0・0・0・1・0・1・0
の状態で保持している。そしてS2シーケンスでは全加
算器15のAn‘こはMCCIのR7段からT,からT
7タイミング期間で011・1・0・1・1・1が入力
され、Bn‘こはBCC2のR7段からT,からT?タ
イミング期間で0・1・0・1・0・OQOが入力され
て第9図の真理値表の如く演算が行われその結果はS端
より出力されMCCIには0・01010・0・0・0
と書込まれ且つ桁上信号CがT2、L、T4、T5、T
6、T7タイミングでCo山より出力される。またT7
タイミングではT7とCがAND回路16で論理積が取
れてT70C信号をAND回路日7に出力するが該回路
17ではシーケンス信号S2とで論理積が取れT7・C
信号はオーバーフロー判定フリツプフロツプ回路18の
S端に入力され該回路18はセットしQよりOVF信号
を出力する。OVF信号が発生するとS3及びS4シー
ケンスの動作は行われずに従ってBCC2はS,シーケ
ンスで書込まれた内容のままでS5シーケンスに移行す
る。そしてそれ以後、硬貨の投入が無かった場合BCC
2は100円が記憶されているので釣銭払出硬貨決定段
29に移行する。釣銭払出硬貨決定段29ではオーバー
フローとなる投入金額100円を釣銭として払出すよう
前述と同様な動作を行って釣銭払出モータが始動する。
そしてS6シーケンスではMCCIの内容は制御ゲート
■を介して全加算器15のBnにT,からT7タイミン
グ期間で01010・0101010と入力されAnに
は制御ゲート■,■を介してAnに1・0・1・0・1
・1・1と入力するので第15図の真理値表の如く演算
されその結果はS端よりMCCIに書込まれる。そして
S7シーケンスではこのMCCIの内容と制御ゲート■
を介しての十1演算信号即ちT,からT7タイミング期
間で110・0・0・0・0・0が第16図の真理値表
の如く演算されてその結果はS端よりMCCIに書込ま
れるがその内容は1180円残額があるということであ
る。また先のS2シーケンスではオーバーフロー判定フ
リツプフロツブ回路18がセットされているがS6シー
ケンスではこのシーケンス信号S6が前記フリップフロ
ップ回路18のR端に入力されている為S6シーケンス
でリセットする。S8シーケンスではBCC2を帰零し
てPSW=0となる迄の200のsの停止後S,シーケ
ンスに移行する。S,シーケンスではMCCIには11
80円が記憶されていてオーバーフローとなった投入金
額100円の払出中であるがやはり前述したようにS2
からS8シーケンス迄の間に次に投入された硬貨があれ
ばBCC2への書込み、更にS2シーケンスではMCC
Iへの足込みが行われるそしてS3シーケンスでオーバ
ーフローの判定後釣銭払出モータが回転中則ちPSW=
0でオーバーフローでない場合(OVF)はシーケンス
はS,に復帰してPSW=1になるまでシーケンスは前
述の如くS,一S2−S3を廻り続ける。若しこの間投
入された硬貨によってオーバーフローした場合はシーケ
ンスはS3に停止しオーバーフローした硬貨はコインバ
ッファ部で記憶してPSW=1となるとシーケンスはS
4に移行する。そして以下前述と同様の動作でMCC亀
及びBCC2が0となるまで各シーケンスを廻って釣銭
を払出しSoシーケンスに移行する。尚本実施例では記
憶装置MCCIへの投入貨幣データは如何なる場合でも
バッファ装置Dを介して行われているが演算部Bが硬貨
投入時点で投入金額の加算動作が可能な場合はバッファ
装置Dに投入硬貨額若しくは枚数を記憶し前記加算動作
が可能となると制御部Cを介して投入貨幣データを演算
部Bに入力させ〜 また演算部Bが投入金額の加算動作
が硬貨投入時点で可能な場合は直接投入貨幣検出部Eか
ら投入貨幣データが記憶装置1に入力する回路も考えら
れる。
At this time, it is assumed that the remaining amount in MCCI is 1180 yen and 100 yen has been input. MCCI is S^ and S, in the sequence T, in the timing period from T7, each stage from R to R7 performs a carry like the truth table in Figure 18 and stores the remaining amount q of 118. keeping. On the other hand, in S, sequence, the input amount is written to BCC2 from 100 yen, and T,
In timing, each stage is 0, 0, 0, 1, 0, 1, 0.
It is maintained in the state of . In the S2 sequence, An' of the full adder 15 is T from the R7 stage of the MCCI, and T from the R7 stage of the MCCI.
011, 1, 0, 1, 1, 1 are input in 7 timing periods, and Bn' is T from the R7 stage of BCC2, and T? from the R7 stage of BCC2. During the timing period, 0, 1, 0, 1, 0, OQO is input, the calculation is performed as shown in the truth table in Figure 9, the result is output from the S terminal, and 0, 01010, 0, 0, MCCI is output. 0
is written and the carry signal C is T2, L, T4, T5, T
6. Output from Co mountain at timing T7. Also T7
At the timing, T7 and C are ANDed by the AND circuit 16 and the T70C signal is output to the AND circuit 7, but in this circuit 17, the AND is done with the sequence signal S2 and T7・C
The signal is input to the S terminal of the overflow judgment flip-flop circuit 18, which is set and outputs the OVF signal from the Q terminal. When the OVF signal is generated, the operations in the S3 and S4 sequences are not performed, and the BCC 2 shifts to the S5 sequence with the contents written in the S sequence unchanged. After that, if no coins are inserted, BCC
2, 100 yen is stored, so the process moves to the change payout coin determination stage 29. At the change payout coin determination stage 29, the change payout motor is started by performing the same operation as described above so as to pay out the overflow input amount of 100 yen as change.
Then, in the S6 sequence, the contents of MCCI are inputted to Bn of the full adder 15 via control gate 2 as 01010/0101010 in the T7 timing period, and 1/0 to An via control gates 2 and 3.・1・0・1
・Since 1.1 is input, the calculation is performed as shown in the truth table in FIG. 15, and the result is written to MCCI from the S end. And in the S7 sequence, the contents of this MCCI and the control gate■
110, 0, 0, 0, 0, 0 is calculated as shown in the truth table in Figure 16 in the T7 timing period from the 11 calculation signal, that is, T, through the S terminal, and the result is written to MCCI from the S end. The message is that there is a balance of 1,180 yen. Further, in the previous S2 sequence, the overflow judgment flip-flop circuit 18 is set, but in the S6 sequence, this sequence signal S6 is input to the R terminal of the flip-flop circuit 18, so it is reset in the S6 sequence. In the S8 sequence, after stopping for 200 seconds until BCC2 returns to zero and PSW=0, the process moves to the S sequence. S, sequence is 11 for MCCI
80 yen is stored and the overflowed input amount of 100 yen is being paid out, but as mentioned above, S2
If there is a next coin inserted between S8 sequence and S8 sequence, it will be written to BCC2, and furthermore, it will be written to MCC in S2 sequence.
After the overflow is determined in the S3 sequence, the change dispensing motor is rotating, that is, PSW=
If it is 0 and there is no overflow (OVF), the sequence returns to S, and continues going through S2-S3 as described above until PSW=1. If an overflow occurs due to the coins inserted during this period, the sequence stops at S3, the overflowing coins are stored in the coin buffer section, and when PSW=1, the sequence returns to S3.
Move to 4. Thereafter, in the same manner as described above, each sequence is repeated until the MCC turtle and BCC2 become 0, change is paid out, and the process moves to the So sequence. In this embodiment, input coin data to the storage device MCCI is performed via the buffer device D in any case, but if the calculation unit B is capable of adding the input amount at the time of inputting coins, the data is input to the buffer device D. When the amount or number of coins inserted is memorized and the addition operation becomes possible, the input coin data is input to the calculation unit B via the control unit C. Also, if the calculation unit B is capable of adding the input amount at the time of coin insertion. Alternatively, a circuit in which inserted money data is directly inputted to the storage device 1 from the inserted money detection section E can also be considered.

従来の自動販売機は釣銭払出中に硬貨が投入された場合
、その硬貨額を正確に記憶できずに只取りする不具合を
防止する為にリジェクト制御機構を備えていた。
Conventional vending machines have been equipped with a reject control mechanism to prevent the problem of not being able to accurately memorize the amount of coins and collecting coins when coins are inserted while dispensing change.

しかしながら以上詳述して釆たように本発明は計数装置
1の前段にバッファ装置Dを設け、投入金額から販売額
を減算した残額を釣銭として払出演算動作中良Pち本実
施例ではS2からS8シーケンスの間に投入された硬貨
は一旦バッファ装置Dで記憶し前記演算が終了すると計
数装置1に投入硬貨を足込み前記残額の未払出分と共に
投入硬貨を釣銭として払出しまた釣銭払出動作中則ちP
SW=0時に投入された硬貨は逐次バッファ装置Dより
計数装置1に足込まれて残額と共に釣銭として払出され
るのでリジェクト制御機構が不用である特徴を有してい
る。従って客が釣銭払出中則ち払出演算動作中及び払出
動作中に誤って硬貨を投入してもリジェクト制御機構な
しでも返却できるのである。尚前記払出演算中とは演算
部Bが演算動作中及び制御部Cが釣銭払出装置Aに駆動
指令信号を送る制御動作中である。
However, as described in detail above, the present invention provides a buffer device D before the counting device 1, and uses the remaining amount after subtracting the sales amount from the input amount as change during the payout calculation operation.In this embodiment, from S2 The coins inserted during the S8 sequence are temporarily stored in the buffer device D, and when the calculation is completed, the inserted coins are added to the counting device 1, and the inserted coins are paid out as change along with the unpaid portion of the remaining amount. ChiP
The coins inserted when SW=0 are sequentially added to the counting device 1 from the buffer device D and are paid out as change along with the remaining amount, so that a reject control mechanism is not required. Therefore, even if a customer accidentally inserts a coin during change dispensing, that is, during a dispensing calculation operation or a dispensing operation, the coin can be returned without a reject control mechanism. Note that the above-mentioned payout operation is in progress when the calculation unit B is performing calculation operations and the control unit C is performing a control operation of sending a drive command signal to the change dispensing device A.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例のブロック図であり、第2図は投
入硬貨検出部、バッファ装置及び演算部を示し、第3,
4図は制御部、第5図は制御ゲートの開閉を示している
。 第6,7図はパルススイッチを示す。第8から第18図
は真理値表を示す。1・・・・・・記憶装置、A・・・
・・・釣銭払出装置、B・・・・・・演算部、C・・…
・制御部、D・・・・・・バッファ装置。 第1図第2図 第3図 第4図 第6図 第7図 第5図 第8図 第9図 第10図 第11図 第12図 第13図 第14図 第15図 第16図 第17図 第18図
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 shows an inserted coin detection section, a buffer device, and a calculation section;
FIG. 4 shows the control section, and FIG. 5 shows the opening and closing of the control gate. Figures 6 and 7 show pulse switches. Figures 8 to 18 show truth tables. 1...Storage device, A...
...Change dispensing device, B...Calculation unit, C...
-Control unit, D...Buffer device. Figure 1 Figure 2 Figure 3 Figure 4 Figure 6 Figure 7 Figure 5 Figure 8 Figure 9 Figure 10 Figure 11 Figure 12 Figure 13 Figure 14 Figure 15 Figure 16 Figure 17 Figure 18

Claims (1)

【特許請求の範囲】[Claims] 1 釣銭残額を制御部の指令にて演算する演算部と、該
残額を記憶する記憶装置と、前記制御部よりの釣銭払出
指令にて釣銭払出動作を行う釣銭払出装置とから成り、
前記制御部及び演算部が釣銭払出の演算及び前記払出指
令の出力中に挿入された貨幣の額若しくは枚数を一旦前
記記憶装置に代って記憶する手段を設けて、前記演算部
及び制御部による前記釣銭払出の演算及び払出指令の出
力動作が停止すると、前記制御部の指令にて前記演算部
によって未払出釣銭残額と挿入金額との総額が演算され
且つ前記制御部の払出指令にて該総額を前記釣銭払出装
置にて払出すことを特徴とする釣銭払出方法。
1. Consisting of a calculation unit that calculates the remaining amount of change according to a command from a control unit, a storage device that stores the remaining amount, and a change dispensing device that performs a change dispensing operation according to a change dispensing command from the control unit,
The control unit and the calculation unit are provided with a means for temporarily storing the amount or number of coins inserted during the calculation of change payout and the output of the payout command in place of the storage device, and the calculation unit and the control unit When the calculation of the change payout and the output operation of the payout command are stopped, the total amount of the unpaid change balance and the inserted amount is calculated by the calculation unit according to the command from the control unit, and the total amount is calculated by the command from the control unit. A change dispensing method characterized in that the change dispensing device dispenses the change using the change dispensing device.
JP5803575A 1975-05-15 1975-05-15 Change payment method Expired JPS607318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5803575A JPS607318B2 (en) 1975-05-15 1975-05-15 Change payment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5803575A JPS607318B2 (en) 1975-05-15 1975-05-15 Change payment method

Publications (2)

Publication Number Publication Date
JPS51133091A JPS51133091A (en) 1976-11-18
JPS607318B2 true JPS607318B2 (en) 1985-02-23

Family

ID=13072671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5803575A Expired JPS607318B2 (en) 1975-05-15 1975-05-15 Change payment method

Country Status (1)

Country Link
JP (1) JPS607318B2 (en)

Also Published As

Publication number Publication date
JPS51133091A (en) 1976-11-18

Similar Documents

Publication Publication Date Title
US4347924A (en) Control system for a vending machine
US5147021A (en) Vending machine
US4376479A (en) Total sales indication device for a vending machine
US3815717A (en) Electronic coin changer control circuit
US3896915A (en) Vending machine
JP2740979B2 (en) Vending machine control device
US4056181A (en) System and method for determining vendibility in automatic vending machine
US3820642A (en) Vend control circuit with improved deposit refund and accumulation means
US4706202A (en) Control system of a vending machine
JPS5821751B2 (en) Seigiyohoshiki
GB1386338A (en) Coin control circuits for vending machines
JPS607318B2 (en) Change payment method
US4109775A (en) Coin control circuitry for a vending machine
US3250363A (en) Dispensing control apparatus
JPS5822789B2 (en) Vending machine control device
US2895583A (en) Coin-operated vending machines
JPS5939075B2 (en) Vending machine control device
US3548387A (en) Bonus crediting system
US3638003A (en) Credit-accumulating arrangement
JPS5944674B2 (en) Vending machine coin dispensing control circuit
KR810002048Y1 (en) Control device of a slot machine
JPH0222760Y2 (en)
JPS6227974Y2 (en)
JPS62174896A (en) Coin dispensation control circuit for vending machine
JPS60167091A (en) Currency processor for vending machine