JPS607422B2 - 信号伝送システムにおける伝送制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、伝送すべき情報をブロック毎に分割して送受
し、当該分割された情報を組合せて基の情報に再生する
信号伝送システムの伝送制御方式に関し、特に情報の再
生時のデータの脱落等を防止し得る信号伝送システムに
おける伝送制御方式に関する。

従釆、ファクシミリ装置等より送信される画信号、音声
信号等の連続する信号、或はデータ端末装置等から送出
される２値情報を授受する場合、それらの信号を所定の
ビット長のブロックに分割し、各ブロックにフラグ情報
、アドレス情報、チェックキヤラクタ等を付加した伝送
フレームを形成して、この伝送フレームにより送受する
ようにしている。

また、音声信号の如く受信側で周波数周期をとらなくて
も伝送フレームから原信号を再生できる所謂タイムトラ
ンスベアレンシーを確保する必要のない信号が伝送され
る伝送システムでは信号伝送経路中の各局は各々送信局
と必ずしも同期せず、各々独自の周波数のクｏックによ
りデータを再生するようにしている。

しかしながら、こうした従釆の伝送制御方式では送信局
から受信局までの間にブロック交換装置等の伝送周波数
を交換する中継局が存在すると、各局のデータ再生のた
めのクロック周波数が一致しないため、この中継局にて
データの重複、脱落が生じてしまうという欠点を有して
いる。

第１図は各局が同期されていない伝送システムのタイム
チャートを示している。

図中１１、１２は情報「 Ｆ‘まフラグ、Ｂ，Ｃはそれ
ぞれ各局からの出力を示す。またＡは送信すべき情報、
Ｄは再生情報である。送信側では送信すべき情報をＡを
ブロッ毎に１１，１２に分割し、各ブロック１１，１２
の先頭にフラグＦを付加し、各ブロックの情報１１，１
２は伝送速度に応じた周波数の情報に変換され送信され
る。

受信側では、受信側の装置内に設けられる発振器の周波
数で前述の所定のビット分のデータをサンプリングする
。この時、信号の伝送周波数と、このサンプリング周波
数が異るためにサンプリング周波数が伝送周波数より小
さい場合「１ブロックのデータが第１図に示したＣの波
線の如く長くなって再生される。このため１ブロックの
データが全て再生されてしまう迄に次の１ブロックのデ
ータが受信され、データが重複して再生される期間（第
１図Ｄに斜線部で示す）が生ずる。またサンプリング周
波数が送信側の伝送周波数より大きい場合、ーフロツク
長のデータが再生された後、ブランク期間が生じ「連続
したデータを再生できない。

つまりデータの脱落期間が生ずる。このため、従釆の伝
送制御方式では音声信号等の連続する信号を伝送すると
、ブロック毎に不必要なノイズが発生されたり、音声が
途切れたりするという欠点を有している。本発明の目的
は以上の欠点を取除き連続データを再生し得る信号伝送
システムの伝送制御方式を提供することにある。

上記目的を達成するために本発明ではバッファメモリに
受信されたブロック情報を書込み、このフロック情報を
読出す際にバッファメモＩＪＩこ蓄積される情報の数に
応じて議出し速度を変えて連続データが途切れないよう
に読出したものであり、以下実施例により説明する。

第２図は本発明の−実施例の信号、伝送システムのブロ
ック図、第３図は要部ブロック図、第４図はタイムチャ
ートである。

図中ＴＩ〜Ｔ３は局、ＭＩＣはマイク、ＡＤ川まＡＤ変
換器、ＣＬＩ〜２はクロック発生器、ＣＰＵＩ〜３は制
御装置、ＭＥＭＩ〜３はメモリ、『ＴＩ〜３は送信イン
ターフェース部、ＩＦＲ２「ＩＦＲ３は受信インターフ
ェース部、ＣＯＮＴは制御部、ＤＡはディジタルアナロ
グ変換器である。

第２図において、例えば局ＴＩのマイクＭＩＣより連続
する音声信号が入力されるとクロック発生器ＣＬＩのク
ロック信号を基にアナログ信号をディジタル信号にＡＤ
変換器ＡＤＩで変換する。

ディジタル信号に変換された音声情報は、制御装置ＣＰ
ＵＩの制御によりメモリＭ旧ＭＩに記憶される。メメモ
リＭ町ＭＩに蓄積された音声情報はインターフェース部
ＩＦＴＩにてブロックにわけられ、制御信号、例えばフ
ラグ情報、アドレス情報、チェックキラクタが付加され
て回線Ｌ‘こ送出される。局Ｔ２では回線ＬＩからの信
号をインターフェース部ＩＦＲ２で受信し、一旦メモリ
ＭＥＭ２に蓄積せしめる。制御装置ＣＰＵ２では蓄積さ
れたデータの前述したアドレス情報が自局を指定してい
るものであるか否かを識別し、自局を指定しているもの
であれば図示されない処理部にメモリＭＥＭ２内のデー
タを供給する。また、目局を指定しないものであれば、
局Ｔ２はクロック発生器ＣＬ２のクロツクにより、メモ
リＭ旧Ｍ２から、このデータを議出しインターフェース
部『Ｔ２において回線Ｌ２の速度に応じた速度でデータ
を回線いこ送出する。局Ｔ３では局Ｔ２と同様にインタ
ーフェース部餌Ｒ３で信号を受信再生してメモリＭＥＭ
３に一旦蓄積し、制御部ＣＯＮＴの制御の基にメモリＭ
旧Ｍ３に蓄積されるブロック数に応じて変化させながら
読出し、連続するデータをＤＡ変換器ＤＡに供給する。

ＤＡ変換器ＤＡの出力はスピーカ等の変換器を介して可
聴の音声情報として局Ｔ３の利用者に通知する。第３図
、第４図は、この制御部ＣＯＮＴを詳細説明するための
ブロック図及びそのタイムチャートである。

尚、この制御部ＣＯＮＴの制御は、例えば装置の動作シ
ーケンス等を定める制御装置ＣＰＵ３内に設けることも
できることは明らかである。図中ＷＡＣは書込アドレス
カウンタ、ＲＡＣは読出アドレスカウン夕、Ｆｍ０はフ
ァイフオレジス夕、ＰＣは位相比較回路、ＳＷＣはスイ
ッチコントローラ、ＳＷはスイッチ、ＯＳＣは発振器で
ある。また、位相比較回路ＰＣは各カウンタＷＡＣ，Ｒ
ＡＣとのカウント値を比較して本実施例では１ブロック
情報分より以上のデータがバッファに残っている場合に
出力を、例えばしペルーとし、１フロック情報分以下の
にのデータがバッファに残つている場合には出力をレベ
ル０とするようにしている。メモリＭＥＭは３ブロック
のブロック情報を記憶し得る容量を有し、アドレスカウ
ンタＷＡＣで指定されたアドレスに書込データＷＤを書
込み。アドレスカウタＲＡＣで指定されたアドレスから
データＲＤを読出すよう制御されるものである。レジス
タＦ『０は入力されたデータが即座に出力され、しかも
入力された順序に従って蓄積される所謂ファーストイン
フアーストアウトレジスタである。

第４図において、最上位のＢＩ〜Ｂ１３は各ブロック情
報の単位を示し、各ＢＩ〜Ｂ１３の区切はブロックフラ
グ信号位置、即ち「各ブロック情報の先頭に受信される
フラグ情報の立上りのタイミングを示している。

ＷＢＦＢＩ〜ＷＢＦＢ３はメモリＭＥＭの書込みアドレ
スを、ＲＢＦＢＩ〜ＲＢＦＢ３はメモリＭ旧Ｍの謎出し
アドレスを示し、時間の経過とともにブロック情報の書
込み或いは講出しの状況を示している。

次に第４図を参照して第３図を説明する。

１ブロック分の書込データＷＤが入力されると自装置内
で形成されるクロック信号、或いは受信データと、この
ブロック信号とで形成されるクロック信号を書込みアド
レスカウンタＷＡＣは計数しトその計数値をメモリＭ旧
Ｍの書込アドレスＷＢＦＢＩとしてメモリＭＥＭに供給
する。

このアドレスは、例えば、ブロックバッファＢＦＢＩを
指定するものであり、ブロックバッファＢＦＢＩに第４
図に示したブロック情報ＢＩを蓄積せしめる。次に第２
のブロック情報Ｂ２が入力れるとアドレスカウンタＷＡ
ＣはブロックバッファＢＦＢ２を指定するアドレスＷＢ
ＦＢ２にカウントアップする。

また読出アドレスカウンタＲＡＣが駆動されると、講出
しアドレスカウンタＲＡＣのカウント出力が説取アドレ
スＲＢＦＢＩとしてメモリＭＥＭに供給される。この時
、議出しアドレスカウンタＲＡＣのカウント値と書込ア
ドレスカゥンタＷＡＣのカウント値が位相比較回路ＲＣ
で比較される。例えば、第３図に図示したアドレスカウ
ンタＷＡＣ及びＲＡＣのカウント値の場合、ブロック情
報ＢＩが全て書込まれた後ＢＩが説出されるようになつ
ているため、メモリＭＥＭには１ブロックのブロック情
報のデータが蓄積されており、位相比較回路ＰＣの出力
はしベル０となる。このレベル１の信号をスイッチコン
トローラＳＷＣは検出して発振器ＰＳＣの出力の内、低
い周波数の謙取パルスＰＩを謙取アドレスカウンタＲＡ
Ｃに供給するようスイッチＳＷを切替える。このためメ
モリＭ旧Ｍからの議出し速度は遅くなる。謙出されたデ
ータＲＤはファイフオレジスタＦＩＦＯに入力され、そ
の出力を前述したＤＡ変換器に供Ｖ給する。

フロック情報Ｂ３，Ｂ４，…・・・Ｂ５，Ｂ６も上述と
同様にしてメモリＭＥＭに書込まれる。

ここで位相比較回路ＰＣが１ブロック情報、以上の数の
ブロック情報をメモリＭＥＭ内に蓄積されたことを検出
する時、例えば、書込みアドレスカウンタＷＡＣがブロ
ック情報Ｂ７を全て書込みしたカウント値を出力し、か
つ、論出しアドレスカウンタＲＡＣがブロック情報Ｂ５
の全ての読出しを終了したカウント値を出力した場合、
メモリＭＥＭ内はブロック情報Ｂ６，Ｂ７の２ブロック
が蓄積されており、、これを検出した時、出力をレベル
１としてスイッチコントロールＳＷＣを介してスイッチ
ＳＷを切替える。このため発振器ＰＳＣの出力の内、読
取速度を速くせしめる高い周波数のパルスＰｈが謙取ア
ドレスカウンタＲＡＣに供給される。議取り速度が速く
なり、再度書込みアドレスカウンタＷＡＣがブロック情
報ＢＩ Ｉの書込終了を示すカウント値を出力し、議出
しアドレスカウンタＲＡＣがブロック情報ＢＩＯの読出
終了を示すカウント値を出力すると、位相比較回路ＰＣ
は、１ブロックのブロック情報のみがメモリＭ旧Ｍ内に
蓄積されることを検出して前述の如くスイッチコントロ
ーラＳＷＣを介してスイッチＳＷを切替える。

このため読出アドレスカウンタＲＡＣには周波数の低い
パルスＰＩが発振器ＯＳＣから供給され、アドレスを指
定する速度を遅くしてブロック情報ＢＩＩを読出す。従
って、各ブロック情報が伝送周波数変換装置等で引伸さ
れ（或は縮められ）てもメモリＭＥＭの謙取速度をブロ
ック毎に変えられ、受信データの重複部分、或は脱落部
分を防止して読取ることができる。

また、上述の実施例で使用する読取パルスＰｈ，ＰＩの
周波数は、送信局のクロック周波数をｆｒ，受信側の高
い周波数をｆｈ，低い周波数を８，各発振器の安定度を
各々△比，△ｆ？，マージンを△とすると各々仇ニｆＴ
＋△ｆＴ＋△＋△ｆｈ ｎ＝ｆＴ＋△ｆＴ−（△＋△ｆｌ） として求められる。

今例えば音声情報が伝送される通常のＰＣＭ−ＣＯＤＥ
Ｃ（コーダ、デコーダ）の場合を考えると、ｆＴ＝郷Ｈ
Ｚ，各発信器のクロック安定度△を土２の血とし、マー
ジン△及び発振器の安定度△ｆＴ，△ｆｈを等しいとす
ると、仇＝８×１ぴ十３×２０ＸＩＯ−６×８×１ぴ８
０００．４８（日２）８＝８ｘｌぴ−（３×２０×１０
‐６×８×１ぴ）７９９９．５２（ＨＺ）となる。

以上記載した様に本発明によれば、バッファメモリに蓄
積されたプロッ外こ分割された連続したデータを、論取
り速度を変化させて読出すようにしたから各受信信号の
間に信号の存在しない期間が存在したり、前位のブロッ
ク情報の再生中に後位のブロック情報が重ね合さるよう
に受信されてもノイズ、或は無信号状態を引起さずに信
号が再生できる信号伝送システムにおける伝送制御方式
が実現される。

【図面の簡単な説明】

第１図は従来の伝送制御方式のタイムチャート，第２図
，第３図は本発明の一実施例のブロック図及び要部ブロ
ック図，第４図はそのタイムチャートである。 図中、１１，１２・・…・は伝送情報、Ｆはフラグ、Ｔ
Ｉ９〜Ｔ３は局、ＭＩＣはマイク、ＣＰＵＩ〜ＣＰＵ３
は制御装置、ＡＤはＡＤ変換器、ＤＡはＤＡ変換器、Ｉ
ＦＴ１，ＩＦＴ２，ＩＦＲ２，ＩＦＲ３はインターフェ
ース部、ＣＬ１，ＣＬ２はクロック発生器、Ｍ旧ＭＩ〜
３はメモリである。 髪丁図 髪２図 多３図 多４図

Claims (1)

【特許請求の範囲】
1. １ 送信側で送信すべき情報を所定の単位に分割してブ
   ロツク情報として送出し、受信側では該ブロツク情報に
   おおじたサンプルクロツク信号によりブロツク情報を復
   調して該連続する情報として再生する信号伝送システム
   における伝送制御方式において、該サンプルクロツク信
   号に応じてブロツク情報を蓄積するバツフアメモリと、
   該バツフアメモリに蓄積されたブロツク情報のブロツク
   数を判別する判別手段と、互いに周波数が異なり、該バ
   ツフアメモリに蓄積されたブロツク情報のブロツク数に
   よって各々異なる速度で続出するための複数の続出しク
   ロツク信号を発生する手段とを具備し、該バツフアメモ
   リに蓄積されたブロツク情報のブロツク数に応じて該複
   数の読出しクロツク信号を切替えて該バツフアメモリに
   供給することを特徴とする信号伝送システムにおける伝
   送制御方式。