JPS607804B2 - シ−ケンスコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 この発明は外部出力ライン、内部出力ライン及び出力フ
ィードバックラインを設けてなるシーケンスコントロー
ラに関する。

従来、シーケンスコントローラにおいては内部出力ライ
ンを設けていないため、例えば出力フィードバックライ
ンに出力のメモリー回路を設定する場合出力ラインの１
つを使用しその出力ラインに対応する出力フィードバッ
クラインにメモリー回路を設定しなければならず使用で
きない出力端子が出て来る不都合があった。

このため、例えば内部出力ライン及び出力端子の選択制
御を行なわない内部出力リレーを設け、内部出力ライン
の出力で内部出力リレーを付勢して出力フィードバック
ラインのみを選択制御し、その選択される出力フィード
バックラインをメモリー回路設定用ライン専用に使用す
ることが考えられる。

しかしこのようにするとその出力フィードバックライン
がメモリー回路の設定用にしか使用できなくなり、メモ
リー回路の設定を行わないときには無駄になる問題があ
る。の発明はこのような問題を解決するために為された
もので、出力フィードバックラインを内部出力のメモＩ
Ｊ‐回路設定用ライン及び入力ラインとして選択的に使
用でき、出力フィードバックラインを有効に使用できる
シーケンスコントローラを提供することを目的とする。

以下、この発明の実施例を図面を参照して説明する。

１はＹ軸方向に条件プログラム設定用の複数のバスラィ
ン２，２，…・・・と順序プログラム設定用の複数のス
テップライン３，３，・・・・・・を設け、かつＸ軸方
向に複数の入力ライン４，４，・…・・、複数の外部出
力ライン５，５、内部出力ライン６、この各出力ライン
５，６に対応した複数の出力フィードバックライン７，
７，…・・・、複数のカウンタ制御ライン８，８，・・
・・・・を設けてなるマトリクス回路である。

９は操作スイッチ１０．１０，・・・…、入力リレー１
１，１１，……及びこの各リレー１１，１１，・・・・
・・の切換接点１２，１２，・・…・からなる入力部で
ある。

この入力部９は操作スイッチ１０．１０，…・・・によ
り前記入力リレーＩ１，１１，・・・・・・を選択的に
付勢してその切換接点１２，１２，・・・・・・を動作
し、それによって前記入力ライン４，４，・・・・・・
における入力制御を行なうようにしている。１３は外部
出力リレー１４，１４、内部出力リレー１５、上記外部
出力リレー１４，１４の切換接点１６，１６，１７，１
７及び上記内部出力リレー１５の切換接点１８からなる
出力部である。

この出力部１３は前記外部出力ライン５，５にそれぞれ
前記外部出力リレー１４，１４を接続するとともに前記
内部出力ライン６に前記内部出力リレー１５を切換スイ
ッチ１９の−方の固定接点を介して接続し、上記各出力
リレー１４，１４，１５がマトリクス回路１上のプ。グ
ラム設定によって選択的に付勢されるようになっている
。前記内部出力リレー１５は又前記切襖スイッチ１９の
他方の固定接点を介して入力端子２０１こ接続している
。前記外部出力リレー１４，１４は切後援点１６，１６
を動作して出力端子２１，２１，……を選択しこの出力
端子２１，２１，・…・・に接続される負荷を制御する
とともに切襖酸点１７，１７を動作して対応する出力フ
ィ‐ドバックラィン７，７を選択し、出力を内部にフィ
ードバックするようにしている。前記内部出力リレー１
５は切換接点１８を動作して対応する出力フィードバッ
クライン７を選択し、出力を内部にフィードバックする
ようにしている。前記外部出力リレー１４，１４によっ
て選択される出力フィードバックライン７，７は出力端
子２１，２１，・・・への出力を内部的に確かめるため
に使用され、かつ前記内部出力リレー１５によって選択
される出力フィードバックライン７は内部出力のメモリ
ー回路を設定するために使用されるものである。２２は
前記カウンタ制御ライン８，８，・・・・・・からの信
号を受けてカウンタ２３，２４を制御し、前記ステップ
ライン３，３，・・・・・・をステップ制御させる制御
回路であ。

なお、出力フィードバックライン７，７，……を入力ラ
イン４，４，…・・・と同機の回路構成にしている。こ
のような構成の本発明実施例装置においては切換スイッ
チ１９の可動接点を一方の固定接点側に接続し、内部出
力ライン６に内部出力リレーＩ５を接続しておけば、こ
のリレー１５に対応する出力フィードバックライン７を
内部出力のモリ−回路設定用ラインとして使用すること
ができる。

そしてこの内部出力リレー１５は選択制御する出力端子
をもっていないので、内部出力のメモリー回路を設定す
ることによって使用できなくなる出力端子が出てくる虜
は全くない。換言すれば設けられている出力端子２１，
２１，・・…・は内部出力のメモリー回路が設定される
か否かにかかわらず常に負荷を制御するのに使用するこ
とができる。又、切換スイッチ１９の可動接点を他方の
固定接点側に接続し、入力端子２川こ内部出力リレー１
５を接続しておけば、このリレー１５に対応する出力フ
ィードバックライン７を入力ラインとしても使用するこ
とができる。したがって本来の入力ライン４，４，・・
…・がすべて使用され、さらに入力ラインを増加したい
ときにはその出力フィードバックライン７を入力ライン
として使用すればよくシーケンスコントローラを別途追
加する必要がない。このように出力フィードバックライ
ンを有効に使用することができ、コスト低下を図ること
ができる。以上詳述したようにこの発明によれば出力端
子を選択制御しない内部出力リレーを設け、その内部出
力リレーを切換スイッチを介して内部出力ラインからの
出力及び入力端子からの入力によって選択的に付勢し、
その内部出力リレーに対応する出力フィードバックライ
ンを内部出力のメモリ回路設定用ライン及び入力ライン
として選択使用できるようにしているので、出力フイー
ドバツクラィンを有効に使用することができるシーケン
スコントローラを提供できるものである。

【図面の簡単な説明】

図はこの発明の実施例を示す回路図である。 １…・・・マトリクス回路、５……外部出力ライン、６
……内部出力ライン、７……出力フィードバックライン
、１４・・・・・・外部出力リレー、１５・・．・・・
内部出力リレー、１６，１７・…・・外部出力リレーの
切換接点、１８・・・・・・内部出力リレーの切換接点
、１９・・・・・・切換スイッチ、２０…・・・入力端
子、２１・・・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも外部出力ライン、内部出力ライン及びこ
   れら各出力ラインに対応した出力フイードバツクライン
   を設けてなるマトリクス回路と、上記外部出力ラインの
   出力に付勢され対応する出力端子を選択するとともに対
   応する出力フイードバツクラインを選択する外部出力リ
   レーと、入力端子と、切換スイツチと、この切換スイツ
   チの一方の固定接点を介して上記内部出力ラインの出力
   により付勢され、かつ上記切換スイツチの他方の固定接
   点を介して上記入力端子からの入力により付勢され、対
   応する出力フイードバツクラインを選択する内部出力リ
   レーとを具備してなることを特徴とするシーケンスコン
   トローラ。