JPS607819B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS607819B2 JPS607819B2 JP117178A JP117178A JPS607819B2 JP S607819 B2 JPS607819 B2 JP S607819B2 JP 117178 A JP117178 A JP 117178A JP 117178 A JP117178 A JP 117178A JP S607819 B2 JPS607819 B2 JP S607819B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- zero
- displacement
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
この発明は、情報処理装置に関し、特に主記憶装置上の
特定領域の保護に関するものである。
特定領域の保護に関するものである。
従来の記憶保護は、次の様に行なわれるのが一般的であ
る。主記憶装置を例えば沙旧単位に分割し、それぞれに
対応したキーを持ち、又処理装置側にも１つのキーを割
当て、処理情報が主記憶装置をアクセスするときには、
処理装置のキーと主記憶装置上のキーとを比較すること
によって主記憶装置の保護を行なっていた。より具体的
には、ソフトウェアの基本的な部分であるオペレーティ
ングシステムの入る主記憶装置上のキーはゼロが割当て
られ、ユーザプログラムが走るユーザ領域の主記憶装置
上のキーはゼロ以外のキーが当てられる。また、処理装
置のキーは、一般にオペレーティングシステム等のシス
テムを管理するプログラムが走るときは、ゼロが割り当
てられユーザプログラムが走るときはそれぞれの領域と
同一キーが割当てられる。処理装置のキーがゼロのプロ
グラムはどの領域にもアクセスできることになっている
。このようにして、記憶保護が行なわれているが次の様
な問題点がある。処理装置のキーがゼロで走るプログラ
ムに対する保護ができないことである。つまり、オペレ
ーティングシステム等のシステムを管理するプログラム
にミスがあると、主記憶装置上の内容がこわされ、シス
テムダウンにつながることもある。特に、管理プログラ
ムの重要な部分が入っている主記憶装置上の低アドレス
領域（例えば０〜４０９句野地）が、プログラムミスに
よって破壊されると、システムダウンになるだけでなく
、その後の原因究明にも重大な支障をきたすことにもな
る。主記憶装置上の低アドレス領域（０番地からディス
プレースメントで表わせる最大アドレスまで）の保護に
ついて考えてみると、本領域にアクセスできる方法法と
して２通りが可能である。つまりベースレジスタとして
ゼロ番を指定（ゼロ番を指定したときは、ゼロ番レジス
タの内容ではなく、ゼロという値をベースレジスタの内
容として扱う）し、ディスプレースメントのみでアドレ
スする方法と、ゼロ番以外を指定し、本レジスタの内容
とディスプレースメントを加えた値を低アドレス領域ア
ドレス以内にする方法である。オペレーティングシステ
ム等のシステムを管理するプログラムは、前者の方法つ
まり、ディスプレースメントのみでアクセスできる低領
域アドレスのアクセスに関しては、ベースレジスタとし
てゼロ番を使用し、ディスプレースメントのみでアドレ
スを指定し、ベースレジスタとして使用するレジスタの
内容は、常にディスプレースメントで表わせる最大アド
レスより大きな値を入れて使用している。しかし、オペ
レーティングシステム等のシステムを管理するプログラ
ムのミスによって、ベースレジスタの内容を破壊し、そ
の値がディスプレースメントで表わせる最大アドレスよ
り小さい値になるともあり、このことによって低アドレ
ス領域が破壊される可能性がある。この発明の目的をす
るところは、前記の如き従来の問題点を除去するもので
あり、低アドレス領域の保護をするという効果を有する
情報処理装置を提供することにある。
る。主記憶装置を例えば沙旧単位に分割し、それぞれに
対応したキーを持ち、又処理装置側にも１つのキーを割
当て、処理情報が主記憶装置をアクセスするときには、
処理装置のキーと主記憶装置上のキーとを比較すること
によって主記憶装置の保護を行なっていた。より具体的
には、ソフトウェアの基本的な部分であるオペレーティ
ングシステムの入る主記憶装置上のキーはゼロが割当て
られ、ユーザプログラムが走るユーザ領域の主記憶装置
上のキーはゼロ以外のキーが当てられる。また、処理装
置のキーは、一般にオペレーティングシステム等のシス
テムを管理するプログラムが走るときは、ゼロが割り当
てられユーザプログラムが走るときはそれぞれの領域と
同一キーが割当てられる。処理装置のキーがゼロのプロ
グラムはどの領域にもアクセスできることになっている
。このようにして、記憶保護が行なわれているが次の様
な問題点がある。処理装置のキーがゼロで走るプログラ
ムに対する保護ができないことである。つまり、オペレ
ーティングシステム等のシステムを管理するプログラム
にミスがあると、主記憶装置上の内容がこわされ、シス
テムダウンにつながることもある。特に、管理プログラ
ムの重要な部分が入っている主記憶装置上の低アドレス
領域（例えば０〜４０９句野地）が、プログラムミスに
よって破壊されると、システムダウンになるだけでなく
、その後の原因究明にも重大な支障をきたすことにもな
る。主記憶装置上の低アドレス領域（０番地からディス
プレースメントで表わせる最大アドレスまで）の保護に
ついて考えてみると、本領域にアクセスできる方法法と
して２通りが可能である。つまりベースレジスタとして
ゼロ番を指定（ゼロ番を指定したときは、ゼロ番レジス
タの内容ではなく、ゼロという値をベースレジスタの内
容として扱う）し、ディスプレースメントのみでアドレ
スする方法と、ゼロ番以外を指定し、本レジスタの内容
とディスプレースメントを加えた値を低アドレス領域ア
ドレス以内にする方法である。オペレーティングシステ
ム等のシステムを管理するプログラムは、前者の方法つ
まり、ディスプレースメントのみでアクセスできる低領
域アドレスのアクセスに関しては、ベースレジスタとし
てゼロ番を使用し、ディスプレースメントのみでアドレ
スを指定し、ベースレジスタとして使用するレジスタの
内容は、常にディスプレースメントで表わせる最大アド
レスより大きな値を入れて使用している。しかし、オペ
レーティングシステム等のシステムを管理するプログラ
ムのミスによって、ベースレジスタの内容を破壊し、そ
の値がディスプレースメントで表わせる最大アドレスよ
り小さい値になるともあり、このことによって低アドレ
ス領域が破壊される可能性がある。この発明の目的をす
るところは、前記の如き従来の問題点を除去するもので
あり、低アドレス領域の保護をするという効果を有する
情報処理装置を提供することにある。
この発明の特徴とするところは、アドレス生成時、ベー
スレジスタとして、ゼロ番以外のレジスタが指定され、
そのレジスタの内容が、ディスプレースメントで指定で
きる最大より小さいことを検出し、ゼロ番のベースレジ
スタとディスプレースメントとで指定できる主記憶装置
上の低アドレス領域の保護を行なうことである次に本発
明の一実施例につき、図面を用いて詳細に説明する。
スレジスタとして、ゼロ番以外のレジスタが指定され、
そのレジスタの内容が、ディスプレースメントで指定で
きる最大より小さいことを検出し、ゼロ番のベースレジ
スタとディスプレースメントとで指定できる主記憶装置
上の低アドレス領域の保護を行なうことである次に本発
明の一実施例につき、図面を用いて詳細に説明する。
第１図は、データの所在を示す命令形式の一部を例示し
たものであり、この命令では、データの所在はＢ（ベー
スレジスタ番号）、○（ディスプレースメント）に依っ
て規定される。Ｂの示すレジス夕の内容を（Ｂ）とすれ
ば、主記憶装置上のアドレスは｛（Ｂ）＋Ｄ｝と表わさ
れる。第２図は、本発明の一実施例である情報処理装置
と従来のアドレス作成装置の一例を示した図である。こ
こで例えば、３２ビットを単位として演算機能が構成さ
れており、ディスプレースメントが１２ビットで表わさ
れているとする。命令はメモリ７から読み出されて図示
されない命令処理ユニットへ送られる。次に、アドレス
作成過程について簡単に説明する。
たものであり、この命令では、データの所在はＢ（ベー
スレジスタ番号）、○（ディスプレースメント）に依っ
て規定される。Ｂの示すレジス夕の内容を（Ｂ）とすれ
ば、主記憶装置上のアドレスは｛（Ｂ）＋Ｄ｝と表わさ
れる。第２図は、本発明の一実施例である情報処理装置
と従来のアドレス作成装置の一例を示した図である。こ
こで例えば、３２ビットを単位として演算機能が構成さ
れており、ディスプレースメントが１２ビットで表わさ
れているとする。命令はメモリ７から読み出されて図示
されない命令処理ユニットへ送られる。次に、アドレス
作成過程について簡単に説明する。
まず命令処理ユニットからＤ（ディスプレースメント）
がＢＵＳ−Ａを通ってレジスタＢＩＯにセットされる。
もちろんＤは１２ビットであるので先頭の２０ビットは
ゼロがセットされる。次に第１１図Ｂ（ベースレジスタ
番号）によって指定された汎用レジスタの内容（Ｂ）が
、ＢＵＳ−Ａを通ってレジスタＡ９に送られる。次にレ
ジスタＡ９としジスタＢＩＯとが３２ビット加算器１１
に送られ、演算結果がレジスタＣＩ２にセットされる。
レジスタＣＩ２の内容はメモリアクセス時、メモリアド
レスレジスタ（ＭＡＲ）８にセットされ、メモリアドレ
スを指定する。次に本発明で追加した装置について説明
する。
がＢＵＳ−Ａを通ってレジスタＢＩＯにセットされる。
もちろんＤは１２ビットであるので先頭の２０ビットは
ゼロがセットされる。次に第１１図Ｂ（ベースレジスタ
番号）によって指定された汎用レジスタの内容（Ｂ）が
、ＢＵＳ−Ａを通ってレジスタＡ９に送られる。次にレ
ジスタＡ９としジスタＢＩＯとが３２ビット加算器１１
に送られ、演算結果がレジスタＣＩ２にセットされる。
レジスタＣＩ２の内容はメモリアクセス時、メモリアド
レスレジスタ（ＭＡＲ）８にセットされ、メモリアドレ
スを指定する。次に本発明で追加した装置について説明
する。
検出器１は、汎用レジスタのゼロ番以外が指定されたこ
とを検出する検出器である。ＡＮＤ回路２は、上記検出
器１の出力と、現汎用レジスタアクセスがベースレジス
タとしてのアクセスであることを示す制御信号５とのＡ
ＮＤをとる回路である。検出器３は、レジスタＡ９の内
容の８〜１９ビットがゼロかどうかを検出する検出器で
ある（メモリアドレスを２４ビットに考えた場合）。Ａ
ＮＤ回路４は、上記検出器３の出力と、ＡＮＤ回路２の
出力とのＡＮＤをとる回路であり、条件成立時、エラー
信号６を出力する。次にこれらの装置の、アドレス生成
時にける動作を記述する。
とを検出する検出器である。ＡＮＤ回路２は、上記検出
器１の出力と、現汎用レジスタアクセスがベースレジス
タとしてのアクセスであることを示す制御信号５とのＡ
ＮＤをとる回路である。検出器３は、レジスタＡ９の内
容の８〜１９ビットがゼロかどうかを検出する検出器で
ある（メモリアドレスを２４ビットに考えた場合）。Ａ
ＮＤ回路４は、上記検出器３の出力と、ＡＮＤ回路２の
出力とのＡＮＤをとる回路であり、条件成立時、エラー
信号６を出力する。次にこれらの装置の、アドレス生成
時にける動作を記述する。
アドレス生成時ゼロ番以外の汎用レジスタが指定され、
制御信号５によってベースレジスタであることが示され
ると、ＡＮＤ回路２から制御信号が出され、本汎用レジ
スタの内容がレジスタＡ９にセットされると、検出器３
は、レジスタＡ９の内容の８〜１９ビットがゼロかどう
かを検出（０〜４ＫＢの領域内かどうかを検出）し、Ａ
ＮＤ回路４によってエラー信号６が出され、エラーであ
ることがわかる。このエラー信号６によってメモリに対
するアクセスが禁止され、記憶保護が達成できる。以上
述べた如き構成であるから、本発明にあっては、次の如
き効果が得られる。
制御信号５によってベースレジスタであることが示され
ると、ＡＮＤ回路２から制御信号が出され、本汎用レジ
スタの内容がレジスタＡ９にセットされると、検出器３
は、レジスタＡ９の内容の８〜１９ビットがゼロかどう
かを検出（０〜４ＫＢの領域内かどうかを検出）し、Ａ
ＮＤ回路４によってエラー信号６が出され、エラーであ
ることがわかる。このエラー信号６によってメモリに対
するアクセスが禁止され、記憶保護が達成できる。以上
述べた如き構成であるから、本発明にあっては、次の如
き効果が得られる。
１ 低アドレス領域の保護ができる。
２ レジスタの不当な使われ方に対するチェックができ
る。
る。
（ベースレジスタとして使用される汎用レジスタの値は
、ディスプレースメントで表現できる最大値より大きく
なければならないことのチェック）上記１のみを考える
ならば、ベースレジスタの内容とディスプレースメント
を加えた後に、ディスプレースメントで表現できる最大
値より小さいかどうかのチェックと、このアドレスがゼ
ロ番レジスタをベースレジスタとして使ったかどうかを
チェックすることにより、低アドレス領域の保護は可能
であるが、上記２を行なうためには、主記憶装置のアド
レスを作成する前にベースレジスタとなる汎用レジスタ
の内容をチェックする必要がある。
、ディスプレースメントで表現できる最大値より大きく
なければならないことのチェック）上記１のみを考える
ならば、ベースレジスタの内容とディスプレースメント
を加えた後に、ディスプレースメントで表現できる最大
値より小さいかどうかのチェックと、このアドレスがゼ
ロ番レジスタをベースレジスタとして使ったかどうかを
チェックすることにより、低アドレス領域の保護は可能
であるが、上記２を行なうためには、主記憶装置のアド
レスを作成する前にベースレジスタとなる汎用レジスタ
の内容をチェックする必要がある。
図面の簡単な説明第１図は、データの所在を示す命令形
式の一部を示す図、第２図は、本発明の一実施例を示す
ブロック図である。
式の一部を示す図、第２図は、本発明の一実施例を示す
ブロック図である。
符号の説明、１，３・・・・・・検出回路、２，４…・
・・ＡＮＤ回路、５…・・・制御信号、６・・・・・・
エラー信号、７……メモリ、８……メモリアドレスレジ
スタ、９，１０，１２……レジスタ、１１……加算器。
・・ＡＮＤ回路、５…・・・制御信号、６・・・・・・
エラー信号、７……メモリ、８……メモリアドレスレジ
スタ、９，１０，１２……レジスタ、１１……加算器。
オー図矛２図
Claims (1)
- １ プログラムの基点となる番地を示すベースレジスタ
と、その基点からデイスプレースメントとを用いて番地
を表わす処理装置で、特にベースレジスタ番号としてゼ
ロ番を指定したときに、ゼロ番レジスタの内容ではなく
、ゼロという値をベースレジスタの内容として扱う番地
作成方式の処理装置において、アドレス生成時、ベース
レジスタとして、ゼロ番以外のレジスタが指定されたこ
とを検出する装置と、該レジスタの内容が、デイスプレ
ースメントで指定できる最大値より小さいことを検出す
る装置とを備え、ゼロ番のベースレジスタとデイスプレ
イスメントとで指定できる主記憶装置上のアドレス領域
に対して、上記装置によって、ベースレジスタとしてゼ
ロ番レジスタ以外のレジスタで該領域をアクセスするこ
とを検出し、該領域の保護を行なうことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP117178A JPS607819B2 (ja) | 1978-01-11 | 1978-01-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP117178A JPS607819B2 (ja) | 1978-01-11 | 1978-01-11 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5494840A JPS5494840A (en) | 1979-07-26 |
| JPS607819B2 true JPS607819B2 (ja) | 1985-02-27 |
Family
ID=11493977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP117178A Expired JPS607819B2 (ja) | 1978-01-11 | 1978-01-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607819B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261657A (ja) * | 1991-02-15 | 1992-09-17 | Masaki Takahashi | 前腕用回旋運動器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159748A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 記憶保護方式 |
-
1978
- 1978-01-11 JP JP117178A patent/JPS607819B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261657A (ja) * | 1991-02-15 | 1992-09-17 | Masaki Takahashi | 前腕用回旋運動器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5494840A (en) | 1979-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10810309B2 (en) | Method and system for detecting kernel corruption exploits | |
| US8028341B2 (en) | Providing extended memory protection | |
| US6986006B2 (en) | Page granular curtained memory via mapping control | |
| US5280614A (en) | Apparatus and method for controlling access to data using domains | |
| JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
| US8954695B1 (en) | Secure pool memory management | |
| KR940003325B1 (ko) | 가상 입력/출력 지령의 변환장치 및 방법 | |
| JP2678183B2 (ja) | デジタルプロセッサ制御装置および実行時記憶割当ての方法 | |
| US20080077767A1 (en) | Method and apparatus for secure page swapping in virtual memory systems | |
| JP2005512228A (ja) | 強化されたメモリアクセスセキュリティを提供する、メモリに対するデバイスのアクセスを制御するシステムおよび方法 | |
| CA1085517A (en) | Hardware control storage area protection method and means | |
| TW202439129A (zh) | 標籤保護指令 | |
| KR100791815B1 (ko) | 컴퓨터 시스템 및 컴퓨터 시스템에서 인스트럭션을 실행하는 방법 | |
| CN120011049B (zh) | 资源安全管理方法、资源安全管理系统以及芯片 | |
| JPS607819B2 (ja) | 情報処理装置 | |
| JPS599937B2 (ja) | 情報処理装置 | |
| GB1585960A (en) | Information flow security mechanisms for data processing systems | |
| CN115315691A (zh) | 验证地址转译的完整性 | |
| JP3120606B2 (ja) | アドレス生成処理方法 | |
| JP3061818B2 (ja) | マイクロ・プロセッサ用アクセス・モニタ装置 | |
| JP2868209B2 (ja) | マルチプロセッサ・システムにおけるメモリ保護装置 | |
| Hwang et al. | AppWatch: detecting kernel bug for protecting consumer electronics applications | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS6054691B2 (ja) | 情報処理装置の記憶保護方式 | |
| JP2796162B2 (ja) | 命令処理方法 |