Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6113238B2 - - Google Patents
[go: Go Back, main page]

JPS6113238B2 - - Google Patents

Info

Publication number
JPS6113238B2
JPS6113238B2 JP50065549A JP6554975A JPS6113238B2 JP S6113238 B2 JPS6113238 B2 JP S6113238B2 JP 50065549 A JP50065549 A JP 50065549A JP 6554975 A JP6554975 A JP 6554975A JP S6113238 B2 JPS6113238 B2 JP S6113238B2
Authority
JP
Japan
Prior art keywords
input
driver
output
matrix
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50065549A
Other languages
Japanese (ja)
Other versions
JPS51141532A (en
Inventor
Susumu Hirayama
Hiroshi Haneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50065549A priority Critical patent/JPS51141532A/en
Publication of JPS51141532A publication Critical patent/JPS51141532A/en
Publication of JPS6113238B2 publication Critical patent/JPS6113238B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 この発明は放電パネルなどの表示素子を用いた
表示方式、とくに2進数または10進数によつて規
定された数値情報のバーグラフ表示方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display method using a display element such as a discharge panel, and particularly to a bar graph display method for numerical information defined by binary or decimal numbers.

従来プラズマ表示素子を用いて文字、数字、記
号、グラフなどの情報を表示する方式が知られて
いる。例えば、互いに対向的に配列された行列両
電極の選択交点が発光するごとき放電パネルによ
つて数値情報をバーグラフ表示する場合、放電パ
ネルの列電極の各々を時分割的に順次走査し、列
電極の走査と対応させて、2進数または10進数に
よつて規定されたデータによつて行電極を選択制
御することによりデータに対応したバーグラフ表
示をさせることができる。
2. Description of the Related Art Conventionally, methods for displaying information such as letters, numbers, symbols, and graphs using plasma display elements are known. For example, when displaying numerical information in a bar graph using a discharge panel in which selected intersections of both row and column electrodes arranged opposite to each other emit light, each of the column electrodes of the discharge panel is sequentially scanned in a time-division manner. By selectively controlling the row electrodes according to data defined in binary or decimal numbers in correspondence with the scanning of the electrodes, a bar graph corresponding to the data can be displayed.

しかしながら上記の方法においては、行列両電
極の各選択交点は対応する列電極が走査されてい
る時間しか発光しないため列電極の数に比例して
輝度が低下するという欠点を有する。
However, the above method has the drawback that each selected intersection of both matrix and matrix electrodes emits light only during the time when the corresponding column electrode is being scanned, so that the brightness decreases in proportion to the number of column electrodes.

本発明はこの欠点を改良するために列電極の走
査数を列電極の数に関係なく行電極当り2とし、
従つて行列両電極の各選択光点の発光時間の割合
を行電極当り1/2とするバーグラフ表示方式を提
供することにある。
In order to improve this drawback, the present invention sets the number of scans of column electrodes to 2 per row electrode regardless of the number of column electrodes,
Therefore, it is an object of the present invention to provide a bar graph display method in which the ratio of the light emission time of each selected light spot on both row and column electrodes is halved per row electrode.

以下本発明の詳細を入力情報が2進数の数値の
場合の実施例について図面を参照しながら説明す
る。
The details of the present invention will be described below with reference to the drawings regarding an embodiment in which the input information is a binary value.

第1図は本発明の実施例を示すブロツク図であ
る。放電パネル1は周知のもので、互いに平行な
複数個の行電極2と、互いに平行な複数個の列電
極3を対向的にマトリクス状に配列し、前記両電
極間に放電物質をはさみ、選択された両電極の交
点が放電、発光するごとき構造となつている。
FIG. 1 is a block diagram showing an embodiment of the present invention. The discharge panel 1 is well-known, and has a plurality of row electrodes 2 parallel to each other and a plurality of column electrodes 3 parallel to each other arranged in a matrix shape, and a discharge material is sandwiched between the two electrodes. The structure is such that the intersection of the two electrodes discharges and emits light.

いま第1図において説明を容易にするために、
入力4は4ビツトの2進数からなるものとする。
入力4は上位桁の2ビツトからなる第1分割入力
5と下位桁の2ビツトからなる第2分割入力6に
分配される。第1分割入力5はアツプダウンカウ
ンタ7において、制御パネル22の論理値の状態
に応じて1だけカウントダウンまたはカウントア
ツプされて第1デコーダ8へ、第2分割入力6は
直接第2デコーダ9へ入力され、10進数にデコー
ドされて、それぞれ第1デコード出力10および
第2デコード出力11を得る。第1デコード出力
10は第1ゲート12において、第2デコード出
力11は第2ゲート13において、制御パルス2
2によりそれぞれ選択状態を制御され放電用交流
パルス23とミツクスされて第1ゲート出力14
および第2ゲート出力15を得る。第1ゲート出
力14ドライバ16へ、第2ゲート出力15は第
2ドライバ17へ入力され、それぞれ第1ドライ
ブ出力18、第2ドライブ出力19を得る。第1
ドライブ出力18の各々の出力はマトリクス部2
0において、第2ドライブ出力19の各々の出力
とそれぞれ順方向となるダイオードを介してマト
リクス状に橋絡され、各マトリクス交点21のう
ち選択された第1ドライブ出力18と選択された
第2ドライブ出力19のマトリクス交点21のみ
が選択状態となる。
Now, for ease of explanation in Figure 1,
Input 4 is assumed to consist of a 4-bit binary number.
The input 4 is distributed to a first divided input 5 consisting of the upper two bits and a second divided input 6 consisting of the lower two bits. The first divided input 5 is counted down or counted up by 1 in the up-down counter 7 according to the state of the logical value of the control panel 22, and then sent to the first decoder 8. The second divided input 6 is directly input to the second decoder 9. and decoded into decimal numbers to obtain a first decoded output 10 and a second decoded output 11, respectively. The first decode output 10 is provided at the first gate 12 and the second decode output 11 is provided at the second gate 13 with the control pulse 2.
2, the selection state is controlled by 2, and mixed with the discharge AC pulse 23 to output the first gate output 14.
and a second gate output 15 is obtained. The first gate output 14 is input to the driver 16, and the second gate output 15 is input to the second driver 17 to obtain a first drive output 18 and a second drive output 19, respectively. 1st
Each output of the drive output 18 is output from the matrix section 2
0, the first drive output 18 selected from each matrix intersection 21 and the selected second drive output are bridged in a matrix through diodes in the forward direction with each output of the second drive output 19, respectively. Only the matrix intersection point 21 of the output 19 is in the selected state.

各マトリクス交点21はプラズマ表示板1の列
電極3の各々の電極に対応的に接続されており、
選択されたマトリクス交点21に対応する列電極
3が選択状態となる。一方行電極2のうち表示す
べき行電極をあらかじめ行電極選択スイツチ24
によつて選択しておけば、選択された行電極2と
選択された行電極3の交点を発光表示させること
ができる。
Each matrix intersection point 21 is connected to each electrode of the column electrodes 3 of the plasma display panel 1 in a corresponding manner,
The column electrode 3 corresponding to the selected matrix intersection point 21 becomes selected. On the other hand, the row electrode to be displayed among the row electrodes 2 is selected in advance by the row electrode selection switch 24.
If selected by , the intersection of the selected row electrode 2 and the selected row electrode 3 can be displayed by emitting light.

後述するごとく本発明においては、入力4を放
電パネル1上にバーグラフ表示する方式におい
て、表示を2回にわたつて相補的に分割表示し、
入力4に対応するバーグラフの一部分を第1の期
間τに表示し、残りの部分を第2の期間τ
表示するのである。いま2進数の入力4が10進数
に換算したときkという数値情報であればτ
期間には列電極31,32……3i(i<k)を選択状
態とし、つぎにτの期間に列電極3i+1,3i+2
……3kを選択状態としている。τ,τの切
換速度をちらつきのない程度に選定すれば実質的
にkの情報を連続的にバーグラフ表示させること
ができる。
As will be described later, in the present invention, in the method of displaying the input 4 as a bar graph on the discharge panel 1, the display is divided into two complementary displays,
A portion of the bar graph corresponding to input 4 is displayed in the first period τ 1 , and the remaining portion is displayed in the second period τ 2 . Now , if the binary input 4 is numerical information k when converted into a decimal number, the column electrodes 3 1 , 3 2 . Column electrodes 3 i+1 , 3 i+2 during period 2
...3k is selected. If the switching speeds of τ 1 and τ 2 are selected to a degree that causes no flickering, it is possible to substantially continuously display the information of k as a bar graph.

第2図は第1図における各ブロツクの構成を詳
細に示した図である。図において、制御パルス2
2は前述したごとく入力4を時間的に分割表示さ
せるための表示切換用パルスで、その極性はτ
の期間には負(ロジツク0)に、τの期間には
正(ロジツク1)になるように設定される。
FIG. 2 is a diagram showing in detail the structure of each block in FIG. 1. In the figure, control pulse 2
2 is a display switching pulse for displaying input 4 in a temporally divided manner as described above, and its polarity is τ 1
It is set to be negative (logic 0) during the period τ and positive (logic 1) during the period τ 2 .

まず上述の制御パルス22がロジツク0となる
τの期間における表示状態につきのべる。いま
説明をわかりやすくするために入力4は2進数の
1010すなわち10進数の10の数値情報であると仮定
する。前述したごとく入力4のうち第1分割入力
5はロジツク0となる制御パルス22によりアツ
プダウンカウンタ7部において1だけカウントダ
ウンされ、01となつて第1デコーダ8へ入力し第
1デコード出力10に信号(ロジツク0)を生
じる。一方第2分割入力6は直接第2デコーダ9
へ加わり第2デコード出力11に信号を生じ
る。τにおいては制御パルス22はロジツク0
で、第1デコード出力10のうち10のみがロ
ジツク0となつている。したがつて第1ゲート1
2のうちG4,G3の出力はロジツク1であるがG2
の出力がロジツク0となり、さらにG5の出力が
ロジツク0となるためG1の出力もロジツク0と
なる。従つてG8,G9の出力には放電用交流パル
ス23が出力され、G10,G11の出力はロジツク1
となる。結局G8,G9の出力のみに放電用交流パ
ルス23を含む信号を生じる。
First, the display state during the period τ 1 in which the control pulse 22 becomes logic 0 will be described. To make the explanation easier to understand, input 4 is a binary number.
Assume that it is 1010, that is, the numerical information of 10 in decimal number. As mentioned above, the first divided input 5 of the inputs 4 is counted down by 1 in the up-down counter 7 by the control pulse 22 which becomes logic 0, becomes 01, is input to the first decoder 8, and becomes the first decode output 101. Generates a signal (logic 0). On the other hand, the second divided input 6 is directly connected to the second decoder 9.
and produces a signal at the second decode output 112 . At τ 1 , the control pulse 22 is logic 0
In this case, only 101 of the first decoded outputs 10 are logic 0s. Therefore, the first gate 1
Outputs of G 4 and G 3 of 2 are logic 1, but G 2
The output of G5 becomes logic 0, and since the output of G5 becomes logic 0, the output of G1 also becomes logic 0. Therefore, the discharge AC pulse 23 is output to the outputs of G 8 and G 9 , and the output of G 10 and G 11 is the logic 1.
becomes. In the end, a signal containing the discharge AC pulse 23 is generated only in the outputs of G 8 and G 9 .

一方、第2ゲート13のうちロジツク0となつ
ている制御パルス22によつてG21,G22,G23
G24の出力がロジツク0となり、従つて、G25
G26,G27,G28の出力にはパルス23が出力され
第2ゲート出力15,15,15,15
のすべてに放電用交流パルス23を含む信号を生
じる。
On the other hand, G 21 , G 22 , G 23 ,
The output of G 24 becomes logic 0, so G 25 ,
Pulse 23 is output to the outputs of G 26 , G 27 , G 28 and second gate outputs 15 0 , 15 1 , 15 2 , 15 3
A signal including the discharge AC pulse 23 is generated in all of the above.

第1ゲート出力14、第2ゲート出力15は第
1ドライバ16、第2ドルイバ17に入力され、
第1ドライブ出力18,18、第2ドライブ
出力19,19,19,19にドライブ
信号を生じる。前述したごとく第1ドライブ出力
18と第2ドライブ出力19はマトリクス部20
においてそれぞれマトリクス状に橋絡され順方向
となる第1ダイオード25、第2ダイオード26
を介してマトリクス交点21を形成しているが、
選択された両ドライブ出力のマトリクス交点21
,21,21……21が選択状態となつ
て対応する列電極3,3,3……3を選
択状態とし、あらかじめ行電極選択スイツチ24
によつて選択された行電極2との交点部分を点灯
表示させる。
The first gate output 14 and the second gate output 15 are input to the first driver 16 and the second driver 17,
Drive signals are generated at first drive outputs 18 0 , 18 1 and second drive outputs 19 0 , 19 1 , 19 2 , 19 3 . As mentioned above, the first drive output 18 and the second drive output 19 are connected to the matrix section 20.
A first diode 25 and a second diode 26 which are bridged in a matrix and are in the forward direction, respectively.
A matrix intersection point 21 is formed through
Matrix intersection point 21 of both selected drive outputs
0 , 21 1 , 21 2 .
The intersection with the row electrode 2 selected by is displayed by lighting.

つぎに期間τすなわち制御パルスがロジツク
1となる期間における表示状態につきのべる。第
1分割入力5はロジツク1となる制御パルス22
によりアツプダウンカウンタ7において1だけカ
ウントアツプされ10となつて第1デコード出力1
に信号(ロジツク0)を生じる。第2分割入
力はτの場合と同様に第2デコード11に信
号を生じている。
Next, the display state during period τ 2 , that is, the period in which the control pulse becomes logic 1, will be described. The first divided input 5 is the control pulse 22 which becomes the logic 1.
As a result, the up-down counter 7 counts up by 1 and becomes 10, and the first decode output is 1.
02 produces a signal (logic 0). The second split input provides a signal to the second decode 112 as in the case of τ 1 .

制御パルス22はロジツク1であるためG5
G6,G7の出力はロジツク1となり、G1,G2,G4
の出力がロジツク1となつてG8,G9,G11の出力
はロジツク1となり、G3の出力はロジツク0と
なつてG10の出力、すなわち第1デコード14
に信号を生じる。一方、第2デコード出力11
に信号を生じているためG21,G22,G23の出力が
ロジツク0となりG25,G26,G27の出力、すなわ
ち第2デコード出力15,15,15に信
号を生じる。またこのときG24の出力はロジツク
1となるためG25の出力15には信号を生じな
い。このようにしてτの期間に選択されなかつ
た第1ドライブ出力線のうち最下位の出力18
のみと第2ドライブ出力19,19,19
にドライブ信号を生じて結局マトリクス交点21
,21,2110を選択状態とし、対応する列
電極3,3,310を選択駆動し選択された行
電極2との交点部分を点灯表示させる。
Since the control pulse 22 is logic 1, G 5 ,
The outputs of G 6 and G 7 become logic 1, and the outputs of G 1 , G 2 , G 4
The output of G 8 , G 9 , G 11 becomes logic 1, the output of G 3 becomes logic 0, and the output of G 10 becomes logic 1, that is, the first decode 14 2
generates a signal. On the other hand, the second decode output 11 2
Since the outputs of G 21 , G 22 , and G 23 become logic 0, signals are generated at the outputs of G 25 , G 26 , and G 27 , that is, the second decode outputs 15 0 , 15 1 , and 15 2 . Also, at this time, the output of G24 becomes logic 1, so no signal is generated at the output 153 of G25 . In this way, the lowest output 18 2 of the first drive output lines not selected during the period τ 1
Chisel and 2nd drive output 19 0 , 19 1 , 19 2
A drive signal is generated at the matrix intersection point 21.
8 , 21 9 , and 21 10 are brought into a selected state, the corresponding column electrodes 3 8 , 3 9 , and 3 10 are selectively driven, and the intersections with the selected row electrodes 2 are illuminated and displayed.

さらに行電極選択スイツチ24によつて他の行
電極2を選択しτおよびτの各期間における
動作をくり返すことにより複数の入力を実質的に
同時に表示できる。
Further, by selecting another row electrode 2 using the row electrode selection switch 24 and repeating the operations in each period τ 1 and τ 2 , a plurality of inputs can be displayed substantially simultaneously.

以上で実施例の説明を終わるが、上述の実施例
においては入力が2進数の数値情報の場合につい
て説明したが、入力が10進数の数値情報の場合に
は、10進数の数値情報を通常のアナログ―デジタ
ル変換によつて2進数に変換し、これを第1分割
入力5、第2分割入力6に分配することにより入
力が2進数の数値情報の場合と同様となる。
This concludes the explanation of the embodiment. In the above embodiment, the case where the input is binary numeric information is explained, but when the input is decimal numeric information, the decimal numeric information is By converting into a binary number by analog-to-digital conversion and distributing this to the first divided input 5 and the second divided input 6, the input becomes similar to the case where the input is binary numerical information.

上述の実施例においては、表示素子として放電
表示板を用いているが、発光ダイオード、EL、
液晶などの他の表示素子を用いても同様の効果が
あることはいうまでもない。
In the above embodiment, a discharge display board is used as the display element, but light emitting diodes, EL,
It goes without saying that similar effects can be obtained by using other display elements such as liquid crystal.

以上のように本発明の表示方式によれば、入力
情報を2分割してバーグラフ表示するため、走査
方式などの他の多分割表示方式に比べて明るい表
示方式を得ることができ、さらにマトリクス構造
によるドライブ方式によりドライブ素子数を著し
く節約することが出来るという優れた特徴を有す
る。
As described above, according to the display method of the present invention, since the input information is divided into two and displayed as a bar graph, it is possible to obtain a brighter display method than other multi-divided display methods such as the scanning method. The structural drive method has an excellent feature of being able to significantly reduce the number of drive elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロツク図、第
2図は第1図における各ブロツクの構成を詳細に
示した図である。 なお図において、1は放電パネル、2は行電
極、3は列電極、4は入力、5は第1分割入力、
6は第2分割入力、7はアツプダウンカウンタ、
8は第1デコーダ、9は第2デコーダ、10は第
1デコード出力、11は第2デコード出力、12
は第1ゲート、13は第2ゲート、14は第1ゲ
ート出力、15は第2ゲート出力、16は第1ド
ライバ、17は第2ドライバ、18は第1ドライ
ブ出力、19は第2ドライブ出力、20はマトリ
クス部、21はマトリクス交点、22は制御パル
ス、23は放電用交流パルス、24は電極選択ス
イツチ、25は第1ダイオード、26は第2ダイ
オードをそれぞれ示す。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing the structure of each block in FIG. 1 in detail. In the figure, 1 is a discharge panel, 2 is a row electrode, 3 is a column electrode, 4 is an input, 5 is a first divided input,
6 is the second division input, 7 is the up/down counter,
8 is a first decoder, 9 is a second decoder, 10 is a first decode output, 11 is a second decode output, 12
is the first gate, 13 is the second gate, 14 is the first gate output, 15 is the second gate output, 16 is the first driver, 17 is the second driver, 18 is the first drive output, 19 is the second drive output , 20 is a matrix section, 21 is a matrix intersection, 22 is a control pulse, 23 is an AC pulse for discharge, 24 is an electrode selection switch, 25 is a first diode, and 26 is a second diode.

Claims (1)

【特許請求の範囲】[Claims] 1 互いに平行な複数の列電極と、互いに平行な
少なくとも1個の行電極を対向的にマトリクス状
に配列し、前記電極のうち選択された列電極と選
択された行電極のマトリクス交点を表示して入力
情報に応じた量をバーグラフ表示するバーグラフ
表示方式において、第1ドライバ出力線群と第2
ドライバ出力線群とのマトリクス交点から前記列
電極へドライバ用信号を供給するように構成され
たマトリクス回路と、前記選択された列電極数を
決める入力2進情数を上位桁と下位桁に2分割し
て第1分割入力と第2分割入力とを得る手段と、
第1の期間に前記第1分割入力の情報に基づいて
選択された前記第1ドライバ出力線と全ての前記
第2ドライバ出力線との交点から第1のドライバ
用信号を得る手段と、第2の期間に前記第2分割
入力の情報に基づいて選択された前記第2ドライ
バ出力線と前記第1分割入力により選択されなか
つた第1ドライバ出力線のうちの最下位の第1ド
ライバ出力線のみとの交点から第2のドライバ用
信号を得る手段と、前記第1の期間と第2の期間
とを交互に切りかえて前記入力情報に対応する数
の列電極に前記第1のドライバ用信号と第2のド
ライバ用信号とを相補的に分割供給して前記バー
グラフ表示を行なうことを特徴とするバーグラフ
表示方式。
1 A plurality of column electrodes parallel to each other and at least one row electrode parallel to each other are arranged oppositely in a matrix, and a matrix intersection of a selected column electrode and a selected row electrode among the electrodes is displayed. In a bar graph display method that displays a quantity according to input information as a bar graph, the first driver output line group and the second driver output line group
A matrix circuit configured to supply a driver signal from a matrix intersection with a group of driver output lines to the column electrodes, and an input binary number determining the number of selected column electrodes in upper and lower digits. means for dividing to obtain a first divided input and a second divided input;
means for obtaining a first driver signal from the intersections of the first driver output line selected based on the information of the first divided input and all the second driver output lines during a first period; Only the lowest first driver output line of the second driver output line selected based on the information of the second divided input and the first driver output line not selected by the first divided input during the period. means for obtaining a second driver signal from an intersection with the input information; and a means for obtaining a second driver signal from the intersection of the first and second driver signals, and a means for alternately switching the first period and the second period to apply the first driver signal to a number of column electrodes corresponding to the input information. A bar graph display method characterized in that the bar graph display is performed by dividing and supplying the second driver signal in a complementary manner.
JP50065549A 1975-05-31 1975-05-31 Position indicating method Granted JPS51141532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50065549A JPS51141532A (en) 1975-05-31 1975-05-31 Position indicating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50065549A JPS51141532A (en) 1975-05-31 1975-05-31 Position indicating method

Publications (2)

Publication Number Publication Date
JPS51141532A JPS51141532A (en) 1976-12-06
JPS6113238B2 true JPS6113238B2 (en) 1986-04-12

Family

ID=13290193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50065549A Granted JPS51141532A (en) 1975-05-31 1975-05-31 Position indicating method

Country Status (1)

Country Link
JP (1) JPS51141532A (en)

Also Published As

Publication number Publication date
JPS51141532A (en) 1976-12-06

Similar Documents

Publication Publication Date Title
JP2721686B2 (en) Display device and operation method thereof
US4006298A (en) Bistable matrix television display system
US4845481A (en) Continuously variable color display device
JPH07199861A (en) Emission luminous intensity adjusting device for dot matrix light emitting diode display unit
JPH11231835A (en) Display device
TW202242835A (en) Display driver
US4296357A (en) Plasma display system
US3815120A (en) Gas discharge display apparatus having time multiplex operated anode and cathode driver circuits
JPS6113238B2 (en)
JP2680144B2 (en) Display device, drive circuit, and gradation display method
JP3025315B2 (en) Color LED display device
JP2904198B2 (en) Display device
JPS6335035B2 (en)
JPS6350716B2 (en)
JPS5924891A (en) Discharge display panel driving system
CN1039947C (en) LED brilliance controlling method and circuits and image screen with the circuits
JPS6244277B2 (en)
JPS63103296A (en) Driving of display element
JPS6335034B2 (en)
JPH0648431B2 (en) EL panel drive
JPH02205890A (en) Method for driving display device
SU1083225A1 (en) Device for displaying information
JPS6114517B2 (en)
SU575666A1 (en) Information display device
JPS61200592A (en) Drive system for discharge display panel