JPS6113284B2 - - Google Patents
Info
- Publication number
- JPS6113284B2 JPS6113284B2 JP54075360A JP7536079A JPS6113284B2 JP S6113284 B2 JPS6113284 B2 JP S6113284B2 JP 54075360 A JP54075360 A JP 54075360A JP 7536079 A JP7536079 A JP 7536079A JP S6113284 B2 JPS6113284 B2 JP S6113284B2
- Authority
- JP
- Japan
- Prior art keywords
- detection signal
- output
- shot multivibrator
- supply path
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 60
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は例えば雑音低減回路の使用の有・無に
よつて異なる検出信号を磁気テープに録音し、該
検出信号を検出することによつて雑音低減回路の
使用の有・無を検出することが出来るようにした
テープレコーダーに関し、以下図面を参照して詳
細に説明する。Detailed Description of the Invention The present invention records different detection signals on a magnetic tape depending on whether or not a noise reduction circuit is used, and detects the detection signals to determine whether or not a noise reduction circuit is used. - A tape recorder capable of detecting nothing will be described in detail below with reference to the drawings.
第1図は本発明の一実施例、第2図は出力波形
図、第3図は磁気テープの説明図である。1及び
2は夫々左右のチヤンネルの入力端子、3及び4
は前置増幅回路、5及び6は雑音低減回路、7及
び8は録音用増幅回路、9及び10は録音用磁気
ヘツド、11及び12はモニター用増幅回路、1
3及び14は大出力を有する増幅器の入力端子に
接続される出力端子である。15及び16は夫々
第1第2のワンシヨツトマルチバイブレーターで
あり、該マルチバイブレーター15,16の入力
端子と接地間に接続されているノンロツク式の操
作スイツチ17の閉成により反転動作し所定時間
L(低い)レベルの信号を出力する。18は前記
第1ワンシヨツトマルチバイブレーター15が所
定時間反転動作した後、定常状態に反転復帰した
とき反転動作し、所定時間Lレベルの信号を出力
する第3ワンシヨツトマルチバイブレーターであ
り、該マルチバイブレーター18の入力端子と前
記第1ワンシヨツトマルチバイブレーター15の
出力端子との間にはコンデンサー19及び抵抗2
0よりなる微分回路及びインバーター21が接続
されている。22は前記第1ワンシヨツトマルチ
バイブレーター15及び第3ワンシヨツトマルチ
バイブレーター18の出力信号を入力とする
NAND回路、23は前記雑音低減回路5,6と録
音用増幅回路7,8との間に接続されているスイ
ツチ24,25を切換えるリレー26を駆動する
駆動用トランジスターであり、そのベースは前記
NAND回路22に接続されている。27及び28
は前記出力端子13,14に出力される信号を制
御するトランジスターであり、各々のベースは前
記NAND回路22に接続されている。29は第1
の検出信号を発生する第1発振回路であり、その
出力端子Aは抵抗30,31を介して第1検出信
号供給路32に、また抵抗33,34を介して第
2検出信号供給路35に接続されている。36は
前記第1検出信号の周波数とは異なる周波数の第
2の検出信号を発生する第2発振回路であり、そ
の出力端子Bは抵抗37,38を介して第1検出
信号供給回路32に、また抵抗39,40を介し
て第2検出信号供給路35に接続されている。前
記第1検出信号供給路32は前記リレー26の駆
動によつて切換えられるスイツチ24の接点24
aに接続され、第2検出信号供給路35は他方の
スイツチ25の接点25bに接続されている。4
1は第2ワンシヨツトマルチバイブレーター16
及び第3ワンシヨツトマルチバイブレーター18
の出力信号を入力とするNAND回路である。42
及び43は前記第1検出信号供給路32及び第2
検出信号供給路35と接地間に夫々コレクタ・エ
ミツタ路が接続されているミユーテイング用トラ
ンジスターであり、そのベースは前記NAND回路
41に接続されている。44は雑音低減回路5,
6の動作不動作を制御するスイツチ(図示せず)
に連動して切換えられるスイツチであり、一方の
端子44aは接地され、他方の端子44bは抵抗
45を介して電源に接続されている。46は磁気
テープの特性に合わせてイコライザー等を切換え
るスイツチ(図示せず)に連動して切換えられる
選択スイツチであり、一方の端子46aは接地さ
れ、他方の端子46bは抵抗47を介して電源に
接続されている。48は前記第1発振回路29か
らの第1検出信号供給路32への出力信号を制御
するべく抵抗30及び31の接続点Cと接地間に
コレクタ・エミツタ路が接続されている第1制御
トランジスターであり、そのベースは前記スイツ
チ44の端子44bに接続されている。49は前
記第1発振回路29からの第2検出信号供給路3
5への出力信号を制御するべく抵抗33及び34
の接地点Dと接地間コレクタ・エミツタ路が接続
されている第2制御トランジスターであり、その
ベースは前記選択スイツチ46の端子46bに接
続されている。50は前記第2発振回路36から
の第1検出信号供給路32への出力信号を制御す
るべく抵抗37及び38の接続点Eと接地間にコ
レクタ・エミツタ路が接続されている第3制御ト
ランジスターであり、そのベースはインバーター
51を介してスイツチ44の端子44bに接続さ
れている。52は前記第2発振回路36からの第
2検出信号供給路35への出力信号を制御するべ
く抵抗39及び40の接続点Fと接地間にコレク
タ・エミツタ路が接続されている第4制御トラン
ジスターであり、そのベースはインバーター53
を介して選択スイツチ46の端子46bに接続さ
れている。斯かる回路構成において、第1ワンシ
ヨツトマルチバイブレーター15の反転動作時間
は第2ワンシヨツトマルチバイブレーター16の
反転動作時間より長くなるように設定されてい
る。また操作スイツチ17に並列に接続されてい
るコンデンサー54は誤動作防止用である。 FIG. 1 is an embodiment of the present invention, FIG. 2 is an output waveform diagram, and FIG. 3 is an explanatory diagram of a magnetic tape. 1 and 2 are input terminals for left and right channels, 3 and 4 respectively.
1 is a preamplifier circuit, 5 and 6 are noise reduction circuits, 7 and 8 are recording amplifier circuits, 9 and 10 are recording magnetic heads, 11 and 12 are monitor amplifier circuits, 1
3 and 14 are output terminals connected to input terminals of an amplifier having a large output. Reference numerals 15 and 16 designate first and second one-shot multivibrators, which operate in reverse when a non-lock operation switch 17 connected between the input terminals of the multivibrators 15 and 16 and the ground is closed, and operate for a predetermined time L. Outputs a (low) level signal. Reference numeral 18 denotes a third one-shot multivibrator which operates inverted when the first one-shot multivibrator 15 returns to a steady state after performing an inverted operation for a predetermined time and outputs an L level signal for a predetermined time; A capacitor 19 and a resistor 2 are connected between the input terminal of the multivibrator 18 and the output terminal of the first one-shot multivibrator 15.
A differential circuit consisting of 0 and an inverter 21 are connected. 22 inputs the output signals of the first one-shot multivibrator 15 and the third one-shot multivibrator 18.
The NAND circuit 23 is a driving transistor that drives a relay 26 that switches switches 24 and 25 connected between the noise reduction circuits 5 and 6 and the recording amplifier circuits 7 and 8, and its base is the
It is connected to the NAND circuit 22. 27 and 28
are transistors that control signals output to the output terminals 13 and 14, and each base is connected to the NAND circuit 22. 29 is the first
The output terminal A is connected to a first detection signal supply path 32 via resistors 30 and 31, and to a second detection signal supply path 35 via resistors 33 and 34. It is connected. 36 is a second oscillation circuit that generates a second detection signal with a frequency different from the frequency of the first detection signal, and its output terminal B is connected to the first detection signal supply circuit 32 via resistors 37 and 38; It is also connected to the second detection signal supply path 35 via resistors 39 and 40. The first detection signal supply path 32 is connected to the contact 24 of the switch 24 which is switched by driving the relay 26.
a, and the second detection signal supply path 35 is connected to the contact 25b of the other switch 25. 4
1 is the second one-shot multivibrator 16
and third one-shot multivibrator 18
This is a NAND circuit that receives the output signal of 42
and 43 are the first detection signal supply path 32 and the second detection signal supply path 32;
This is a muting transistor whose collector and emitter paths are connected between the detection signal supply path 35 and the ground, respectively, and its base is connected to the NAND circuit 41. 44 is a noise reduction circuit 5,
6 (not shown)
One terminal 44a is grounded, and the other terminal 44b is connected to a power source via a resistor 45. 46 is a selection switch that is switched in conjunction with a switch (not shown) that switches an equalizer or the like according to the characteristics of the magnetic tape; one terminal 46a is grounded, and the other terminal 46b is connected to the power supply via a resistor 47; It is connected. 48 is a first control transistor whose collector-emitter path is connected between the connection point C of the resistors 30 and 31 and ground in order to control the output signal from the first oscillation circuit 29 to the first detection signal supply path 32; and its base is connected to the terminal 44b of the switch 44. 49 is a second detection signal supply path 3 from the first oscillation circuit 29
Resistors 33 and 34 to control the output signal to 5.
A second control transistor is connected between the ground point D and the ground collector-emitter path, and its base is connected to the terminal 46b of the selection switch 46. 50 is a third control transistor whose collector-emitter path is connected between the connection point E of the resistors 37 and 38 and ground in order to control the output signal from the second oscillation circuit 36 to the first detection signal supply path 32; The base thereof is connected to the terminal 44b of the switch 44 via the inverter 51. 52 is a fourth control transistor whose collector-emitter path is connected between the connection point F of the resistors 39 and 40 and ground in order to control the output signal from the second oscillation circuit 36 to the second detection signal supply path 35; and its base is the inverter 53
The terminal 46b of the selection switch 46 is connected to the terminal 46b of the selection switch 46 via the terminal 46b. In this circuit configuration, the inversion operation time of the first one-shot multivibrator 15 is set to be longer than the inversion operation time of the second one-shot multivibrator 16. Further, a capacitor 54 connected in parallel to the operation switch 17 is for preventing malfunction.
以上の如く本発明は構成されており、次に動作
について説明する。まず通常の録音動作について
説明すると左右のチヤンネルの入力端子1,2に
入力された録音信号は夫々前置増幅回路3,4、
雑音低減回路5,6、スイツチ24,25及び録
音用増幅回路7,8を通つて録音用磁気ヘツド
9,10に印加され磁気テープに録音される。ま
た録音信号はモニター用増幅回路11,12によ
つて増幅された後モニター信号として出力端子1
3,14に出力される。 The present invention is constructed as described above, and its operation will be explained next. First, to explain the normal recording operation, the recording signals input to the input terminals 1 and 2 of the left and right channels are sent to the preamplifier circuits 3 and 4, respectively.
The signal is applied to recording magnetic heads 9, 10 through noise reduction circuits 5, 6, switches 24, 25, and recording amplifier circuits 7, 8, and is recorded on a magnetic tape. In addition, the recording signal is amplified by monitor amplifier circuits 11 and 12, and then output as a monitor signal to the output terminal 1.
3 and 14.
このように通常の録音動作は行なわれるが、次
に本発明の要旨である検出信号録音動作について
説明する。図示した状態で第1ワンシヨツトマル
チバイブレーター15、第2ワンシヨツトマルチ
バイブレーター16及び第3ワンシヨツトマルチ
バイブレーター18は定常状態にあつてその出力
端子にはH(高い)レベルの信号が出力されてい
る。従つて第1ワンシヨツトマルチバイブレータ
ー15及び第3ワンシヨツトマルチバイブレータ
ー18の出力信号を入力とするNAND回路22の
出力はLレベルとなる。それ故、該NAND回路2
2の出力信号がベースに印加される駆動用トラン
ジスター23及びトランジスター27,28は非
導通状態にある。また同様に第2ワンシヨツトマ
ルチバイブレーター16及び第3ワンシヨツトマ
ルチバイブレーター18の出力信号を入力とする
NAND回路41の出力はLレベルにあり、該信号
がベースに印加されるミユーテイング用トランジ
スター42,43は共に非導通状態にある。斯か
る状態において、操作スイツチ17を閉成すると
第1ワンシヨツトマルチバイブレーター15、第
2ワンシヨツトマルチバイブレーター16及び第
3ワンシヨツトマルチバイブレーター18が反転
動作するが斯かる回路の反転動作の関係は第2図
のようになる。第2図a,b,cは夫々第1第2
及び第3ワンシヨツトマルチバイブレーター1
5,16,18の出力波形を示すものであり、
T0は操作スイツチ17を閉成した点である。T0
点で第1及び第2ワンシヨツトマルチバイブレー
ター15,16が反転動作し、その出力がHレベ
ルよりLレベルに反転する。そしてT1時間経過
すると第2ワンシヨツトマルチバイブレーター1
6のみが定常状態に反転しその出力がLレベルよ
りHレベルになる。またT2時間経過すると第1
ワンシヨツトマルチバイブレーター15が定常状
態に反転し、その出力がLレベルよりHレベルに
なり、それに伴なつて第3ワンシヨツトマルチバ
イブレーター18が反転転しその出力はT3まで
Lレベルとなる。操作スイツチ17を閉成すると
第1ワンシヨツトマルチバイブレーター15が反
転動作し、その出力がLレベルとなるためNAND
回路22の出力はHレベルとなり、T2点で第1
ワンシヨツトマルチバイブレーター15が定常状
態に反転復帰し、その出力はHレベルとなる。し
かしながら該第1ワンシヨツトマルチバイブレー
ター15が反転復帰すると第3ワンシヨツトマル
チバイブレーター18が反転しその出力がLレベ
ルとなるためNAND回路22の出力はHレベルと
なる。従つてNAND回路22の出力は操作スイツ
チ17を閉成したT0点より第3ワンシヨツトマ
ルチバイブレーター18が定常状態に反転する
T3点までの間Hレベルとなる。それ故その間駆
動用トランジスター23及びトランジスター2
7,28が導通状態となりスイツチ24,25を
図示した状態より反対側に切換えると共に出力端
子13,14に出力される信号を側路せしめる。
また第2ワンシヨツトマルチバイブレーター16
及び第3ワンシヨツトマルチバイブレーター18
の出力信号を入力するとNAND回路41の出力は
T0からT1及びT2からT3まではHレベルとなり、
T1からT2まではLレベルとなる。従つてT0から
T1及びT2からT3の間はミユーテイング用トラン
ジスター42,43が導通状態となつて第1検出
信号供給路32及び第2検出信号供給路35を流
れる信号を側路するため録音用増幅回路7,8の
入力信号は無くなり磁気テープTにはその間無信
号部P及びQが形成される。またT1からT2の間
はミユーテイング用トランジスター42,43は
非導通状態にあるため、第1検出信号供給路32
及び第2検出信号供給路35を流れる信号は側路
されることなく録音用増幅回路7,8に印加され
磁気テープに録音される。次に該第1検出信号供
給路32及び第2検出信号供給路35に流れる信
号について説明する。図示した状態ではスイツチ
44及び選択スイツチ46が共に開放されている
ため第1制御トランジスター48及び第2制御ト
ランジスター49が導通状態にあり、また第3制
御トランジスター50及び第4制御トランジスタ
ー52が非導通状態にある。従つてこの状態では
第1検出信号供給路32及び第2検出信号供給路
35を流れる信号は第2発振回路36からの第2
検出信号となり、該第2検出信号が録音用磁気ヘ
ツド9,10にて磁気テープに録音される。また
雑音低減回路5,6の動作不動作を制御するスイ
ツチを切換えるとスイツチ44が閉成され、第1
制御トランジスター48が非導通状態となり、第
3制御トランジスター50が導通状態となる。従
つてこの場合には第1検出信号供給路32には第
1発振回路29からの第1検出信号が流れ、第2
検出信号供給路35には第2発振回路36からの
第2検出信号が流れ録音用磁気ヘツド9,10に
て磁気テープに録音される。更に選択スイツチ4
6が閉成されると第2制御トランジスター49が
非導通状態となり、第4制御トランジスター52
が導通状態となるので第2検出信号供給路35に
は第1発振回路29からの第1検出信号が流れ録
音用磁気ヘツド10にて磁気テープに録音され
る。第3図は前述した動作によつて録音された磁
気テープの状態を示すものであり、操作スイツチ
17を閉成してテープレコーダーを検出信号録音
動作状態にするとT0からT1まで無信号部Pが形
成され、その後T1からT2まで第1検出信号又は
第2検出信号が録音され、更にその後T2からT3
まで無信号部Qが形成される。 Although the normal recording operation is performed in this way, the detection signal recording operation, which is the gist of the present invention, will be explained next. In the illustrated state, the first one-shot multivibrator 15, the second one-shot multivibrator 16, and the third one-shot multivibrator 18 are in a steady state, and an H (high) level signal is output to their output terminals. . Therefore, the output of the NAND circuit 22 which receives the output signals of the first one-shot multivibrator 15 and the third one-shot multivibrator 18 becomes L level. Therefore, the NAND circuit 2
The driving transistor 23 and the transistors 27 and 28, to which the output signal No. 2 is applied to the base, are in a non-conducting state. Similarly, the output signals of the second one-shot multivibrator 16 and the third one-shot multivibrator 18 are input.
The output of the NAND circuit 41 is at L level, and the muting transistors 42 and 43 to which this signal is applied to their bases are both non-conductive. In such a state, when the operation switch 17 is closed, the first one-shot multivibrator 15, the second one-shot multivibrator 16, and the third one-shot multivibrator 18 operate in reverse. It will look like Figure 2. Figure 2 a, b, and c are the first and second
and third one-shot multivibrator 1
5, 16, and 18 output waveforms,
T 0 is the point at which the operating switch 17 is closed. T 0
At this point, the first and second one-shot multivibrators 15 and 16 operate inverted, and their outputs are inverted from H level to L level. Then, after 1 hour, the second one-shot multivibrator 1
6 is inverted to a steady state, and its output becomes H level rather than L level. Also, after T 2 hours, the first
The one-shot multivibrator 15 is reversed to a steady state, and its output changes from the L level to the H level, and in conjunction with this, the third one-shot multivibrator 18 is reversed and its output remains at the L level until T3 . When the operation switch 17 is closed, the first one-shot multivibrator 15 operates in reverse, and its output becomes L level, so the NAND
The output of the circuit 22 becomes H level, and the first level is reached at the T2 point.
The one-shot multivibrator 15 reverses and returns to the steady state, and its output becomes H level. However, when the first one-shot multivibrator 15 returns to inversion, the third one-shot multivibrator 18 is inverted and its output goes to L level, so the output of NAND circuit 22 goes to H level. Therefore, the output of the NAND circuit 22 is at the T0 point when the operation switch 17 is closed, and the third one-shot multivibrator 18 is inverted to a steady state.
It will be at H level until T 3 points. Therefore, between the drive transistor 23 and the transistor 2
7 and 28 become conductive, switching the switches 24 and 25 to the opposite side from the illustrated state and bypassing the signals output to the output terminals 13 and 14.
In addition, the second one-shot multivibrator 16
and third one-shot multivibrator 18
When the output signal of is input, the output of the NAND circuit 41 is
From T 0 to T 1 and from T 2 to T 3 , the level is H.
The level is L from T 1 to T 2 . Therefore from T 0
Between T 1 and T 2 to T 3 , the muting transistors 42 and 43 are conductive to bypass the signal flowing through the first detection signal supply path 32 and the second detection signal supply path 35, so that the recording amplifier circuit The input signals 7 and 8 disappear, and no-signal areas P and Q are formed on the magnetic tape T during that time. Moreover, since the muting transistors 42 and 43 are in a non-conductive state between T 1 and T 2 , the first detection signal supply path 32
The signal flowing through the second detection signal supply path 35 is applied to the recording amplifier circuits 7 and 8 without being bypassed, and is recorded on the magnetic tape. Next, the signals flowing through the first detection signal supply path 32 and the second detection signal supply path 35 will be explained. In the illustrated state, both the switch 44 and the selection switch 46 are open, so the first control transistor 48 and the second control transistor 49 are in a conductive state, and the third control transistor 50 and the fourth control transistor 52 are in a non-conductive state. It is in. Therefore, in this state, the signal flowing through the first detection signal supply path 32 and the second detection signal supply path 35 is the second signal from the second oscillation circuit 36.
This second detection signal is recorded on a magnetic tape by recording magnetic heads 9 and 10. Furthermore, when the switch for controlling the operation and deactivation of the noise reduction circuits 5 and 6 is changed over, the switch 44 is closed and the first
The control transistor 48 becomes non-conductive, and the third control transistor 50 becomes conductive. Therefore, in this case, the first detection signal from the first oscillation circuit 29 flows through the first detection signal supply path 32, and the second detection signal flows through the first detection signal supply path 32.
A second detection signal from a second oscillation circuit 36 is supplied to the detection signal supply path 35 and is recorded on a magnetic tape by recording magnetic heads 9 and 10. Furthermore, select switch 4
6 is closed, the second control transistor 49 becomes non-conductive, and the fourth control transistor 52
becomes conductive, so the first detection signal from the first oscillation circuit 29 flows through the second detection signal supply path 35 and is recorded on the magnetic tape by the recording magnetic head 10. FIG. 3 shows the state of the magnetic tape recorded by the above-mentioned operation. When the operation switch 17 is closed and the tape recorder is put into the detection signal recording operation state, there is a no-signal section from T 0 to T 1 . P is formed, then the first detection signal or the second detection signal is recorded from T 1 to T 2 , and then from T 2 to T 3
A no-signal part Q is formed up to
以上説明したように、本発明は雑音低減回路等
の使用の有無に対応して異なる周波数の2つの検
出信号の中の何れか一方を磁気テープに録音する
ようにしたので、即ち再生動作時必ず検出信号が
検出されるので1つの検出信号の有・無を検出す
る技術が有している問題即ち音楽等の中にある無
信号部が検出されるという誤動作を招くことなく
検出動作を確実に行なうことが出来るという利点
を有している。また、本発明は、単に磁気テープ
に検出信号を録音するようにしただけでなく、該
検出信号の録音位置の前後に無信号部を形成する
ようにしたことを特徴とするものであり、このよ
うにしたので特別なトラツクに検出信号を録音し
なくても音楽等の信号と検出信号との区別を容易
に行なうことが出来、検出信号の検出動作をより
確実に行なうことが出来るという利点を有してい
る。 As explained above, in the present invention, one of two detection signals of different frequencies is recorded on a magnetic tape depending on whether or not a noise reduction circuit is used. Since the detection signal is detected, the detection operation can be performed reliably without causing the problem of detecting the presence/absence of a single detection signal, which is the problem of detecting non-signal parts in music etc. It has the advantage that it can be done. Furthermore, the present invention is characterized in that not only the detection signal is simply recorded on the magnetic tape, but also a no-signal area is formed before and after the recording position of the detection signal. This has the advantage that the detection signal can be easily distinguished from the music signal without recording the detection signal on a special track, and the detection operation of the detection signal can be performed more reliably. have.
第1図は本発明の一実施例、第2図は出力波形
図、第3図は磁気テープの説明図である。
主な図番の説明 3,4…前置増幅回路、5,
6…雑音低減回路、7,8…録音用増幅回路、
9,10…録音用磁気ヘツド、15…第1ワンシ
ヨツトマルチバイブレーター、16…第2ワンシ
ヨツトマルチバイブレーター、17…操作スイツ
チ、18…第3ワンシヨツトマルチバイブレータ
ー、23…駆動用トランジスター、29…第1発
振回路、32…第1検出信号供給路、35…第2
検出信号供給路、36…第2発振回路、42,4
3…ミユーテイング用トランジスター、48…第
1制御トランジスター、49…第2制御トランジ
スター、50…第3制御トランジスター、52…
第4制御トランジスター。
FIG. 1 is an embodiment of the present invention, FIG. 2 is an output waveform diagram, and FIG. 3 is an explanatory diagram of a magnetic tape. Explanation of main drawing numbers 3, 4...Preamplifier circuit, 5,
6... Noise reduction circuit, 7, 8... Recording amplifier circuit,
9, 10...Magnetic head for recording, 15...First one-shot multivibrator, 16...Second one-shot multivibrator, 17...Operation switch, 18...Third one-shot multivibrator, 23...Drive transistor, 29...No. 1 oscillation circuit, 32...first detection signal supply path, 35...second
Detection signal supply path, 36...Second oscillation circuit, 42, 4
3... Muting transistor, 48... First control transistor, 49... Second control transistor, 50... Third control transistor, 52...
Fourth control transistor.
Claims (1)
れぞれ発生する第1及び第2の発振回路と、検出
信号録音操作時切換えられる操作スイツチと、該
操作スイツチの切換により動作状態になると共に
所定時間テープレコーダーを検出信号録音動作状
態にする制御回路と、雑音低減回路等の動作切換
によつて異なる状態になると共に前記第1及び第
2発振回路からの検出信号の出力動作を制御する
検出信号制御回路とより成り、前記操作スイツチ
の切換による検出信号の録音動作時前記制御回路
及び検出信号制御回路の制御動作により前記第1
検出信号又は第2検出信号の中の何れか一方を選
択して磁気テープに録音すると共に該検出信号の
録音位置の前後に無信号部を形成するようにした
ことを特徴とするテープレコーダー。1. First and second oscillation circuits that generate first and second detection signals of different frequencies, respectively, an operation switch that is switched during the detection signal recording operation, and when the operation switch is switched, it becomes operational and remains in operation for a predetermined period of time. A control circuit that puts the tape recorder in a detection signal recording operation state, and a detection signal control that changes the state by switching the operation of a noise reduction circuit or the like and controls the output operation of the detection signal from the first and second oscillation circuits. When the detection signal is recorded by switching the operation switch, the control circuit and the detection signal control circuit control the first control circuit.
A tape recorder characterized in that either one of the detection signal or the second detection signal is selected and recorded on a magnetic tape, and a no-signal portion is formed before and after the recording position of the detection signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7536079A JPS5615A (en) | 1979-06-14 | 1979-06-14 | Tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7536079A JPS5615A (en) | 1979-06-14 | 1979-06-14 | Tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5615A JPS5615A (en) | 1981-01-06 |
| JPS6113284B2 true JPS6113284B2 (en) | 1986-04-12 |
Family
ID=13573969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7536079A Granted JPS5615A (en) | 1979-06-14 | 1979-06-14 | Tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5615A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57191854A (en) * | 1981-05-20 | 1982-11-25 | Matsushita Electric Ind Co Ltd | Magnetic recording and reproducing device |
| EP0186512B1 (en) * | 1984-12-28 | 1990-08-08 | Nippon Steel Corporation | Method for controlling solidification segregation of steel |
| FR2600935B1 (en) * | 1986-07-02 | 1988-09-02 | Vittel Eaux Min | WELDING AND CUTTING PLIERS FOR A SYNTHETIC FILM |
-
1979
- 1979-06-14 JP JP7536079A patent/JPS5615A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5615A (en) | 1981-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113284B2 (en) | ||
| JPS6113283B2 (en) | ||
| JPS6348088B2 (en) | ||
| JPS599446Y2 (en) | Muting control signal generation circuit | |
| JPS6112614Y2 (en) | ||
| JP2603647Y2 (en) | Recording / playback switching circuit | |
| JPH0441450Y2 (en) | ||
| JPH0326445B2 (en) | ||
| US3261004A (en) | Read-write amplifier circuit | |
| JPS6023784Y2 (en) | Tape recorder song interval detection circuit | |
| JPH0525046Y2 (en) | ||
| JPH0447362B2 (en) | ||
| KR950000356Y1 (en) | Audio dubing circuit | |
| JPS60187108A (en) | signal regenerator | |
| JPS6017045Y2 (en) | Tape recorder muting circuit | |
| JPH0422443Y2 (en) | ||
| KR890003027Y1 (en) | Output level and frequency characteristic control circuit | |
| JPH0344398B2 (en) | ||
| KR900010944Y1 (en) | Tape property compensation device for tape recorder | |
| JPH0531682Y2 (en) | ||
| KR900010750Y1 (en) | Switching control circuit for tape function selection of double deck cassette | |
| JPS624913Y2 (en) | ||
| JP2512955Y2 (en) | Video tape recorder | |
| JPS606896Y2 (en) | Recording/playback switching device | |
| JPH0535480Y2 (en) |