Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6113373B2 - - Google Patents
[go: Go Back, main page]

JPS6113373B2 - - Google Patents

Info

Publication number
JPS6113373B2
JPS6113373B2 JP51060373A JP6037376A JPS6113373B2 JP S6113373 B2 JPS6113373 B2 JP S6113373B2 JP 51060373 A JP51060373 A JP 51060373A JP 6037376 A JP6037376 A JP 6037376A JP S6113373 B2 JPS6113373 B2 JP S6113373B2
Authority
JP
Japan
Prior art keywords
wafer
wafers
heating
tray
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51060373A
Other languages
Japanese (ja)
Other versions
JPS52142972A (en
Inventor
Okimitsu Yasuda
Takahiro Torii
Kazuo Numajiri
Toshiharu Kai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP6037376A priority Critical patent/JPS52142972A/en
Publication of JPS52142972A publication Critical patent/JPS52142972A/en
Publication of JPS6113373B2 publication Critical patent/JPS6113373B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 この発明は半導体基板(ウエハー)を簡単かつ
確実に加熱処理するための半導体製造装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor manufacturing apparatus for simply and reliably heat treating a semiconductor substrate (wafer).

半導体装置の製造工程の多くは、光蝕刻プロセ
スが不可欠のものとして存在する。一般に光蝕刻
プロセスは、フオトレジストの塗布、第1ベ
ーキング、パターニングのための露光、現
像、第2ベーキング、エツチング、という流
れに従がう。現像前の第1ベーキングはフオトレ
ジスト中の溶剤を飛ばすとともにウエハーとの密
着を良くするために必要な乾燥工程であり、50℃
〜150℃の加熱で5分ないし1時間程度実施され
る。現像後の第2ベーキングは、選択的に剥離し
て残つたレジスト膜を焼付ける工程である。これ
ら第1、第2のベーキング工程は十分にレジスト
膜を乾燥させウエハーとの被着強度を高め、精度
のよいパターニングを行なうことを目的とするも
のであり、いずれも技術的には集積回路化が進み
微細なパターンを形成する今日の半導体装置の製
造工程にあつて極めてむずかしい作業である。
Many of the manufacturing processes of semiconductor devices require a photoetching process. In general, the photoetching process follows the steps of photoresist application, first baking, exposure for patterning, development, second baking, and etching. The first baking before development is a drying process necessary to evaporate the solvent in the photoresist and improve adhesion to the wafer.
Heating is carried out at ~150°C for about 5 minutes to 1 hour. The second baking after development is a process of selectively peeling off and baking the remaining resist film. The purpose of these first and second baking steps is to sufficiently dry the resist film, increase the adhesion strength to the wafer, and perform accurate patterning. This is an extremely difficult task in today's semiconductor device manufacturing process, where finer patterns are formed.

こうしたウエハーのベーキングの方法には、通
常次の三通りが実施されている。第1には、オー
ブン方式とよばれる方法であつて、密封された箱
の内側面に熱源を置き、内部雰囲気を昇温してこ
の箱に収納された半導体基板をベーキングするも
のである。この場合、半導体基板(ウエハー)は
複数枚ウエハートレイ等にセツトされ、このウエ
ハートレイを上記密封された箱(炉)に出し入れ
しているので、ウエハーの取扱いが簡単で作業能
率は高い。ところが、上記ウエハートレイはウエ
ハーを一列にセツトする構造となつているから、
トレイ端部のウエハーとトレイ中央部のウエハー
とでは熱履歴が異なつてくる。第1図はトレイ端
部の温度(図では×)とトレイ中央部の温度(図
では○・)との変化を横軸に時間(min)をとつて
表示したものである。ここに明らかな様に、炉に
挿入(0分)後は内側面の熱源によつてトレイ端
部の温度の方が急速に上昇し、炉から取出した後
(14分以降)はトレイ中央部の半導体ウエハーは
前後に並んだ他のウエハーからの熱も加わつて容
易に温度が降下しない。このように、ウエハーの
取扱いが最も簡便とされ多用されている上記オー
ブン方式によるベーキング方法では、加熱制御
(熱履歴)がウエハー毎に異なつてくるから、温
度の絶対値を確実に制御しても微細なパターニン
グを要する半導体装置の歩留りを向上しえないと
いう欠点があつた。第2のベーキング方法は、赤
外線輻射方式である。これは、ウエハーに対する
加熱が輻射熱によつてなされるために、ウエハー
自体の温度が正確には調整し難いという欠点を有
している。第3のベーキング方法としては、たと
えば板体内にヒータを内蔵した熱板を使用する方
式である。これは複数枚のウエハーを同時に一枚
の熱板上に配置し、直接にこの熱板からの熱を各
ウエハーに与えてベーキングするものである。こ
の方法は、熱板の表面温度を容易に管理できるこ
とから、精度良くウエハー自体の温度を制御して
ベーキングし得るが、ウエハーはウエハーキヤリ
アから取出され一枚ずつ分離して取扱われなくて
はならないために、半導体製造工程を自動化する
うえで障害となり、したがつて効率よくしかも製
品の歩留りを高めることは困難であつた。
The following three methods are generally used for baking such wafers. The first method is called the oven method, in which a heat source is placed on the inside surface of a sealed box, and the internal atmosphere is heated to bake the semiconductor substrates housed in the box. In this case, a plurality of semiconductor substrates (wafers) are set on a wafer tray or the like, and the wafer tray is taken in and out of the sealed box (furnace), so handling of the wafers is easy and work efficiency is high. However, since the above-mentioned wafer tray has a structure in which wafers are set in a line,
Thermal histories of wafers at the edges of the tray and wafers at the center of the tray differ. FIG. 1 shows the change in temperature at the end of the tray (× in the figure) and temperature at the center of the tray (○· in the figure) with time (min) plotted on the horizontal axis. As is clear from this, after being inserted into the furnace (0 minutes), the temperature at the edge of the tray rises rapidly due to the heat source on the inner surface, and after being removed from the furnace (after 14 minutes), the temperature at the center of the tray increases rapidly. The temperature of a semiconductor wafer does not drop easily because of the heat from other wafers arranged in front and behind it. In this way, in the above-mentioned oven baking method, which is the most convenient and widely used method for handling wafers, heating control (thermal history) differs from wafer to wafer, so even if the absolute value of temperature is controlled reliably, This method has the disadvantage that it cannot improve the yield of semiconductor devices that require fine patterning. The second baking method is an infrared radiation method. This has the disadvantage that it is difficult to accurately adjust the temperature of the wafer itself because the wafer is heated by radiant heat. A third baking method uses, for example, a hot plate with a built-in heater inside the plate. In this method, a plurality of wafers are placed on a single hot plate at the same time, and the heat from the hot plate is directly applied to each wafer for baking. This method allows baking by controlling the temperature of the wafer itself with high accuracy because the surface temperature of the hot plate can be easily controlled, but the wafers must be taken out from the wafer carrier and handled separately one by one. This has been an obstacle to automating the semiconductor manufacturing process, and it has been difficult to efficiently increase the yield of products.

この発明は上記事情に鑑みなされたもので、上
述した熱板方式のもつウエハー取扱い上の欠点を
除去し、精度よくかつ効率の良いベーキングをな
しうる半導体製造装置を提供することを目的とし
ている。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to eliminate the drawbacks of the above-mentioned hot plate method in handling wafers, and to provide a semiconductor manufacturing apparatus that can perform baking with high precision and efficiency.

以下、図面を参照してこの発明の実施例を順次
に説明する。第2図a〜cに示される第1の実施
例では、同図aのウエハートレイと同図b,cに
正面図、側面図を示す加熱用トレイは、いずれも
半導体基板の挿入排出用開口部が対応する位置
(間隔)に形成されていて、複数枚の半導体基板
が一括して移し換えられるようにしたことを特徴
とするものである。第2図aのウエハートレイ1
は複数枚の半導体基板(ウエハー)が互いに離間
して保持できるように複数の溝2,2…が形
成された箱体であつて、このウエハートレイ1は
前述した半導体装置の製造工程毎にウエハーを移
動させるためのものであり、かつ通気性を良好に
するようにウエハーの挿入用開口部3以外にも箱
体の残り5面すべてに窓が形成されている。この
ウエハートレイ1は、半導体製造工程にあつては
通常20〜30枚のウエハーを収納することによつて
これらを1単位にカセツト化せしめ、工程毎にロ
ツトを再編しつつ前述した光蝕刻過程などを通過
する。
Hereinafter, embodiments of the present invention will be sequentially described with reference to the drawings. In the first embodiment shown in FIGS. 2a to 2c, the wafer tray shown in FIG. 2a and the heating tray shown in front and side views in FIGS. The semiconductor substrates are formed at corresponding positions (intervals) so that a plurality of semiconductor substrates can be transferred at once. Wafer tray 1 in Figure 2 a
is a box in which a plurality of grooves 2 1 , 2 2 . . . are formed so that a plurality of semiconductor substrates (wafers) can be held at a distance from each other. In addition to the wafer insertion opening 3, windows are formed on all the remaining five sides of the box to allow the wafer to be moved between the boxes and to improve ventilation. In the semiconductor manufacturing process, this wafer tray 1 normally stores 20 to 30 wafers and converts them into cassettes into one unit.The wafer tray 1 is used for the photoetching process described above while reorganizing the lot for each process. pass through.

第2図b,cに示す加熱用トレイ4は、外囲器
が熱伝導率の高い材質であつて、その内部はたと
えばヒータを埋込んだ複数の熱板4,4…に
よつて区分されている。これら熱板4,4
の相互の間隔は、上記ウエハートレイ1で保持し
たウエハー(図示せず)と同等間隔で、各熱板4
,4…の一端がウエハー挿入排出用の開口部
,5…をなしている。
The heating tray 4 shown in FIGS. 2b and 2c has an envelope made of a material with high thermal conductivity, and the inside thereof is made up of a plurality of heating plates 4 1 , 4 2 . . . in which heaters are embedded, for example. Separated. These hot plates 4 1 , 4 2 ...
The distance between each hot plate 4 is the same as that of the wafers (not shown) held on the wafer tray 1.
1 , 42 ... form openings 51 , 52 ... for wafer insertion and ejection.

こうした加熱用トレイ4には、たとえば上記開
口部5,5…に対向する背面部6にもヒータ
機構が内蔵されていて、この加熱用トレイ4の全
体の温度を調整できるようになつている。なお7
は開口部5から挿入されたウエハーを示してい
る。
The heating tray 4 has a built-in heater mechanism also in the back surface 6 facing the openings 5 1 , 5 2 . . . , so that the overall temperature of the heating tray 4 can be adjusted. There is. Note 7
shows a wafer inserted through the opening 51 .

このようにキヤリアとして用いられるウエハー
トレイ1のウエハー保持間隔と等しく開口部5
,5…を形成した加熱用トレイ4には、キヤ
リアからすべてウエハーを一度に移し換えること
が可能であつて、従来の方法で一枚ずつウエハー
を熱板上に移し換えるのに較べると著しくその手
間が省ける。
In this way, the opening 5 is made equal to the wafer holding interval of the wafer tray 1 used as a carrier.
It is possible to transfer all the wafers from the carrier to the heating tray 4 formed with 1 , 5, 2 , etc. at once, compared to the conventional method of transferring wafers one by one onto the hot plate. It saves a lot of time and effort.

上記ウエハートレイ1から加熱用トレイ4に移
し換える時は、たとえば加熱用トレイ4の開口部
,5…にウエハートレイ1を接合させてか
らこの開口部5,5…が上方に向くように傾
斜させれば、ウエハー自重によつてウエハーは加
熱用トレイ4内に滑動し嵌入する。
When transferring the wafer tray 1 to the heating tray 4, for example, the wafer tray 1 is joined to the openings 5 1 , 5 2 . . . of the heating tray 4, and then the openings 5 1 , 5 2 . When the wafer is tilted to face the heating tray 4, the wafer slides and fits into the heating tray 4 due to its own weight.

また、加熱処理の終了後は、同様に加熱用トレ
イ4の開口部5,5…にウエハートレイ1を
接合して反対に傾斜させ、一括して全てのウエハ
ーをウエハートレイ1に移し換えることができ
る。なお、開口部5,5…は、使用するウエ
ハートレイ1に収納可能なウエハーの枚数と同数
あるいはそれ以上の個数であることが望ましい。
そして、開口部5,5…は、加熱用トレイ4
の一側面だけでなく対向する二側面に一対ずつ形
成されていれば、挿入用開口部、排出用開口部と
して区別して使用することができ、この場合これ
ら開口部を選択的に開閉するように蓋体(ストツ
パー)などを形成しておく。
After the heating process is completed, the wafer tray 1 is similarly bonded to the openings 5 1 , 5 2 . . . of the heating tray 4, tilted in the opposite direction, and all wafers are transferred to the wafer tray 1 at once. be able to. Note that it is desirable that the number of openings 5 1 , 5 2 . . . be equal to or greater than the number of wafers that can be stored in the wafer tray 1 used.
The openings 5 1 , 5 2 . . . are the heating trays 4
If a pair of openings are formed not only on one side but also on two opposing sides, they can be used separately as an insertion opening and an ejection opening, and in this case, these openings can be selectively opened and closed. Form the lid body (stopper) etc.

この実施例の構成によれば複数枚のウエハーを
簡単かつ確実に加熱処理することができ、作業能
率もまた向上しうる。加熱機構として使用する加
熱用トレイ4は、前述した熱板方式と同様にウエ
ハーを載置する熱板4,4…から直接に熱が
伝導されるようになつているから温度制御が確実
に行なえるばかりか、収納したすべてのウエハー
温度を等しく設定でき熱履歴の調節が容易であ
る。したがつて光蝕刻プロセスでのレジスト膜の
焼付け工程などが確実に実施でき、半導体装置の
製造歩留りを高めうる。
According to the configuration of this embodiment, a plurality of wafers can be heat-treated easily and reliably, and work efficiency can also be improved. The heating tray 4 used as a heating mechanism is configured so that heat is directly conducted from the heating plates 4 1 , 4 2 . . . on which the wafers are placed, similar to the above-mentioned hot plate method, so temperature control is ensured. Not only can the temperature of all stored wafers be set equally, but the thermal history can be easily adjusted. Therefore, the resist film baking process in the photoetching process can be carried out reliably, and the manufacturing yield of semiconductor devices can be increased.

第3図はこの発明の第2の実施例を示す斜視図
であり、加熱機構10へのウエハー11,11
…の挿入との排出とは順次に自動的に行なわれ
るように工夫されている。すなわち、上記加熱機
構10はヒータを内蔵した複数の熱板12,1
…を側板10,10でもつて等間隔にか
つ平行に保持してなり、またキヤリア13は、た
とえば回転軸14の上方一端に設けた板14
上に取りはずし自在に固定され、回転軸14
回転によつて上記加熱機構10の正面で上下動す
るようになつている。図示の如く、ウエハーキヤ
リア13においてウエハー11,11…は上
記熱板12,12…の間隔よりも近接して保
持されているため、上記回転軸14、板14
よりなるキヤリア13の移動制御機構は、キヤリ
ア13のウエハー保持部と熱板面とを順次に一致
させ、しかる後にたとえばウエハー11を上記
熱板12上に挿入する挿入板15を加熱機構1
0の正面に向けて移動させることによつてこのウ
エハー11が収納できる。また、上記加熱機構
10の背面の排出板16は、同様に上記移動制御
機構とともに上下動し、加熱処理の終了後に収納
されているウエハー11,11…を順次排出
してそれらをウエハーキヤリア13内に戻すよう
になつている。
FIG. 3 is a perspective view showing a second embodiment of the invention, in which the wafers 11 1 and 11 are connected to the heating mechanism 10.
2. It is devised so that the insertion and ejection of... are performed automatically in sequence. That is, the heating mechanism 10 includes a plurality of hot plates 12 1 , 1 each having a built-in heater.
2 2 . _ _
It is removably fixed on the top of the heating mechanism 10 and can be moved up and down in front of the heating mechanism 10 by rotation of the rotating shaft 141 . As shown in the figure, in the wafer carrier 13, the wafers 11 3 , 11 4 . . . are held closer than the spacing between the hot plates 12 1 , 12 2 .
The carrier 13 movement control mechanism sequentially aligns the wafer holding portion of the carrier 13 with the hot plate surface, and then moves the insertion plate 15, which inserts the wafer 113 onto the hot plate 123 , into the heating mechanism 1.
By moving the wafer 113 toward the front of the wafer 113, the wafer 113 can be stored. Further, the discharge plate 16 on the back side of the heating mechanism 10 similarly moves up and down together with the movement control mechanism, and sequentially discharges the stored wafers 11 1 , 11 2 . . . after the heating process is completed, and transfers them to the wafer carrier. It is designed to return to within 13.

この第2の実施例は、先の第1の実施例が全て
のウエハーを同時に加熱機構内に収納できかつ排
出できるのに対し、キヤリアにセツトしてあるウ
エハーを順次に収納しあるいは順次に排出するも
のであるから、確実に全てのウエハーの熱処理が
同等の熱履歴で実行されるためには、収納した順
序とは反対のウエハーから排出することが必要で
ある。この実施例の特徴は、前記した如く加熱処
理工程を自動化することによつて半導体装置の製
造プロセスを簡単化し、効率よく安価に半導体素
子を提供できることであり、また各熱板の間隔が
制約されないから、熱板の熱容量を十分大きくで
きウエハーの温度制御は一層確実に行なえる。
In contrast to the first embodiment, in which all the wafers can be stored in the heating mechanism and discharged at the same time, this second embodiment allows the wafers set in the carrier to be stored or discharged one after another. Therefore, in order to ensure that all wafers are heat-treated with the same thermal history, it is necessary to discharge the wafers in the opposite order to the order in which they were stored. The feature of this embodiment is that, as mentioned above, by automating the heat treatment process, the manufacturing process of semiconductor devices can be simplified, semiconductor elements can be provided efficiently and at low cost, and there is no restriction on the spacing between each hot plate. Therefore, the heat capacity of the hot plate can be sufficiently increased, and the temperature of the wafer can be controlled more reliably.

上記第1、第2の実施例において、加熱処理さ
れるウエハーの温度制御は、設定温度が80℃のと
きには同時処理される複数ウエハー間での温度分
布が±3℃以内であり、同一熱板上で処理される
ウエハーについての温度分布が±1℃以内であ
り、極めて正確である。また同じく上記各実施例
で設定温度が150℃の場合には、ウエハー間の温
度分布は±4℃以内、同一熱板による温度分布は
±1.3℃以内であつて、このことは従来の熱板方
式のもつ利点つまり温度管理の容易性を損なわず
に加熱処理が実行されることを示している。
In the first and second embodiments described above, the temperature control of the wafers to be heat-treated is such that when the set temperature is 80°C, the temperature distribution among multiple wafers that are processed simultaneously is within ±3°C, and the same heating plate is used. The temperature distribution for the wafers processed above is within ±1° C. and is extremely accurate. Similarly, in each of the above embodiments, when the set temperature is 150°C, the temperature distribution between wafers is within ±4°C, and the temperature distribution by the same hot plate is within ±1.3°C, which is different from that of the conventional hot plate. This shows that heat treatment can be performed without sacrificing the advantage of this method, that is, the ease of temperature control.

したがつて、ウエハーに塗布した感光剤の密着
性が良くなり、エツチング時での横方向への侵蝕
も0.5μ以下に押えることができる。さらには、
従来の赤外線照射方式では加熱処理によつてウエ
ハー表面の単位面積(cm2)当りのピンホール数が
0.5程度であつたが、温度設定が確実に行なわれ
るためにこの発明装置では0.05/cm2と約10分の1
以下にピンホールが減少する。こうして、この発
明によれば従来の熱板方式のもつ利点をことごと
く生かしたうえで加熱処理の能率を高めるととも
に半導体素子の製造歩留りの向上に寄与するよう
にした半導体製造装置を提供できる。
Therefore, the adhesion of the photosensitive agent applied to the wafer is improved, and lateral erosion during etching can be suppressed to 0.5 μ or less. Furthermore,
In the conventional infrared irradiation method, the number of pinholes per unit area (cm 2 ) of the wafer surface is reduced by heat treatment.
The temperature was about 0.5, but because the temperature setting is performed reliably, the device of this invention has a temperature of 0.05/ cm2 , which is about 1/10.
Pinholes are reduced below. Thus, according to the present invention, it is possible to provide a semiconductor manufacturing apparatus that takes advantage of all the advantages of the conventional hot plate method, increases the efficiency of heat treatment, and contributes to improving the manufacturing yield of semiconductor elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のオーブン方式によるウエハー温
度の変化を示す図、第2図a〜cはこの発明の半
導体製造装置の第1の実施例を示す図、第3図は
この発明の第2の実施例を示す図である。 1……ウエハートレイ(キヤリア)、4……加
熱用トレイ(加熱機構)、10……加熱機構、1
3……ウエハーキヤリア。
FIG. 1 is a diagram showing changes in wafer temperature using the conventional oven method, FIGS. 2 a to c are diagrams showing a first embodiment of the semiconductor manufacturing apparatus of the present invention, and FIG. It is a figure showing an example. 1... Wafer tray (carrier), 4... Heating tray (heating mechanism), 10... Heating mechanism, 1
3...Wafer carrier.

Claims (1)

【特許請求の範囲】 1 温度調節可能な複数枚の熱板を備え、これら
熱板間に半導体基板(ウエハー)の挿入排出口と
しての開口部を有する棚状の加熱機構と、この加
熱機構と別体に取扱い可能であり、複数枚のウエ
ハーを上記排出用の開口部に各対応した間隔に離
間して保持するウエハーキヤリアとを具備したこ
とを特徴とする半導体製造装置。 2 温度調節可能な複数枚の熱板を備え、これら
熱板間に半導体基板(ウエハー)の挿入排出口と
しての開口部を有する棚状の加熱機構と、この加
熱機構と別体に取扱い可能であり、複数枚のウエ
ハーを保持するウエハーキヤリアと、上記ウエハ
ーキヤリアを取付け上記開口部に沿つて移動せし
せる移動制御機構と、この移動制御機構によつて
上記ウエハーキヤリアのウエハー保持部が上記開
口部と対向したときに、ウエハーキヤリアと加熱
機構との間で順次ウエハーを挿入しあるいは排出
せしめる手段とを具備したことを特徴とする半導
体製造装置。
[Scope of Claims] 1. A shelf-shaped heating mechanism comprising a plurality of temperature-adjustable heating plates and having an opening as an insertion/ejection port for a semiconductor substrate (wafer) between the heating plates; A semiconductor manufacturing apparatus comprising a wafer carrier which can be handled separately and holds a plurality of wafers at intervals corresponding to the ejection openings. 2. A shelf-shaped heating mechanism that is equipped with a plurality of temperature-adjustable heating plates and has an opening for inserting and discharging semiconductor substrates (wafers) between these heating plates, and that can be handled separately from this heating mechanism. A wafer carrier that holds a plurality of wafers, a movement control mechanism that attaches the wafer carrier and moves it along the opening, and the movement control mechanism causes the wafer holding part of the wafer carrier to move along the opening. 1. A semiconductor manufacturing apparatus comprising means for sequentially inserting or ejecting wafers between a wafer carrier and a heating mechanism when the wafer carrier faces the heating mechanism.
JP6037376A 1976-05-25 1976-05-25 Semiconductor production device Granted JPS52142972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6037376A JPS52142972A (en) 1976-05-25 1976-05-25 Semiconductor production device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6037376A JPS52142972A (en) 1976-05-25 1976-05-25 Semiconductor production device

Publications (2)

Publication Number Publication Date
JPS52142972A JPS52142972A (en) 1977-11-29
JPS6113373B2 true JPS6113373B2 (en) 1986-04-12

Family

ID=13140255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6037376A Granted JPS52142972A (en) 1976-05-25 1976-05-25 Semiconductor production device

Country Status (1)

Country Link
JP (1) JPS52142972A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522125U (en) * 1978-07-31 1980-02-13
JPS58176936A (en) * 1982-04-09 1983-10-17 Fujitsu Ltd Substrate cooling method
JPS59175122A (en) * 1983-03-23 1984-10-03 Nec Corp Before-coating processing device for semiconductor wafer
JPS59211243A (en) * 1983-05-17 1984-11-30 Toshiba Corp Semiconductor substrate treating device
JPH0234822Y2 (en) * 1985-06-26 1990-09-19

Also Published As

Publication number Publication date
JPS52142972A (en) 1977-11-29

Similar Documents

Publication Publication Date Title
US4518848A (en) Apparatus for baking resist on semiconductor wafers
JP3246891B2 (en) Heat treatment equipment
KR100616293B1 (en) Substrate processing apparatus and substrate processing method
JP2000056474A (en) Substrate processing method
JPS6113373B2 (en)
JP3032999B2 (en) Processing equipment
KR20070061400A (en) Recording medium recording application, developing apparatus and application, developing method and computer readable program
JP3311984B2 (en) Heat treatment equipment
JP3504822B2 (en) Substrate processing apparatus and substrate processing exposure apparatus
JPH08321537A (en) Processing device and processing method
JP3266844B2 (en) Heat treatment equipment
KR102427045B1 (en) Method and apparatus for heat processing of substrate, substrate processing apparatus
GB2261322A (en) Forming electrodes on chip components
JPH11333355A (en) Film forming method and substrate processing apparatus
JP3695677B2 (en) Substrate processing method and apparatus
US4588379A (en) Configuration for temperature treatment of substrates, in particular semi-conductor crystal wafers
JP3246890B2 (en) Heat treatment equipment
JP3576826B2 (en) Heat treatment apparatus and heat treatment method
JPH0484410A (en) Coating and exposure equipment
JP2960181B2 (en) Processing equipment
JPH11329940A (en) Heat treatment equipment
EP0185366B1 (en) Method of forming resist pattern
JPH07135171A (en) Coating film processing method and processing apparatus
JPS6119131A (en) Resist processor
JP3668681B2 (en) Substrate processing apparatus and substrate processing method