JPS6113625B2 - - Google Patents
Info
- Publication number
- JPS6113625B2 JPS6113625B2 JP55181151A JP18115180A JPS6113625B2 JP S6113625 B2 JPS6113625 B2 JP S6113625B2 JP 55181151 A JP55181151 A JP 55181151A JP 18115180 A JP18115180 A JP 18115180A JP S6113625 B2 JPS6113625 B2 JP S6113625B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- child
- data
- parent
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
この発明は一台の親コンピユータと複数台の子
コンピユータとの間のデータ伝送を行うコンピユ
ータ間伝送方式に関する。
コンピユータとの間のデータ伝送を行うコンピユ
ータ間伝送方式に関する。
従来のこの種のコンピユータ間伝送方式は第１
図に示すようにリング上のデータハイウエイ１１
に親コンピユータ１２と、複数の子コンピユータ
１３，１４，１５とが接続され、親コンピユータ
１２と子コンピユータ１３，１４，１５との間の
データ伝送は共通のデータハイウエイ１１を通じ
て行われている。或いは第２図に示すように親コ
ンピユータ１２に対し子コンピユータ１３，１
４，１５は順次いもずる式に回線１６，１７，１
８を通じて接続され、その回線を通じてデータ伝
送が親コンピユータ１２及び子コンピユータ１
３，１４，１５間で行われている。
図に示すようにリング上のデータハイウエイ１１
に親コンピユータ１２と、複数の子コンピユータ
１３，１４，１５とが接続され、親コンピユータ
１２と子コンピユータ１３，１４，１５との間の
データ伝送は共通のデータハイウエイ１１を通じ
て行われている。或いは第２図に示すように親コ
ンピユータ１２に対し子コンピユータ１３，１
４，１５は順次いもずる式に回線１６，１７，１
８を通じて接続され、その回線を通じてデータ伝
送が親コンピユータ１２及び子コンピユータ１
３，１４，１５間で行われている。
これら第１図及び第２図にそれぞれ示した従来
の伝送方式においては、いずれも一連の伝送回線
上において同一時間では親コンピユータと１つの
子コンピユータとの間のデータの転送しか行われ
ない。従つてこれらコンピユータ間のデータ伝送
において充分な応答時間で行われるためにはデー
タ伝送を充分早くする必要があり、伝送回線１
１，１６，１７，１８を高速度のものにしなけれ
ばならない。親コンピユータと子コンピユータと
の間の距離が長くなるとその高速回線のコスト及
び回線とのインタフエイスのコストも高くなる欠
点があつた。このため多くの子コンピユータより
のデータを充分な速度で１つの親コンピユータに
集めるには全体としての価格が高くなる欠点があ
つた。
の伝送方式においては、いずれも一連の伝送回線
上において同一時間では親コンピユータと１つの
子コンピユータとの間のデータの転送しか行われ
ない。従つてこれらコンピユータ間のデータ伝送
において充分な応答時間で行われるためにはデー
タ伝送を充分早くする必要があり、伝送回線１
１，１６，１７，１８を高速度のものにしなけれ
ばならない。親コンピユータと子コンピユータと
の間の距離が長くなるとその高速回線のコスト及
び回線とのインタフエイスのコストも高くなる欠
点があつた。このため多くの子コンピユータより
のデータを充分な速度で１つの親コンピユータに
集めるには全体としての価格が高くなる欠点があ
つた。
この発明の目的は比較的安価に構成することが
でき、しかも高速度で親コンピユータと複数の子
コンピユータとの間のデータ転送を可能とするコ
ンピユータ間伝送方式を提供することにある。
でき、しかも高速度で親コンピユータと複数の子
コンピユータとの間のデータ転送を可能とするコ
ンピユータ間伝送方式を提供することにある。
この発明によれば親コンピユータと複数の子コ
ンピユータとの間に中継用コンピユータを設け、
その中継用コンピユータと親コンピユータとの間
は高速度回線で接続し、中継用コンピユータと各
子コンピユータとの間ではそれぞれ別個の低速度
回線で接続する。中継用コンピユータには各子コ
ンピユータに対応して、その子コンピユータのデ
ータ、特に最新のデータを記憶するバツフアを設
けておき、親コンピユータから子コンピユータに
対するデータ要求があれば、これに応じて中継用
コンピユータは対応する子コンピユータのバツフ
アよりデータを取出して親コンピユータに転送す
る。中継用コンピユータは子コンピユータに対す
るデータ要求が１回あれば、その後においてはそ
の子コンピユータに対する要求がなくても、対応
する子コンピユータからデータを取出してバツフ
アに記憶する。従つて親コンピユータは次にその
子コンピユータに対するデータ要求をすると、中
継用コンピユータはその子コンピユータに対する
バツフアを読み出して親コンピユータに対して転
送する。親コンピユータは１つの子コンピユータ
に対するデータ要求をした後に他の子コンピユー
タに対するデータ要求を直ちに行つて多くのデー
タを収集する。この間において中継用コンピユー
タは親コンピユータに対するデータ転送とは非同
期で各子コンピユータに対してはそれぞれ各別の
低速回線で通じて並列的にデータを収集してい
る。親コンピユータからデータの伝送要求が予め
決められた時間なければ中継用コンピユータはそ
の対応する子コンピユータに対するデータ要求を
停止する。このようにして全体として安価に構成
することができ、しかも多数の子コンピユータと
親コンピユータとの間のデータ伝送を全体として
高速度に行うことが可能となる。
ンピユータとの間に中継用コンピユータを設け、
その中継用コンピユータと親コンピユータとの間
は高速度回線で接続し、中継用コンピユータと各
子コンピユータとの間ではそれぞれ別個の低速度
回線で接続する。中継用コンピユータには各子コ
ンピユータに対応して、その子コンピユータのデ
ータ、特に最新のデータを記憶するバツフアを設
けておき、親コンピユータから子コンピユータに
対するデータ要求があれば、これに応じて中継用
コンピユータは対応する子コンピユータのバツフ
アよりデータを取出して親コンピユータに転送す
る。中継用コンピユータは子コンピユータに対す
るデータ要求が１回あれば、その後においてはそ
の子コンピユータに対する要求がなくても、対応
する子コンピユータからデータを取出してバツフ
アに記憶する。従つて親コンピユータは次にその
子コンピユータに対するデータ要求をすると、中
継用コンピユータはその子コンピユータに対する
バツフアを読み出して親コンピユータに対して転
送する。親コンピユータは１つの子コンピユータ
に対するデータ要求をした後に他の子コンピユー
タに対するデータ要求を直ちに行つて多くのデー
タを収集する。この間において中継用コンピユー
タは親コンピユータに対するデータ転送とは非同
期で各子コンピユータに対してはそれぞれ各別の
低速回線で通じて並列的にデータを収集してい
る。親コンピユータからデータの伝送要求が予め
決められた時間なければ中継用コンピユータはそ
の対応する子コンピユータに対するデータ要求を
停止する。このようにして全体として安価に構成
することができ、しかも多数の子コンピユータと
親コンピユータとの間のデータ伝送を全体として
高速度に行うことが可能となる。
例えば第３図に示すように親コンピユータ１２
と、これから離れて設けられた子コンピユータ１
３，１４，１５との間に中継用コンピユータ２１
が設けられる。中継用コンピユータ２１と親コン
ピユータ１２とは１つの高速度回線２２で接続さ
れ、子コンピユータ１３，１４，１５とはそれぞ
れ高速度回線２２よりは遅い低速度回線２３，２
４，２５により別々に接続される。中継用コンピ
ユータ２１には子コンピユータ１３，１４，１５
とそれぞれ対応してバツフア２６，２７，２８が
設けられ、また予め決められた時間の間要求がな
いことを検出するためのカウンタ３１，３２，３
３が設けられている。
と、これから離れて設けられた子コンピユータ１
３，１４，１５との間に中継用コンピユータ２１
が設けられる。中継用コンピユータ２１と親コン
ピユータ１２とは１つの高速度回線２２で接続さ
れ、子コンピユータ１３，１４，１５とはそれぞ
れ高速度回線２２よりは遅い低速度回線２３，２
４，２５により別々に接続される。中継用コンピ
ユータ２１には子コンピユータ１３，１４，１５
とそれぞれ対応してバツフア２６，２７，２８が
設けられ、また予め決められた時間の間要求がな
いことを検出するためのカウンタ３１，３２，３
３が設けられている。
この親コンピユータ１２、中継用コンピユータ
２１、子コンピユータ１３，１４，１５間のデー
タ伝送は次のように動作する。いま親コンピユー
タ１２より第４図に示すようにある時点t1に子コ
ンピユータ１３に対するデータ要求をだすと、中
継用コンピユータ２１はそれを受けて、対応する
子コンピユータ１３に対して親コンピユータによ
り指定された内容のデータαの要求を第４図に実
線で示すように出す。これを子コンピユータ１３
は受けてそのデータαを中継用コンピユータ２１
に送出し、中継用コンピユータ２１は、これを受
信した時点t3後に親コンピユータ１２に対してそ
のデータαを転送する。親コンピユータ１２はこ
れを時点t4に受信する。
２１、子コンピユータ１３，１４，１５間のデー
タ伝送は次のように動作する。いま親コンピユー
タ１２より第４図に示すようにある時点t1に子コ
ンピユータ１３に対するデータ要求をだすと、中
継用コンピユータ２１はそれを受けて、対応する
子コンピユータ１３に対して親コンピユータによ
り指定された内容のデータαの要求を第４図に実
線で示すように出す。これを子コンピユータ１３
は受けてそのデータαを中継用コンピユータ２１
に送出し、中継用コンピユータ２１は、これを受
信した時点t3後に親コンピユータ１２に対してそ
のデータαを転送する。親コンピユータ１２はこ
れを時点t4に受信する。
その後は中継用コンピユータ２１は親コンピユ
ータ１２より子コンピユータ１３のデータαに対
する要求がなくても子コンピユータ１３に対して
時点t3よりデータαの要求を自動的に出し、子コ
ンピユータ１３は時点t5より次のデータαを中継
用コンピユータ２１に送出し、中継用コンピユー
タ２１はそのデータを時点t6において対応するバ
ツフア２６に記憶する。その時点t3以後の子コン
ピユータ１３のデータαに対する中継用コンピユ
ータ２１からのデータ要求は親コンピユータ１２
とは非同期で行われる。
ータ１２より子コンピユータ１３のデータαに対
する要求がなくても子コンピユータ１３に対して
時点t3よりデータαの要求を自動的に出し、子コ
ンピユータ１３は時点t5より次のデータαを中継
用コンピユータ２１に送出し、中継用コンピユー
タ２１はそのデータを時点t6において対応するバ
ツフア２６に記憶する。その時点t3以後の子コン
ピユータ１３のデータαに対する中継用コンピユ
ータ２１からのデータ要求は親コンピユータ１２
とは非同期で行われる。
次に親コンピユータ１２により時点t7において
子コンピユータ１３のデータαの要求が中継用コ
ンピユータ２１に与えられると、その最新のデー
タがバツフア２６より読出され、これが時点t8に
親コンピユータ１２に送り返されてくる。中継用
コンピユータ２１は親コンピユータ１２から子コ
ンピユータ１３のデータαに対する要求を時点t9
に受けてより一定時間T1の間その子コンピユー
タ１３のデータαに対する要求が親コンピユータ
１２から与えられない場合は、その一定時間T1
が経過したことをカウンタ３１によつて検出す
る。即ち子コンピユータ１３のデータαに対する
要求が親コンピユータ１２によりあるごとにカウ
ンタ３１をリセツトし、新たに一定周期のクロツ
クの計数を開始し、カウンタ３１が時間T1と対
応する計数値に達するまでは親コンピユータ１２
より子コンピユータ１３のデータαに対する要求
がなくても時点t11で示すように中継用コンピユ
ータ２１から子コンピユータ１３に対しデータα
の要求を出す。しかし親コンピユータ１２からデ
ータαに対する最後の要求から時間T1の間が経
過すると、その時点t10から後はその子コンピユ
ータ１３のデータαに対する要求を中継用コンピ
ユータ２１から自動的に送出することを停止す
る。
子コンピユータ１３のデータαの要求が中継用コ
ンピユータ２１に与えられると、その最新のデー
タがバツフア２６より読出され、これが時点t8に
親コンピユータ１２に送り返されてくる。中継用
コンピユータ２１は親コンピユータ１２から子コ
ンピユータ１３のデータαに対する要求を時点t9
に受けてより一定時間T1の間その子コンピユー
タ１３のデータαに対する要求が親コンピユータ
１２から与えられない場合は、その一定時間T1
が経過したことをカウンタ３１によつて検出す
る。即ち子コンピユータ１３のデータαに対する
要求が親コンピユータ１２によりあるごとにカウ
ンタ３１をリセツトし、新たに一定周期のクロツ
クの計数を開始し、カウンタ３１が時間T1と対
応する計数値に達するまでは親コンピユータ１２
より子コンピユータ１３のデータαに対する要求
がなくても時点t11で示すように中継用コンピユ
ータ２１から子コンピユータ１３に対しデータα
の要求を出す。しかし親コンピユータ１２からデ
ータαに対する最後の要求から時間T1の間が経
過すると、その時点t10から後はその子コンピユ
ータ１３のデータαに対する要求を中継用コンピ
ユータ２１から自動的に送出することを停止す
る。
親コンピユータ１２においてはその中継用コン
ピユータ２１との間の伝送回線２２は高速度回線
で接続されているため、中継用コンピユータ２１
に対し、データ要求を出してバツフアメモリ２
６，２７，２８から読出す場合は極めて高速度で
短時間で行うことができ、従つて子コンピユータ
に対するデータ要求を出した後は、その子コンピ
ユータに対する一連のデータ（複数回の要求によ
り得られる）を得る途中で他のコンピユータに対
するデータ要求を出す。例えば第４図において時
点t1の後の時点t12に子コンピユータ１４に対する
データ要求を出し、中継用コンピユータ２１のバ
ツフア２７から子コンピユータ１４の最新データ
を受信すると、その後の時点t13に子コンピユー
タ１５に対するデータ要求を出す。中継用コンピ
ユータ２１のバツフア２８よりの子コンピユータ
１５の最新データを受信するとその時点t14に子
コンピユータ１３に対するデータ要求を出す。こ
のように子コンピユータ１３，１４，１５に対す
るデータ要求を順次高速度に出す。一方中継用コ
ンピユータ２１は子コンピユータ１３，１４，１
５に対するデータ要求があると先に述べたように
その後においては自動的にデータ要求を対応する
子コンピユータ１３，１４，１５に対して実線、
点線及び破線でそれぞれ示すように行なつて子コ
ンピユータよりのデータを収集してバツフア２
６，２７，２８にそれぞれ記憶してゆく。また親
コンピユータ１２により各子コンピユータに対す
る要求があるごとにカウンタ３１，３２，３３の
対応するものをリセツトし、新たな計数を開始す
るようにしている。親コンピユータ１２から中継
用コンピユータ２１に対しての各子コンピユータ
に対するデータ要求を順次送出している間に、各
子コンピユータのデータを中継用コンピユータ２
１で並列的に取込んでおり、その取込みは親コン
ピユータ１２が同一の子コンピユータに対して次
にデータ要求をするまでの間に行えばよい。従つ
て親コンピユータ１２は速い速度で全子コンピユ
ータのデータを取込むことが可能である。しかも
親コンピユータ１２と中継用コンピユータ２１と
の間のみを高速度回線で接続すればよく、中継用
コンピユータ２１と子コンピユータ１３，１４，
１５との間の接続回線は低速度のものでよく、安
価に構成することができる。又親コンピユータか
らのデータ要求が一定時間継続しないで止絶える
と中継用コンピユータ２１はその対応する子コン
ピユータに対するデータ要求を停止しているた
め、親コンピユータが要求する対応する子コンピ
ユータのデータの種類が変化した場合にその子コ
ンピユータと中継用コンピユータとの間の低速度
回線における伝送負荷が不要の伝送のために高く
なることを防ぐことができる。親コンピユータよ
り中継用コンピユータに対する要求は一定周期で
行つてもよく、一定周期でなくてもよく、またこ
の例に示すように親コンピユータから全ての子コ
ンピユータに対するデータ要求を一回に行つてい
る間に一つの子コンピユータに対するデータをそ
れぞれ一回だけ中継用コンピユータに収集した
が、必ずしもそのようにしなくてもよい。つまり
中継用コンピユータより子コンピユータに対する
要求がこれより第４図の場合よりも速く行うよう
にしてもよい。
ピユータ２１との間の伝送回線２２は高速度回線
で接続されているため、中継用コンピユータ２１
に対し、データ要求を出してバツフアメモリ２
６，２７，２８から読出す場合は極めて高速度で
短時間で行うことができ、従つて子コンピユータ
に対するデータ要求を出した後は、その子コンピ
ユータに対する一連のデータ（複数回の要求によ
り得られる）を得る途中で他のコンピユータに対
するデータ要求を出す。例えば第４図において時
点t1の後の時点t12に子コンピユータ１４に対する
データ要求を出し、中継用コンピユータ２１のバ
ツフア２７から子コンピユータ１４の最新データ
を受信すると、その後の時点t13に子コンピユー
タ１５に対するデータ要求を出す。中継用コンピ
ユータ２１のバツフア２８よりの子コンピユータ
１５の最新データを受信するとその時点t14に子
コンピユータ１３に対するデータ要求を出す。こ
のように子コンピユータ１３，１４，１５に対す
るデータ要求を順次高速度に出す。一方中継用コ
ンピユータ２１は子コンピユータ１３，１４，１
５に対するデータ要求があると先に述べたように
その後においては自動的にデータ要求を対応する
子コンピユータ１３，１４，１５に対して実線、
点線及び破線でそれぞれ示すように行なつて子コ
ンピユータよりのデータを収集してバツフア２
６，２７，２８にそれぞれ記憶してゆく。また親
コンピユータ１２により各子コンピユータに対す
る要求があるごとにカウンタ３１，３２，３３の
対応するものをリセツトし、新たな計数を開始す
るようにしている。親コンピユータ１２から中継
用コンピユータ２１に対しての各子コンピユータ
に対するデータ要求を順次送出している間に、各
子コンピユータのデータを中継用コンピユータ２
１で並列的に取込んでおり、その取込みは親コン
ピユータ１２が同一の子コンピユータに対して次
にデータ要求をするまでの間に行えばよい。従つ
て親コンピユータ１２は速い速度で全子コンピユ
ータのデータを取込むことが可能である。しかも
親コンピユータ１２と中継用コンピユータ２１と
の間のみを高速度回線で接続すればよく、中継用
コンピユータ２１と子コンピユータ１３，１４，
１５との間の接続回線は低速度のものでよく、安
価に構成することができる。又親コンピユータか
らのデータ要求が一定時間継続しないで止絶える
と中継用コンピユータ２１はその対応する子コン
ピユータに対するデータ要求を停止しているた
め、親コンピユータが要求する対応する子コンピ
ユータのデータの種類が変化した場合にその子コ
ンピユータと中継用コンピユータとの間の低速度
回線における伝送負荷が不要の伝送のために高く
なることを防ぐことができる。親コンピユータよ
り中継用コンピユータに対する要求は一定周期で
行つてもよく、一定周期でなくてもよく、またこ
の例に示すように親コンピユータから全ての子コ
ンピユータに対するデータ要求を一回に行つてい
る間に一つの子コンピユータに対するデータをそ
れぞれ一回だけ中継用コンピユータに収集した
が、必ずしもそのようにしなくてもよい。つまり
中継用コンピユータより子コンピユータに対する
要求がこれより第４図の場合よりも速く行うよう
にしてもよい。
また親コンピユータより子コンピユータに対す
る要求が停止された場合においてその対応する子
コンピユータに対する中継用コンピユータよりの
データ要求の停止をするための一定時間T1は自
由に選ぶことができる。中継用コンピユータと子
コンピユータとの低速度回線による接続はその一
つの低速回線に１個の子コンピユータのみなら
ず、第２図について説明したように複数個をいも
ずる式に接続してもよい。いずれにしても中継用
コンピユータには複数の低速度回線が接続されて
並列に処理することができるようにされる。
る要求が停止された場合においてその対応する子
コンピユータに対する中継用コンピユータよりの
データ要求の停止をするための一定時間T1は自
由に選ぶことができる。中継用コンピユータと子
コンピユータとの低速度回線による接続はその一
つの低速回線に１個の子コンピユータのみなら
ず、第２図について説明したように複数個をいも
ずる式に接続してもよい。いずれにしても中継用
コンピユータには複数の低速度回線が接続されて
並列に処理することができるようにされる。
以上述べたようにこの発明によるコンピユータ
間伝送方式によれば、一台の中継用コンピユータ
を使用することによつて、子コンピユータに対す
るデータ要求が１回あれば、中継用コンピユータ
からその子コンピユータに対するデータ要求を自
動的に出すようにし、即ち親コンピユータとは独
立してデータ要求を行なうようにすることによつ
て、中継用コンピユータは複数の子コンピユータ
からのデータを並列的に取り込んで最新データを
バツフアに保持させることができる。この場合そ
の中継用コンピユータと子コンピユータとの間の
伝送回線は低速度のものでよく、安価に構成する
ことができ、親コンピユータと中継用コンピユー
タとの間は高速度回線を一回線だけ設ければよ
い。また親コンピユータより中継用コンピユータ
に対するデータ要求が一定期間なくなると、その
子コンピユータに対するデータの取込み要求を自
動的に停止することによつて親コンピユータから
子コンピユータに対する各その要求データの種類
の変更などに対応して子コンピユータと中継用コ
ンピユータとの間の伝送負荷が高くなるのを防止
することができる。
間伝送方式によれば、一台の中継用コンピユータ
を使用することによつて、子コンピユータに対す
るデータ要求が１回あれば、中継用コンピユータ
からその子コンピユータに対するデータ要求を自
動的に出すようにし、即ち親コンピユータとは独
立してデータ要求を行なうようにすることによつ
て、中継用コンピユータは複数の子コンピユータ
からのデータを並列的に取り込んで最新データを
バツフアに保持させることができる。この場合そ
の中継用コンピユータと子コンピユータとの間の
伝送回線は低速度のものでよく、安価に構成する
ことができ、親コンピユータと中継用コンピユー
タとの間は高速度回線を一回線だけ設ければよ
い。また親コンピユータより中継用コンピユータ
に対するデータ要求が一定期間なくなると、その
子コンピユータに対するデータの取込み要求を自
動的に停止することによつて親コンピユータから
子コンピユータに対する各その要求データの種類
の変更などに対応して子コンピユータと中継用コ
ンピユータとの間の伝送負荷が高くなるのを防止
することができる。
第１図は従来のコンピユータ間伝送方式を示す
ブロツク図、第２図は従来のコンピユータ間伝送
方式の他の例を示すブロツク図、第３図はこの発
明によるコンピユータ間伝送方式の一例を示すブ
ロツク図、第４図はその動作の説明するためのデ
ータ伝送の流れを示す図である。 １２…親コンピユータ、１３，１４，１５…子
コンピユータ、２１…中継用コンピユータ、２２
…高速度回線、２３，２４，２５…低速度回線、
２６，２７，２８…バツフア、３１，３２，３３
…時間計数用カウンタ。
ブロツク図、第２図は従来のコンピユータ間伝送
方式の他の例を示すブロツク図、第３図はこの発
明によるコンピユータ間伝送方式の一例を示すブ
ロツク図、第４図はその動作の説明するためのデ
ータ伝送の流れを示す図である。 １２…親コンピユータ、１３，１４，１５…子
コンピユータ、２１…中継用コンピユータ、２２
…高速度回線、２３，２４，２５…低速度回線、
２６，２７，２８…バツフア、３１，３２，３３
…時間計数用カウンタ。
Claims (1)
- 【特許請求の範囲】 １ １台の親コンピユータと複数台の子コンピユ
ータとの間のデータ伝送を行うコンピユータ間伝
送方式において、親コンピユータと複数の子コン
ピユータとの間に中継用コンピユータが設けられ
その中継用コンピユータと親コンピユータとの間
は高速度回線で接続され、 上記中継用コンピユータと上記各子コンピユー
タとの間は上記高速度回線よりも伝送速度が遅い
低速度回線でそれぞれ接続され、 上記中継用コンピユータには上記各子局と対応
したバツフアと、上記子コンピユータごとに設け
られ、上記親コンピユータからの子コンピユータ
に対するデータ要求ごとにその子コンピユータと
対応するものが時間経過の計数を新たに開始する
計数手段と、 上記親コンピユータより指定された子コンピユ
ータに対するデータ要求に応じてその子コンピユ
ータよりのデータを取出して親コンピユータに転
送し、 親コンピユータより一度データ要求があるとそ
の後は親コンピユータから急がない場合でも対応
する子コンピユータに対し、少くとも一回はデー
タ要求を対応する子コンピユータに自動的に出し
てそのデータを取出して上記バツフアの対応する
ものに記憶し、 その状態でその対応する子コンピユータに対す
るデータ要求が上記親コンピユータから到来する
と、バツフアの対応するデータを読出し親コンピ
ユータに転送し、 上記計数手段が予め決められた時間経過を計数
すると、対応するその子コンピユータに対するデ
ータ要求の自動送出を停止し、 上記親コンピユータは上記１つの子コンピユー
タに対し、必要とする一連のデータのための複数
回のデータ要求の間に他の子コンピユータに対す
るデータ要求を行うコンピユータ間伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55181151A JPS57103540A (en) | 1980-12-19 | 1980-12-19 | Intercomputer transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55181151A JPS57103540A (en) | 1980-12-19 | 1980-12-19 | Intercomputer transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57103540A JPS57103540A (en) | 1982-06-28 |
| JPS6113625B2 true JPS6113625B2 (ja) | 1986-04-14 |
Family
ID=16095769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55181151A Granted JPS57103540A (en) | 1980-12-19 | 1980-12-19 | Intercomputer transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57103540A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2556841B2 (ja) * | 1986-08-15 | 1996-11-27 | 富士通株式会社 | ファイルアクセス装置及びそのファイルにアクセスする方法 |
-
1980
- 1980-12-19 JP JP55181151A patent/JPS57103540A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57103540A (en) | 1982-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245307A (en) | Controller for data processing system | |
| KR950006565B1 (ko) | 통신제어장치 | |
| GB2108298A (en) | Data processing system | |
| JPS5847050B2 (ja) | 入出力割込みシステム | |
| US6256699B1 (en) | Reliable interrupt reception over buffered bus | |
| JPH0210447B2 (ja) | ||
| JPS6113625B2 (ja) | ||
| JPH0670076A (ja) | ファクシミリ蓄積交換システム | |
| JPH05101015A (ja) | シミユレーシヨン装置及びシミユレーシヨン方法 | |
| EP0378422A2 (en) | Look ahead bus transfer request | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JP2552015B2 (ja) | データ転送装置 | |
| SU1728867A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
| JP3058972B2 (ja) | Ｃｐｕ間通信データ履歴の蓄積方式 | |
| JPS61190669A (ja) | テレメ−タリング装置 | |
| JP3060660B2 (ja) | 端末装置の送信制御方式 | |
| GB1600756A (en) | Communications processor | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH0628357B2 (ja) | デ−タ同報方法 | |
| JPH0235500B2 (ja) | ||
| RU1810890C (ru) | Устройство дл передачи информации между процессорами в многопроцессорной вычислительной системе | |
| SU1285485A1 (ru) | Устройство дл сопр жени электронных вычислительных машин | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPS59186448A (ja) | 計算機網における状態情報管理制御方式 | |
| JPS58112170A (ja) | デ−タ集収方式 |