JPS6115466B2 - - Google Patents
Info
- Publication number
- JPS6115466B2 JPS6115466B2 JP53103258A JP10325878A JPS6115466B2 JP S6115466 B2 JPS6115466 B2 JP S6115466B2 JP 53103258 A JP53103258 A JP 53103258A JP 10325878 A JP10325878 A JP 10325878A JP S6115466 B2 JPS6115466 B2 JP S6115466B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- register
- code
- program
- modifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003607 modifier Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
本発明はプログラム付小型電子式計算機におけ
る修飾キー入力表示方式に関する。
プログラム付小型電子式計算機においては、1
機能1ステツプのプログラムデータ記憶方式の機
種が開発されている。すなわち、例えばキー操作
が
The present invention relates to a modifier key input display method in a small electronic calculator with a program. For small electronic calculators with programs, 1
A model with a one-step program data storage system has been developed. That is, for example, if a key operation
【式】と2操作であるが、
実際はsin-1の一機能を果たすような場合で、こ
れを1ステツプとみなして処理するものである。
ところで、このような修飾キー“arc”等はプロ
グラム書込み時においては[Formula] and two operations are actually used to perform one function of sin -1 , and this is treated as one step.
By the way, such modifier keys such as "arc" are not used when writing programs.
【式】【formula】
【式】と操作して対応する記号や数字が初
めて表示されるのが一般的である。
しかしながら、このような表示方式では修飾キ
ーが実際入力したかどうかが判別しにくく、操作
上のミスが多くなり、また、修飾キーのミスオペ
レーシヨンを行つた場合、正しいデータを当該ス
テツプにキー入力するには、誤つたデータが表示
された時点で既に書込まれてしまつているため、
プログラムカウンターを1ステツプ前に戻して正
しいデータを改めて最初から書込まねばならず、
操作が繁雑なものとなる等の欠点があつた。
本発明は上記の点に鑑みてなされたもので、プ
ログラムデータ入力時に修飾キーに対しても操作
された時点でそれを表示し、更に当該ステツプを
全てキー入力した際には、プログラムデータが内
部メモリにロードされたことをも表示し得る修飾
キー入力表示方式を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第1図はプログラム付小型電子式計算機の外
観図を示すもので、ケース1の上面にキーボード
2、データ表示窓3、電源スイツチ4、モード指
定スイツチ5が設けられている。そして、上記キ
ーボード2には、テンキーと共に各種フアンクシ
ヨンキーが配列されており、各キーの上面に機能
を示す記号が書かれていると共に、各キーの下側
に位置する基板部位にキーコードが書かれてい
る。例えばIt is common for the corresponding symbols and numbers to be displayed for the first time by operating [Formula]. However, with this display method, it is difficult to determine whether or not a modifier key has actually been input, leading to more operational errors.Furthermore, if a modifier key is misoperated, correct data cannot be entered at the relevant step. To do this, the incorrect data has already been written when it is displayed, so
The program counter must be moved back one step and the correct data must be written from the beginning.
There were drawbacks such as complicated operations. The present invention has been made in view of the above points, and when inputting program data, it is displayed when a modifier key is operated, and furthermore, when all the relevant steps are inputted by keys, the program data is displayed internally. It is an object of the present invention to provide a modifier key input display method that can also display that it has been loaded into memory. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an external view of a small electronic calculator with a program, in which a keyboard 2, a data display window 3, a power switch 4, and a mode designation switch 5 are provided on the top surface of a case 1. On the keyboard 2, various function keys are arranged along with a numeric keypad, and a symbol indicating the function is written on the top of each key, and a key code is written on the board located below each key. has been written. for example
【式】キーに対しては「99」、[Expression] "99" for the key,
【式】キーに対しては「95」、[Expression] "95" for the key,
【式】キーに対しては「82」等のコードが
書かれている。
次に第2図により回路構成について説明する。
第2図において11は上記キーボード2を備えた
キー入力部で、このキー入力部2からのキー入力
データはキーコード発生部12へ送られる。ま
た、キー入力部11からキー操作時に出力される
キー有信号は制御部13へ送られる。さらに、キ
ー入力部11から修飾キー操作時に出力される修
飾キー信号は、前回及び今回の操作キー内容を記
憶するキーデータ保持回路14へ送られる。この
キーデータ保持回路14は、第1、第2ラツチ回
路15,16、アンド回路17,18からなり、
第1ラツチ回路15にキー入力部11からの修飾
キー信号が入力される。この第1ラツチ回路15
は制御部13からのタイミング信号aに同期して
入力データを記憶保持するもので、その出力はア
ンド回路17へ入力される。また、第2ラツチ回
路16は、制御部13から与えられる前回操作キ
ーが修飾キーであるか否かの信号をタイミング信
号dに同期して記憶保持するもので、その出力は
アンド回路18へ入力される。アンド回路17は
制御部13からのタイミング信号cによつて、ま
たアンド回路18はタイミング信号bによつてゲ
ートが開かれるもので、その出力は制御部13へ
送られる。上記キーコード発生部12はキー入力
部11からのキー入力データに従つてキーコード
を発生するもので、その出力コードは、RAM
(ランダムアクセスメモリ)19へ送られる。こ
のRAM19は例えばXレジスタ19―1、Yレ
ジスタ19―2等の各種演算レジスタにより構成
されるもので、制御部13によつてレジスタの選
択及び読出し、書込み等の指定が行われる。
RAM19に記憶されたデータは演算回路
(ALU)20へ送られて演算され、その演算結果
が再びRAM19に書込まれる。演算回路20は
制御部13からの指令に従つて動作内容が制御さ
れる。また、RAM19内のXレジスタ16―1
は表示レジスタを兼ねるもので、その記憶内容は
表示駆動回路21へ送られ、表示部22において
表示される。さらに、RAM19の記憶データ
は、コード変換部23を介して1バイトコードに
変換され、外部RAM24へ送られる。この外部
RAM24はプログラムを記憶するためのもの
で、その出力データは逆コード変換部25を介し
て1バイトコードからキー入力されたもとのプロ
グラムデータに逆変換されRAM19へ送られ
る。上記外部RAM24はプログラムカウンタ2
6によつてアドレスが指定される。このプログラ
ムカウンタ26の内容は+1回路27によつて順
次カウントアツプされる。+1回路27は制御部
13からの+1信号によつてプログラムカウンタ
26の内容を+1し、最終アドレスまで進めると
次の+1によつてキヤリー信号を発生し、制御部
13へ入力する。また、外部RAM24は制御部
13からの読出し/書込み信号によつて読出しと
読込みのモードが指定される。
第3図はRAM19内のXレジスタ19―1及
びYレジスタ19―2のデータ記憶状態を示した
ものである。Xレジスタ19―1及びYレジスタ
19―2は共に14桁構成で、プログラムデータ入
力時に於ては、Xレジスタ19―1には0桁に小
数点データXp、1〜3桁に外部RAM24に対応
するプログラムステツプ、4〜13桁にプログラム
内容が書込まれる。また、Yレジスタ19―2は
0桁にモードフラグ、4,5桁に操作キーコード
が書込まれる。
次に上記のように構成された本発明の動作を第
4図のフローチヤートに従つて説明する。プログ
ラムの書込みに際してモード指定スイツチ5を書
込みモード(WRITE)に切換えると、第5図a
に示すようにYレジスタ19―2の0桁に書込み
モードを示す「1」が書込まれる。そして、最初
の状態ではプログラムカウンタ26の内容は
「000」となつている。従つて第5図aに示すよう
にXレジスタ19―1の1〜3桁目の内容は
「000」であり、その時のプログラムステツプに対
する表示も「000」となつている。この状態から
キー操作によつてプログラムの書込みを行うと、
プログラムカウンタ26が順次カウントアツプさ
れると共に、プログラムカウンタ26によつてア
ドレス指定される外部RAM24にプログラムデ
ータが順次書込まれる。第5図bはプログラムの
設定が100ステツプまで進み、プログラムカウン
タ26の内容が「100」となつた時の状態を示し
ている。この時Xレジスタ19―1の1〜3桁に
は「100」が書込まれ、表示部22のプログラム
ステツプは「100」となつている。しかして、上
記の状態において、キー操作が行われると、第4
図に示すフローチヤートに従つてキー入力表示処
理が開始される。キー入力部11において、今例
えば第5図cに示すように修飾キーである
A code such as "82" is written for the [Formula] key. Next, the circuit configuration will be explained with reference to FIG.
In FIG. 2, reference numeral 11 denotes a key input section including the keyboard 2, and key input data from this key input section 2 is sent to a key code generation section 12. Further, a key presence signal outputted from the key input section 11 when a key is operated is sent to the control section 13. Further, a modifier key signal outputted from the key input section 11 when a modifier key is operated is sent to a key data holding circuit 14 that stores the contents of the previous and current operated keys. This key data holding circuit 14 consists of first and second latch circuits 15, 16, AND circuits 17, 18,
A modifier key signal from the key input section 11 is input to the first latch circuit 15 . This first latch circuit 15
is for storing and holding input data in synchronization with the timing signal a from the control section 13, and its output is input to the AND circuit 17. Further, the second latch circuit 16 stores and holds a signal indicating whether the last operated key is a modifier key given from the control unit 13 in synchronization with the timing signal d, and its output is input to the AND circuit 18. be done. The gate of the AND circuit 17 is opened by the timing signal c from the control section 13, and the gate of the AND circuit 18 is opened by the timing signal b from the control section 13, and their outputs are sent to the control section 13. The key code generation section 12 generates a key code according to the key input data from the key input section 11, and the output code is stored in the RAM.
(Random access memory) 19. The RAM 19 is composed of various operation registers such as an X register 19-1 and a Y register 19-2, and the control unit 13 selects the registers and specifies reading, writing, etc.
The data stored in the RAM 19 is sent to an arithmetic unit (ALU) 20 for calculation, and the result of the calculation is written to the RAM 19 again. The operation of the arithmetic circuit 20 is controlled according to instructions from the control section 13. Also, the X register 16-1 in RAM 19
also serves as a display register, and its stored contents are sent to the display drive circuit 21 and displayed on the display section 22. Furthermore, the data stored in the RAM 19 is converted into a 1-byte code via the code converter 23 and sent to the external RAM 24. this external
The RAM 24 is used to store programs, and its output data is inversely converted from a 1-byte code to the original program data entered by key via the inverse code converter 25 and sent to the RAM 19. The external RAM 24 above is the program counter 2.
The address is specified by 6. The contents of this program counter 26 are sequentially counted up by a +1 circuit 27. The +1 circuit 27 increments the contents of the program counter 26 by 1 in response to the +1 signal from the control section 13, and upon advancing to the final address, generates a carry signal by the next +1 and inputs it to the control section 13. Furthermore, the read and read modes of the external RAM 24 are designated by read/write signals from the control section 13. FIG. 3 shows the data storage state of the X register 19-1 and Y register 19-2 in the RAM 19. Both the X register 19-1 and the Y register 19-2 have a 14-digit configuration, and when inputting program data, the 0 digit in the X register 19-1 corresponds to decimal point data Xp, and the 1st to 3rd digits correspond to the external RAM 24. Program contents are written in the 4th to 13th digits of the program step. Further, in the Y register 19-2, a mode flag is written in the 0th digit, and an operation key code is written in the 4th and 5th digits. Next, the operation of the present invention configured as described above will be explained according to the flowchart of FIG. When the mode designation switch 5 is switched to the write mode (WRITE) when writing a program, the
As shown in the figure, "1" indicating the write mode is written to the 0 digit of the Y register 19-2. In the initial state, the content of the program counter 26 is "000". Therefore, as shown in FIG. 5a, the contents of the first to third digits of the X register 19-1 are "000", and the display for the program step at that time is also "000". If you write a program using key operations from this state,
As the program counter 26 is sequentially counted up, program data is sequentially written into the external RAM 24 addressed by the program counter 26. FIG. 5b shows the state when the program setting has progressed to 100 steps and the content of the program counter 26 becomes "100". At this time, "100" is written in the 1st to 3rd digits of the X register 19-1, and the program step on the display section 22 is "100". However, in the above state, if a key operation is performed, the fourth
Key input display processing is started according to the flowchart shown in the figure. In the key input section 11, for example, as shown in FIG. 5c, there is a modifier key.
【式】キーが操作されたとすると、キー入
力部11からキー有信号が制御部13へ送られ、
これにより制御部13からタイミング信号aが出
力されて修飾キー信号が第1ラツチ回路15にセ
ツトされる。また、キーコード発生部12から
[Formula] When the key is operated, a key presence signal is sent from the key input section 11 to the control section 13,
As a result, the timing signal a is output from the control section 13 and the modifier key signal is set in the first latch circuit 15. Also, from the key code generation unit 12
【式】キーに対するコード「99」が出力さ
れて第5図cに示すようにYレジスタ19―2の
4.5桁Y4,Y5に書込まれる。そして、まず、第4
図にステツプS1に示すように前回に修飾キーが操
作されているか否かを判定する。これは前回に修
飾キーが操作されていれば制御部13から第2ラ
ツチ回路16に“1”が書込まれているので、制
御部13からタイミング信号bを出力し、第2ラ
ツチ回路16の内容をアンド回路18を介して制
御部13に読出すことにより判定する。今の場
合、このステツプS1に於て前回に修飾キーが操作
されていないことが判定され、ステツプS2に進
み、Xレジスタ19―1の0桁目の小数点データ
Xpをクリアする。この小数点は、1ステツプの
データが全て入力され終ると表示するようになつ
ている。次いでステツプS3においてXレジスタ1
9―1の1〜3桁の内容に+1する。すなわち、
Xレジスタ19―1の1〜3桁には前回のプログ
ラムステツプが書込まれているので、+1を行う
ことによつて表示されているプログラムステツプ
を次に進める。その後ステツプS4に進みXレジス
タ19―1の4〜13桁X4〜X13にブランキングコ
ードBLを入力する。そして、上記ステツプS4を
終了した場合あるいはステツプS1でYES、つま
り前回に修飾キーが操作されていると判定された
場合はステツプS5に進み、Xレジスタ19―1の
4〜8桁X4〜X8の内容を3桁桁上げして7〜11
桁X7〜X11に転送する。なお、いまの場合この時
点ではXレジスタ19―1の4〜8桁X4〜X8に
はキーコードは行も書込まれていない。次いでス
テツプS6に進み、Yレジスタ19―2の4,5桁
Y4,Y5に書込まれているキーコード「99」をX
レジスタ19―1の4,5桁X4,X5に転送す
る。そして上記ステツプS5の桁上げ処理によりX
レジスタ19―1の6桁X6の内容が「0」とな
るので、ステツプS7において6桁X6にブランキ
ングコードBLを入力する。次にステツプS8に進
み、制御部13からアンド回路17にタイミング
信号cを与えて第1ラツチ回路15の内容を読出
し、その内容が「1」であるか否か、つまり今回
の操作キーが修飾キーであるか否か判定する。今
の場合には修飾キーで判定結果はYESであり、
ステツプS9に進んで第2ラツチ回路16をセツト
する。その後ステツプS14に進み、Xレジスタ1
9―1の内容を表示駆動回路21へ送り、表示部
22において第5図cの如く表示する。
次に第5図dに示すように修飾キー例えば
[Formula] The code "99" for the key is output and the Y register 19-2 is set as shown in Figure 5c.
Written to 4.5 digits Y 4 and Y 5 . And first, the fourth
As shown in step S1 in the figure, it is determined whether a modifier key was previously operated. This is because if the modifier key was operated last time, "1" was written from the control section 13 to the second latch circuit 16, so the timing signal b is output from the control section 13 and the second latch circuit 16 is activated. The determination is made by reading the contents to the control unit 13 via the AND circuit 18. In this case, it is determined in this step S1 that the modifier key was not operated last time, and the process proceeds to step S2 , where the decimal point data in the 0th digit of the X register 19-1 is stored.
Clear Xp. This decimal point is designed to be displayed when all data for one step has been input. Then, in step S3 , X register 1
Add +1 to the 1st to 3rd digits of 9-1. That is,
Since the previous program step is written in the 1st to 3rd digits of the X register 19-1, adding +1 advances the displayed program step to the next one. Thereafter, the process proceeds to step S4 , and the blanking code BL is input into the 4th to 13th digits X4 to X13 of the X register 19-1. If the above step S4 is completed or YES in step S1 , that is, it is determined that the modifier key was operated last time, the process proceeds to step S5 , and the 4th to 8th digits X of the X register 19-1 are entered. 4 ~X Increase the contents of 8 by 3 digits to 7 ~ 11
Transfer to digits X 7 to X 11 . In this case, at this point, no key code has been written in the 4th to 8th digits X 4 to X 8 of the X register 19-1. Next, proceed to step S 6 and read the 4th and 5th digits of Y register 19-2.
X the key code “99” written in Y 4 and Y 5
Transfer to 4th and 5th digits X 4 and X 5 of register 19-1. Then, by the carry process in step S5 above,
Since the contents of the 6 digits x 6 of the register 19-1 are "0", the blanking code BL is input into the 6 digits x 6 in step S7 . Next, the process proceeds to step S8 , where the control unit 13 supplies the timing signal c to the AND circuit 17 to read the content of the first latch circuit 15, and determines whether the content is "1" or not, that is, whether the current operation key is Determine whether it is a modifier key. In this case, the judgment result is YES with the modifier key,
Proceeding to step S9 , the second latch circuit 16 is set. After that, proceed to step S14 and register X register 1.
The contents of 9-1 are sent to the display drive circuit 21 and displayed on the display section 22 as shown in FIG. 5c. Next, as shown in Figure 5d, the modifier key, for example,
【式】キーを操作したとすると、このIf you operate the [Expression] key, this
【式】キーに対するコード「95」がキーコ
ード発生部12から出力され、Yレジスタ19―
2の4,5桁Y4,Y5に書込まれる。そして、ス
テツプS1により第2ラツチ回路16の内容が
「1」か否か判定される。この時点では第2ラツ
チ回路16に前回のステツプS9で「1」がセツト
されているので、ステツプS1の判定結果はYES
となり、ステツプS5へ進み、Xレジスタ19―1
の4,5桁X4,X5の内容「99」が3桁桁上げさ
れ、7,8桁X7,X8に移される。その後ステツ
プS6によりYレジスタ19―2の4,5桁Y4,
Y5に内容「95」がXレジスタ19―1の4,5
桁X4,X5へ転送される。以下前回のキー操作時
と同様にステツプS7,S9を経てステツプS14へ進
み、Xレジスタ19―1の内容を表示する。この
時の表示ではキーコード「99」,「95」のキー操作
が行われたこと及びこの時のプログラムステツプ
が「101」であることが第5図dの如く示され
る。
次に第5図eに示すように演算内容を指示する
フアンクシヨンキー例えば[Formula] The code "95" for the key is output from the key code generator 12, and the Y register 19-
It is written in the 4th and 5th digits Y 4 and Y 5 of 2. Then, in step S1 , it is determined whether the content of the second latch circuit 16 is "1". At this point, the second latch circuit 16 has been set to "1" in the previous step S9 , so the determination result in step S1 is YES.
Then, proceed to step S5 and register X register 19-1.
The content "99" in the 4th and 5th digits X 4 and X 5 is moved up by 3 digits and moved to the 7th and 8th digits X 7 and X 8 . After that, in step S6 , the 4th and 5th digits Y 4 of the Y register 19-2,
The content "95" in Y 5 is 4,5 of X register 19-1
Transferred to digits X 4 and X 5 . Thereafter, in the same manner as in the previous key operation, the process proceeds to step S14 via steps S7 and S9 , and the contents of the X register 19-1 are displayed. The display at this time shows that key codes "99" and "95" have been operated and that the program step at this time is "101", as shown in FIG. 5d. Next, as shown in FIG.
【式】キーを操 作したとすると、この[Formula] Operate the key. If you create this
【式】キーに対する
コード「82」がキーコード発生部12から出力さ
れ、Yレジスタ19―2の4,5桁Y4,Y5に書
込まれる。上記[Formula] The code "82" for the key is output from the key code generator 12 and written to the 4th and 5th digits Y 4 and Y 5 of the Y register 19-2. the above
【式】キーは修飾キーでは
ないので、第1ラツチ回路15はセツトされな
い。そして、ステツプS1の判定結果は前回と同様
にYESとなり、ステツプS5に進む。このステツ
プS5ではXレジスタ19―1の4〜8桁X4〜X8
の内容「99」,「95」が7〜11桁X7〜X11に桁上げ
され、ステツプS6でXレジスタ19―1の4,5
桁X4,X5にYレジスタ19―2の4,5桁Y4,
Y5の内容「82」が転送される。そして、ステツ
プS7を経てステツプS8に進み、第1ラツチ回路1
5の内容が判定されるが、この時点では第1ラツ
チ回路15の内容は「0」であるので、判定結果
はNOとなり、ステツプS10へ進む。このステツプ
S10ではプログラムカウンタ26の内容を+1す
ると共にその時のキヤリー信号の有無を判定す
る。プログラムカウンタ26の内容が最終アドレ
スに達していわばキヤリー信号を生じるが、その
他の場合はキヤリー信号は生じない。今の場合キ
ヤリー信号無しと判定されるとステツプS11に進
み、第2ラツチ回路16をリセツトし、その後ス
テツプS12に進んで小数点を第4桁目に表示する
ようにXレジスタ19―1の0桁Xpに「4」を
セツトする。次に処理S13に進み、プログラムカ
ウンタ26によつてアドレス指定される外部
RAM24の101ステツプにSince the [expression] key is not a modifier key, the first latch circuit 15 is not set. Then, the determination result in step S1 is YES as in the previous time, and the process advances to step S5 . In this step S5 , the 4th to 8th digits of the X register 19-1
The contents "99" and "95" are carried to 7th to 11th digits X 7 to
Digits X 4 and X 5 are the 4th and 5th digits of Y register 19-2, Y 4 ,
The content “82” of Y 5 is transferred. Then, the process proceeds to step S8 via step S7 , and the first latch circuit 1 is
5 is determined, but since the content of the first latch circuit 15 is "0" at this point, the determination result is NO and the process proceeds to step S10 . This step
At S10 , the contents of the program counter 26 are incremented by 1 and the presence or absence of a carry signal at that time is determined. When the contents of the program counter 26 reach the final address, a so-called carry signal is generated, but in other cases no carry signal is generated. In this case, if it is determined that there is no carry signal, the process proceeds to step S11 , where the second latch circuit 16 is reset, and then the process proceeds to step S12 , where the X register 19-1 is changed so that the decimal point is displayed in the fourth digit. Set "4" to the 0 digit Xp. Processing then proceeds to step S 13 where the external address addressed by the program counter 26 is
101 steps of RAM24
【式】【formula】
【式】のプログラム書込みを
行う。そして、処理S13の処理を終了するとステ
ツプS14に進み、Xレジスタ19―1の内容を表
示部22へ送つて表示する。このようにプログラ
ムの書込みを終了した場合は、第5図eに示すよ
うにプログラム内容表示部に小数点が表示される
ので、その表示内容からプログラムの書込み終了
を確認することができる。また、ステツプS10で
キヤリー信号有りと判定された場合は、ステツプ
S11〜S13を行わずにステツプS14に進んでその時
のXレジスタ19―1の内容を表示する。従つて
この場合はRAM24に書込みが行なわれず、ま
た上記した小数点表示も行われない。
上記実施例ではキーコードを2桁の数値コード
で表示するようにしたが、その他例えばアルフア
ベツトと数値あるいはアルフアベツトのみで表示
するようにしてもよい。
また、上記実施例では1ステツプのデータが全
て入力し終えた時に小数点表示を行うようにした
が、小数点の代りに例えばハイフン等その他の記
号を用いてもよいことは勿論である。
さらに上記実施例ではWrite the program for [formula]. When the process S13 is completed, the process proceeds to step S14 , where the contents of the X register 19-1 are sent to the display section 22 and displayed. When the program writing is completed in this manner, a decimal point is displayed on the program content display section as shown in FIG. 5e, so that it is possible to confirm the completion of the program writing from the displayed content. Also, if it is determined in step S10 that there is a carry signal, the step
The program proceeds to step S14 without performing steps S11 to S13 , and displays the contents of the X register 19-1 at that time. Therefore, in this case, no writing is performed to the RAM 24, and the above-mentioned decimal point is not displayed. In the above embodiment, the key code is displayed as a two-digit numerical code, but it may also be displayed as an alphanumeric code and a numerical value, or only an alphanumeric code. Further, in the above embodiment, a decimal point is displayed when all data for one step has been input, but it goes without saying that other symbols such as a hyphen may be used in place of the decimal point. Furthermore, in the above example
【式】【formula】
【式】のキー操作を行つた場
合を例にとつて説明したが、その他の場合でも1
ステツプで1機能を実行するものであれば、上述
した如く、複数回のキー操作が1ステツプに対応
して同様の書込み処理を行うものである。
以上述べたように本発明によれば、修飾キーを
操作した場合でもそのキー操作内容が表示される
ので、修飾キーの入力を確認でき、操作ミスを無
くすことができる。また、修飾キーを誤つて操作
した場合、その時点では外部RAMへの書込みが
行われていないので、表示データをクリアし、引
き続きキー入力することにより正しいデータをセ
ツトすることができる。また、修飾キーを操作し
て次のステツプに移行した時でもプログラムステ
ツプが表示の上で+1されるので、プログラムデ
ータを入力する時に現在ステツプが誤りなく表示
され、使用上非常に便利である。Although we have explained the case where the key operation of [expression] is performed as an example, 1
If one function is executed in a step, as described above, multiple key operations correspond to one step and the same write processing is performed. As described above, according to the present invention, even when a modifier key is operated, the contents of the key operation are displayed, so the input of the modifier key can be confirmed, and operation errors can be eliminated. Furthermore, if a modifier key is operated by mistake, since no data has been written to the external RAM at that time, the correct data can be set by clearing the displayed data and continuing to input the keys. Furthermore, even when a modifier key is operated to move to the next step, the program step is incremented by +1 on the display, so the current step is displayed without error when inputting program data, which is very convenient for use.
図面は本発明の一実施例を示すもので、第1図
はプログラム付電子式計算機の外観斜視図、第2
図は回路構成を示すブロツク図、第3図は第2図
におけるX及びYレジスタのデータ記憶状態を示
す図、第4図は動作内容を示すフローチヤート、
第5図a〜eはキー操作と各種レジスタの記憶状
態及びその時の表示状態を示す図である。
1…ケース、2…キーボード、4…モード指定
スイツチ、11…キー入力部、12…キーコード
発生部、13…制御部、14…キーデータ保持回
路、15…第1ラツチ回路、16…第2ラツチ回
路、19…RAM、19―1…Xレジスタ、19
―2…Yレジススタ、20…演算回路、22…表
示部、23…コード変換部、24…外部RAM、
25…逆コード変換部、26…プログラムカウン
タ。
The drawings show one embodiment of the present invention, and FIG. 1 is an external perspective view of an electronic calculator with a program, and FIG.
3 is a block diagram showing the circuit configuration, FIG. 3 is a diagram showing the data storage state of the X and Y registers in FIG. 2, and FIG. 4 is a flowchart showing the operation contents.
5A to 5E are diagrams showing key operations, storage states of various registers, and display states at that time. DESCRIPTION OF SYMBOLS 1...Case, 2...Keyboard, 4...Mode designation switch, 11...Key input section, 12...Key code generation section, 13...Control section, 14...Key data holding circuit, 15...First latch circuit, 16...Second Latch circuit, 19...RAM, 19-1...X register, 19
-2...Y register, 20...arithmetic circuit, 22...display section, 23...code conversion section, 24...external RAM,
25... Reverse code converter, 26... Program counter.
Claims (1)
を演算用レジスタに記憶させると共に、表示手段
に表示させる第1制御手段と、 演算指定キーが操作された際にそのキーコード
を、上記表示手段に上記修飾キーのキーコードと
共に表示させ且つ上記演算用レジスタに上記修飾
キーのキーコードと共に記憶させ、且つ所定のコ
ード変換を施して上記記憶手段に書込む第2制御
手段と、 この記憶手段への書込み終了に応じて所定の書
込み終了表示を上記各キーコードと共に上記表示
手段に表示させる表示制御手段とを具備したこと
を特徴とする修飾キー入力表示方式。[Scope of Claims] 1. A small electronic calculator with a program, comprising: a storage means for storing program contents; and when a modifier key is operated, a key code thereof is stored in an arithmetic register and is displayed on a display means. a first control means for causing the key code to be displayed on the display means together with the key code of the modifier key when the calculation designation key is operated, and storing the key code in the calculation register together with the key code of the modifier key; a second control means for performing predetermined code conversion and writing into the storage means; and a display control means for displaying a predetermined writing completion indication on the display means together with each of the key codes in response to completion of writing to the storage means. A modifier key input display method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325878A JPS5530754A (en) | 1978-08-24 | 1978-08-24 | Modified key input display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10325878A JPS5530754A (en) | 1978-08-24 | 1978-08-24 | Modified key input display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5530754A JPS5530754A (en) | 1980-03-04 |
| JPS6115466B2 true JPS6115466B2 (en) | 1986-04-24 |
Family
ID=14349408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10325878A Granted JPS5530754A (en) | 1978-08-24 | 1978-08-24 | Modified key input display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5530754A (en) |
-
1978
- 1978-08-24 JP JP10325878A patent/JPS5530754A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5530754A (en) | 1980-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1207454A (en) | Data processing apparatus having alterable interest rate mode capability | |
| JPS6357827B2 (en) | ||
| US4352161A (en) | Electronic calculator capable of dealing with variables | |
| JPS6115466B2 (en) | ||
| JPS6356581B2 (en) | ||
| JPS594056B2 (en) | Key input control method | |
| JP3817937B2 (en) | Computing device and storage medium | |
| JPS6113623B2 (en) | ||
| US3995148A (en) | Electronic calculator having an exponentiation function | |
| JPS6227930Y2 (en) | ||
| JPH021626Y2 (en) | ||
| JPS642179Y2 (en) | ||
| JPS5882296A (en) | Dot matrix display system | |
| JPH0421151Y2 (en) | ||
| JPH0610434Y2 (en) | Small electronic calculator | |
| JPH0140001Y2 (en) | ||
| JPS6145550Y2 (en) | ||
| JPS6245224Y2 (en) | ||
| JPH0429961B2 (en) | ||
| JPH0124660Y2 (en) | ||
| JPS6022418Y2 (en) | Key-input electronic equipment | |
| JPS5911947B2 (en) | electronic desk calculator | |
| JPH0746258B2 (en) | Electronic learning machine | |
| JPH021627Y2 (en) | ||
| JPH0214728B2 (en) |