Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6116106B2 - - Google Patents
[go: Go Back, main page]

JPS6116106B2 - - Google Patents

Info

Publication number
JPS6116106B2
JPS6116106B2 JP56132888A JP13288881A JPS6116106B2 JP S6116106 B2 JPS6116106 B2 JP S6116106B2 JP 56132888 A JP56132888 A JP 56132888A JP 13288881 A JP13288881 A JP 13288881A JP S6116106 B2 JPS6116106 B2 JP S6116106B2
Authority
JP
Japan
Prior art keywords
data
received
buffer
ctl
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56132888A
Other languages
Japanese (ja)
Other versions
JPS5833748A (en
Inventor
Kenji Inoe
Koji Yamato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56132888A priority Critical patent/JPS5833748A/en
Publication of JPS5833748A publication Critical patent/JPS5833748A/en
Publication of JPS6116106B2 publication Critical patent/JPS6116106B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は割込み制御方式、さらに詳しく言え
ば、データ処理装置と該データ処理装置に接続さ
れている回線を制御する通信制御装置とを有する
データ処理システムにおける通信制御装置のデー
タ処理装置に対する割込み制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an interrupt control method, and more specifically, to a communication control device in a data processing system having a data processing device and a communication control device that controls a line connected to the data processing device. This invention relates to an interrupt control method for a data processing device.

上記のデータ処理システムにおいて、回線から
データを受信したときは、該データが正常なフオ
ーマツトのフレームを有しかつ該データ処理シス
テム宛てのものであれば、従来は、通信制御装置
がこれを検知して、どんな場合でも上記データ処
理装置に割込み要求を起こし、上記データ処理装
置は割込み処理を行なつて、通信制御プログラム
を走行させて通信制御装置を制御して該データを
送つてきた回線に応答した。しかし、上記回線に
接続されている相手装置のプログラム暴走等の障
害発生により、同一のデータフレームを繰返し送
信した場合、受信側では、それを受信する毎に割
込み要求を起こす。一般に、通信制御装置からの
割込みは優先度が高いため、データ処理装置は上
記割込み処理を優先的に行なわなければならず、
このため共通処理装置の処理能力がこの割込み処
理に向けられ、その分だけ他の処理の能力が低下
することとなる。
In the data processing system described above, when data is received from the line, if the data has a frame with a normal format and is addressed to the data processing system, conventionally, the communication control device detects this. In any case, the data processing device issues an interrupt request to the data processing device, and the data processing device performs the interrupt processing, runs the communication control program, controls the communication control device, and responds to the line that sent the data. did. However, if the same data frame is repeatedly transmitted due to a fault such as a program runaway in the other device connected to the line, the receiving side generates an interrupt request each time it is received. Generally, interrupts from communication control devices have a high priority, so the data processing device must prioritize the above interrupt processing.
Therefore, the processing capacity of the common processing unit is directed to this interrupt processing, and the capacity of other processing is reduced accordingly.

第1図は、従来の通信制御装置の構成を示す図
である。図において、CCUは通信制御装置を示
し、そのインタフエース制御部INT−CTLによ
り、共通バスBを介してデータ処理システムの共
通処理装置CPU、記憶装置MM、その他に接続さ
れる。共通処理装置CPUは記憶装置MMと共同し
てデータ処理を行なう外に、通信制御装置CCU
およびこの通信制御装置CCUに収容されている
回線L1,L2〜Loの制御をも行なう。なお、通信
制御装置CCUにおいて、LC1,LC2〜LCoは回線
L1,L2〜Loに対してそれぞれ設けられた回線接
続部、L−CTLは回線制御部、IO−CTLは入出
力制御部であり、CMは通信制御装置CCUの制御
情報を格納するメモリである。
FIG. 1 is a diagram showing the configuration of a conventional communication control device. In the figure, CCU indicates a communication control unit, and is connected to a common processing unit CPU, a storage device MM, and others of the data processing system via a common bus B by its interface control unit INT-CTL. The common processing unit CPU performs data processing in cooperation with the storage device MM, as well as the communication control unit CCU.
It also controls the lines L 1 , L 2 to Lo accommodated in this communication control unit CCU. In addition, in the communication control unit CCU, LC 1 , LC 2 to LC o are lines.
Line connection sections provided for L 1 , L 2 to Lo , L-CTL is a line control section, IO-CTL is an input/output control section, and CM stores control information of the communication control unit CCU. It's memory.

ここに、回線接続部LC1,LC2〜LCoは、回線
L1,L2,〜Loから送られてくるデータより受信
文字の組立てを行ない、また送信文字の分解、さ
らに信号のレベル変換などを行い、回線制御部L
−CTLは回線走査回路を備え、回線接続部LC1
LC2〜LCoを走査し、これより文字処理要求を検
出し、入出力制御部IO−CTLに通知するよう構
成されている。入出力制御部IO−CTLは、制御
メモリCMの制御情報により処理を行なうプロセ
ツサを含み、回線制御部L−CTLを経て回線接
続部LC1,LC2〜LCoからの情報に基き、インタ
フエース制御部INT−CTLに割込み要求信号を
送出することが可能なように構成されている。な
お回線L1,L2〜Loよりの受信データは、回線接
続部LC1,LC2〜LCo,回線制御部L−CTL,入
出力制御部IO−CTL,インタフエース制御部
INT−CTL,およびバスBを経て、共通処理装置
CPU記憶装置MMを含むデータ処理装置に伝えら
れ、該データ処理装置からの送信データは上記と
逆の方向を経て各回線に送られる。
Here, the line connection parts LC 1 , LC 2 to LC o are the lines
The line control unit L assembles received characters from data sent from L 1 , L 2 , ~L o , decomposes transmitted characters, and converts signal levels.
- The CTL is equipped with a line scanning circuit, and has a line connection part LC 1 ,
It is configured to scan LC 2 to LC o , detect a character processing request therefrom, and notify the input/output control unit IO-CTL. The input / output control unit IO-CTL includes a processor that performs processing based on the control information in the control memory CM. It is configured to be able to send an interrupt request signal to the control unit INT-CTL. The data received from the lines L 1 , L 2 to L o is sent to the line connection parts LC 1 , LC 2 to L o , the line control part L-CTL, the input/output control part IO-CTL, and the interface control part.
Common processing unit via INT-CTL and bus B
The data is transmitted to a data processing device including a CPU storage device MM, and the transmission data from the data processing device is sent to each line via the opposite direction to that described above.

いま、例えば、回線接続部LC1で回線L1よりの
データを受信したとする。このデータが正常なフ
レーム構成をもち、かつこのデータ処理システム
宛のものであれば、回線制御部L−CTLを経
て、入出力制御部IO−CTLに運ばれ、ここで識
別され、割込み要求信号をインタフエース制御
部INT−CTLおよびバスBを経て共通処理装置
CPUに送る。共通処理装置CPUはこの割込み要
求信号を受けて割込み処理を行ない通信制御プロ
グラムを走行させ、例えば、上記回線に応答した
り、あるいは受信したデータを記憶装置MMに転
送格納する等の制御を行なう。
For example, suppose that line connection unit LC 1 receives data from line L 1 . If this data has a normal frame structure and is addressed to this data processing system, it is transferred to the input/output control unit IO-CTL via the line control unit L-CTL, where it is identified and an interrupt request signal is sent. to the common processing unit via the interface control unit INT-CTL and bus B.
Send to CPU. The common processing unit CPU receives this interrupt request signal, performs interrupt processing, runs a communication control program, and controls, for example, responding to the line or transferring and storing received data in the storage device MM.

現在のHDLC(ハイ・レベル・データ・リン
ク・コントロール)手順によりデータ・リンクを
構成する通信制御装置において、異常フレームま
たはアドレス(宛先)が自己のアドレスと異るフ
レーム(フレームとは一定のフラグパターンでは
さまれたデータ)を受信したときは、これを識別
して、共通処理装置に対して割込みを起さないよ
うにすることは公知である。
Communication control equipment that configures data links using current HDLC (High Level Data Link Control) procedures uses abnormal frames or frames whose address (destination) is different from its own address (a frame is a frame with a certain flag pattern). It is known to identify the received data (data sandwiched between the two) so as not to cause an interrupt to the common processing unit.

しかし、公知の装置では、正常なフレームを受
信しかつそのアドレスが自己宛のものであれば、
必ず共通処理装置に対する割込みを起こす。
However, with known devices, if a normal frame is received and the address is addressed to itself,
Always causes an interrupt to the common processing unit.

しかし、相手装置の異常ループあるいはプログ
ラム暴走等により、データ・リンク手順上正常な
フレームを連続して繰返えし受信した場合、手順
上は正しいから、公知装置では相手端末装置の異
常を検出できず、上記フレーム受信毎に共通処理
装置に割込みを行なうこととなる。通信制御装置
からの割込みは一般に優先度が高いから、割込み
が行なわれる毎に通信制御プログラムを走行させ
ることとなる。この無駄な処理のために共通処理
装置の負荷が増大し、他の必要な処理が遅れた
り、不可能となるという問題があつた。
However, if frames that are normal in the data link procedure are repeatedly received in succession due to an abnormal loop or program runaway in the destination device, the known device cannot detect the abnormality in the destination terminal device because the procedure is correct. First, an interrupt is made to the common processing device every time the frame is received. Since an interrupt from a communication control device generally has a high priority, the communication control program is run every time an interrupt occurs. This wasteful processing increases the load on the common processing device, causing problems in that other necessary processing is delayed or impossible.

例えば、上記したHDLC手順において、RR
(レシーブレデイ;受信準備)などのフレームが
送られてきた場合、これが何回繰り返されても、
異常と識別できない場合があり、そのときこの不
要フレームにいちいち応答するため、共通処理装
置の処理能力が大幅に低下するようなことが発生
するおそれがあつた。
For example, in the HDLC procedure described above, RR
If a frame such as (receive ready) is sent, no matter how many times this is repeated,
In some cases, it may not be possible to identify an abnormality, and in such a case, the unnecessary frames must be responded to one by one, which may cause the processing capacity of the common processing device to be significantly reduced.

本発明は、公知の通信制御装置における上記の
欠点を除去し、相手装置の異常のため、データ・
リンク手順上正しいフレームが連続して繰返えし
て受信される場合、共通処理装置に対する割込み
要求信号を抑圧し、共通処理装置に無駄な負荷を
与えず、その処理能力を低下させないための通信
制御装置における割込み制御方式を提供すること
を目的とする。
The present invention eliminates the above-mentioned drawbacks of known communication control devices and prevents data loss due to an abnormality in the other device.
Communication that suppresses interrupt request signals to the common processing unit when frames that are correct in the link procedure are repeatedly received, so as not to place an unnecessary load on the common processing unit or reduce its processing capacity. The purpose of this invention is to provide an interrupt control method for a control device.

本発明は次に述べる原理に基くものである。す
なわち、例えば上記したRRフレームのような監
視フレームは、正常な場合は該フレーム送出後、
受信すべきデータ(応答)がある時間内に送られ
てこなかつた場合には再送出するようになされて
いるが、再送出までの時間は一定時間以上に規定
されている。そして一般に相手方から応答がな
く、このために手順で定められたフレームを再送
する場合、再送までの時間は規定されている。本
発明においては、通信制御装置において、受信し
たフレームの内容をバツフアに保存しておき、上
記規定時間より短い時間内にフレームを受信した
場合は、この内容を前回受信したフレームの内容
と比較し、全く同じときはデータ処理装置に対す
る割込み要求信号を発生させず、上記の2つフレ
ームが異る場合あるいは規定時間経過後次のフレ
ームを受信した場合は割込み要求信号を送出す
る。
The present invention is based on the following principle. That is, for example, in a normal case, a monitoring frame such as the above-mentioned RR frame, after sending the frame,
If the data (response) to be received is not sent within a certain time, it is retransmitted, but the time until retransmission is stipulated to be longer than a certain period of time. Generally, when there is no response from the other party and a frame determined by the procedure is to be retransmitted, the time until retransmission is specified. In the present invention, the content of the received frame is stored in a buffer in the communication control device, and when a frame is received within a time shorter than the specified time, this content is compared with the content of the previously received frame. , when they are exactly the same, no interrupt request signal is generated to the data processing device, and when the two frames are different or when the next frame is received after a specified time has elapsed, an interrupt request signal is sent.

次に本発明の一実施例を図面について説明す
る。第2図は本発明に従つて構成された入出力制
御部IO−CTLの接続構成の一例を示す図であ
り、第1図に示す通信制御装置CCUの入出力制
御部IO−CTLにこれを付加することにより本発
明による通信制御装置が構成される。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing an example of the connection configuration of the input/output control unit IO-CTL configured according to the present invention, and this is connected to the input/output control unit IO-CTL of the communication control unit CCU shown in FIG. By adding the above, a communication control device according to the present invention is configured.

第2図において、C−Pは公知の通信制御装置
の入出力制御部に設けられている文字処理を行な
う文字処理部であり、BM,BMはそれぞれ
第1および第2のバツフア、CRCは受信データ
の正否をチエツクするためのCRC演算部、RD−
CTLは受信データ制御部、COMPは比較演算
部、Tはタイマ部である。その他の記号は第1図
に対応する。
In FIG. 2, CP is a character processing unit that performs character processing provided in an input/output control unit of a known communication control device, BM and BM are first and second buffers, respectively, and CRC is a receiving unit. CRC calculation unit, RD- for checking whether data is correct or not
CTL is a reception data control section, COMP is a comparison calculation section, and T is a timer section. Other symbols correspond to FIG.

第1図および第2図を参照して説明する。例え
ば回線L1から受信されたデータは、既に述べた
ように、回線接続部LC1、回線制御部L−CTLを
経て第2図に示す入出力制御部IO−CTLの文字
処理部C−Pを経て、第1のバツフアBMに入
力し格納される。この内容はCRC演算部CRCに
転送され、第1のバツフアに格納されたデータの
正否がCRCチエツクされ、このチエツク結果が
受信データ制御部RD−CTLに通知される。受信
データが正しく、正と通知されると、受信データ
制御部RD−CTLは比較演算部COMPに信号を送
りこれを起動するとともに、タイマ部Tにも起動
信号を送る。比較演算部COMPは第1および第2
のバツフアの内容を読取り比較し一致・不一致を
受信データ制御部RD−CTLに通知する。受信デ
ータ制御部RD−CTLは不一致信号を受けると割
込み要求信号を送出し、これをインタフエース
制御部INT−CTLおよびバスBを経て共通処理装
置CPUに送るとともに、第1のバツフアBMの
内容を第2のバツフアBMに移す。共通処理装
置CPUは、上記割込み要求信号を受けて、割
込み処理を行ない、通信制御プログラムを起動し
て、上記第2のバツフアBMの内容を共通処理
装置CPUあるいは記憶装置MMに取込む。
This will be explained with reference to FIGS. 1 and 2. For example, data received from the line L 1 passes through the line connection unit LC 1 and the line control unit L-CTL, and then passes through the character processing unit C-P of the input/output control unit IO-CTL shown in FIG. After that, it is input to the first buffer BM and stored. This content is transferred to the CRC calculation unit CRC, where the CRC checks whether the data stored in the first buffer is correct or not, and the result of this check is notified to the reception data control unit RD-CTL. When it is notified that the received data is correct and positive, the received data control unit RD-CTL sends a signal to the comparison calculation unit COMP to activate it, and also sends an activation signal to the timer unit T. The comparison operation unit COMP is the first and second
It reads and compares the contents of the buffers and notifies the reception data control unit RD-CTL of match/mismatch. When the reception data control unit RD-CTL receives the mismatch signal, it sends out an interrupt request signal, sends it to the common processing unit CPU via the interface control unit INT-CTL and bus B, and also sends the contents of the first buffer BM. Transfer to second buffer BM. The common processing unit CPU receives the interrupt request signal, performs interrupt processing, starts a communication control program, and imports the contents of the second buffer BM into the common processing unit CPU or the storage device MM.

いま、上記のように、データを受信して、これ
が第2のバツフアBMに格納保持されていると
する。なお先にこのデータを受信してCRCチエ
ツクによりデータが正しいことが受信データ制御
部RD−CTLに通知されたとき、既に述べたよう
にタイマ部Tを起動するが、タイマ部Tは起動
後、前記の規定時間経過後信号を受信データ制御
部RD−CTLに送出するよう構成されている。
Now, assume that data is received and stored in the second buffer BM as described above. Note that when this data is received first and the reception data control unit RD-CTL is notified that the data is correct by the CRC check, the timer unit T is started as described above, but after the timer unit T is started, the above-mentioned After the prescribed time has elapsed, the signal is sent to the reception data control unit RD-CTL.

次に、新しいデータが受信されると、上記と全
く同様な処理が行なわれる。
Next, when new data is received, processing is performed exactly as described above.

まず、第1および第2のバツフアBMおよび
BMの内容を比較し不一致が検出されると、タ
イマ部Tから規定時間経過後送られる信号が既に
受信されているかいないかに拘らず、受信データ
制御部RD−CTLは割込み要求信号を送出す
る。
First, the first and second buffer BM and
When the contents of BM are compared and a mismatch is detected, the reception data control section RD-CTL sends out an interrupt request signal, regardless of whether the signal sent from the timer section T after a specified time has already been received or not.

また、第1および第2のバツフアBMおよび
BMの内容の一致が検出された場合、すなわ
ち、同一のデータが繰り返えして受信された場合
には、比較演算部COMPからの一致信号が受信デ
ータ制御部RD−CTLで受信されたとき、受信デ
ータ制御部RD−CTLではタイマ部Tからの規定
時間の経過を示す前記の信号が既に受信されてい
るか否かを識別し、既に規定時間を経過して上記
信号が受信されていることが識別されれば、割込
み要求信号を送出する。
In addition, the first and second buffer BM and
When a match in the contents of BM is detected, that is, when the same data is repeatedly received, when a match signal from the comparison operation unit COMP is received by the reception data control unit RD-CTL. , the reception data control unit RD-CTL identifies whether or not the above-mentioned signal indicating the passage of a specified time from the timer unit T has already been received, and checks that the above-mentioned signal has already been received after the specified time has elapsed. If identified, an interrupt request signal is sent.

しかし、未だ規定時間を経過せず上記信号が受
信されていないことが識別されれば、割込み要求
信号の送出は行なわれない。
However, if it is determined that the specified time has not yet elapsed and the above signal has not been received, the interrupt request signal is not sent.

このようにして、相手装置の異常により同一の
フレームが規定時間を経過しないうちに再度受信
されたときは、共通処理装置に対する割込みは行
なわれない。
In this way, if the same frame is received again before the specified time elapses due to an abnormality in the other device, no interruption is made to the common processing device.

以上、本発明の目的を達するための、第1およ
び第2のバツフア、比較演算部タイマ部等の手段
を入出力制御部に設けた実施例を示したが、この
手段は通信制御装置内の他の部分、あるいは場所
に設けることができる。
In the above, an embodiment has been described in which the input/output control section is provided with means such as the first and second buffers, the comparison operation section and the timer section, etc., in order to achieve the object of the present invention. It can be provided in other parts or locations.

本発明は、上記実施例に限られることなく、そ
の技術的範囲において種々の変形が可能である。
The present invention is not limited to the above embodiments, and can be modified in various ways within its technical scope.

本発明は上記のように構成されているので、デ
ータ処理装置と該データ処理装置に接続されてい
る回線を制御する通信制御装置との両方を制御す
る共通処理装置を有するデータ処理システムにお
いて、上記回線に接続された相手装置が同一のフ
レームを規定時間を経過しないうちに繰り返えし
送信するような異常を生じた際、データ処理装置
に対して無駄な割込みを行なうことを防止し、上
記共通処理装置の処理能力の低下を防止し得る効
果がある。
Since the present invention is configured as described above, in a data processing system having a common processing device that controls both a data processing device and a communication control device that controls a line connected to the data processing device, When the other device connected to the line repeatedly sends the same frame before the specified time elapses, this function prevents unnecessary interruptions to the data processing device. This has the effect of preventing a decline in the processing capacity of the common processing device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の通信制御装置の構成を示す図、
第2図は本発明の一実施例の構成を示す接続図で
ある。 CPU……共通処理装置、MM……記憶装置、B
……共通バス、CCU……通信制御装置、INT−
CTL……インタフエース制御部、IO−CTL……
入出力制御部、L−CTL……回線制御部、LC1
LC2〜LCo……回線接続部、L1,L2,〜Lo……回
線、C−P……文字処理部、BM……第1のバ
ツフア、BM……第2のバツフア、COMP……
比較演算部、RD−CTL……受信データ制御部、
CRC……CRC演算部、T……タイマ部。
FIG. 1 is a diagram showing the configuration of a conventional communication control device.
FIG. 2 is a connection diagram showing the configuration of an embodiment of the present invention. CPU...Common processing unit, MM...Storage device, B
...Common bus, CCU...Communication control unit, INT−
CTL……Interface control unit, IO-CTL……
Input/output control section, L-CTL...Line control section, LC 1 ,
LC 2 ~LC o ...Line connection section, L1 , L2 , ~L o ...Line, C-P...Character processing section, BM...First buffer, BM...Second buffer, COMP ……
Comparison calculation section, RD-CTL...reception data control section,
CRC...CRC calculation section, T...timer section.

Claims (1)

【特許請求の範囲】[Claims] 1 データ処理装置と該データ処理装置に接続さ
れている通信制御装置とを有するデータ処理シス
テムにおいて、上記通信制御装置は、受信データ
を一時格納する第1のバツフアと、前回受信した
受信データを格納保持する第2のバツフアと、第
1のバツフアに受信データが格納されたとき第1
および第2のバツフアの内容を比較し一致を検出
する比較演算部と、上記第1のバツフアに受信デ
ータが格納されたとき起動され規定時間経過時に
信号を送出するタイマ部とを具備し、前回受信し
たデータと同一のデータを規定時間経過前に再度
受信したときは、上記データ処理装置に対する割
込み要求を抑圧することを特徴とする割込み制御
方式。
1. In a data processing system having a data processing device and a communication control device connected to the data processing device, the communication control device has a first buffer for temporarily storing received data, and a first buffer for storing previously received received data. a second buffer to hold, and a first buffer when received data is stored in the first buffer;
and a comparison calculation unit that compares the contents of the second buffer and detects a match, and a timer unit that is activated when the received data is stored in the first buffer and sends out a signal when a predetermined time has elapsed. An interrupt control method characterized in that when the same data as the received data is received again before a predetermined time elapses, an interrupt request to the data processing device is suppressed.
JP56132888A 1981-08-25 1981-08-25 Interruption controlling system Granted JPS5833748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56132888A JPS5833748A (en) 1981-08-25 1981-08-25 Interruption controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56132888A JPS5833748A (en) 1981-08-25 1981-08-25 Interruption controlling system

Publications (2)

Publication Number Publication Date
JPS5833748A JPS5833748A (en) 1983-02-28
JPS6116106B2 true JPS6116106B2 (en) 1986-04-28

Family

ID=15091892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56132888A Granted JPS5833748A (en) 1981-08-25 1981-08-25 Interruption controlling system

Country Status (1)

Country Link
JP (1) JPS5833748A (en)

Also Published As

Publication number Publication date
JPS5833748A (en) 1983-02-28

Similar Documents

Publication Publication Date Title
JPH05160842A (en) Multiplex communication controller
EP0893019B1 (en) Multiplex communication interface circuit and method
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
JPS6116106B2 (en)
JPS59191960A (en) Communication system
JPS62109441A (en) Data transmission system
JP2757847B2 (en) Double reception avoidance method in basic procedure
JP3008689B2 (en) Incorrect cable connection detection method between devices
JP3497179B2 (en) Bus management method for data processing system
JPH0354909B2 (en)
JPS63267039A (en) network system
JPH0470148A (en) Power line carrier communication control equipment
KR0141827B1 (en) Retransmitting apparatus for a facsimile
KR900004663B1 (en) Data communication interface circuit
JP2959860B2 (en) Multiplex transmission method
JPH02224446A (en) Communication control device
JPH06291772A (en) Operating state transition method for multiplex transmission system
JPH0264838A (en) Communication controller
JPS62213452A (en) Signal terminal equipment
JPH0681153U (en) Data communication processor
JPH01231454A (en) Token passing retransmission control system
JPH05260125A (en) Data transfer control system
JPH01117544A (en) Token passing retransmission control system
JPS62105243A (en) Recovery device for system fault
JPH04360342A (en) Method for avoiding buffer shortage in host computer system and communication processing device