JPS6126869B2 - - Google Patents
Info
- Publication number
- JPS6126869B2 JPS6126869B2 JP18913381A JP18913381A JPS6126869B2 JP S6126869 B2 JPS6126869 B2 JP S6126869B2 JP 18913381 A JP18913381 A JP 18913381A JP 18913381 A JP18913381 A JP 18913381A JP S6126869 B2 JPS6126869 B2 JP S6126869B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- circuit
- horizontal synchronization
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 5
- 230000000750 progressive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012052 concurrent chemoradiation therapy Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
この発明はCRTデイスプレイ装置に関し、画
像メモリに記憶した画像またはNTSC規格の画像
を個別に表示したり、あるいは両画像を混合表示
するようにしたCRTデイスプレイ装置に関する
ものである。
像メモリに記憶した画像またはNTSC規格の画像
を個別に表示したり、あるいは両画像を混合表示
するようにしたCRTデイスプレイ装置に関する
ものである。
従来、コンピユータシステムに利用されている
CCRTデイスプレイ装置は、コンピユータにより
計算した所定の画像情報を画像メモリに記憶させ
ておき、この記憶した画像情報をラスタスキヤン
に同期した順次走査によつて読出すことにより画
像として表示するものである。
CCRTデイスプレイ装置は、コンピユータにより
計算した所定の画像情報を画像メモリに記憶させ
ておき、この記憶した画像情報をラスタスキヤン
に同期した順次走査によつて読出すことにより画
像として表示するものである。
ところが近時、パーソナルコンビユータあるい
はホームコンピユータなどの普及に伴ない、同一
画面にコンピユータからの画像を個別に表示した
り、あるいはビデオデイスク装置からのNTSC規
格の画像とコンピユータからの画像とを混合表示
させたりすることが可能な装置が、デイスプレイ
装置の経済的利用およびコンピユータシステムの
機能の拡張を図る上で要望されている。
はホームコンピユータなどの普及に伴ない、同一
画面にコンピユータからの画像を個別に表示した
り、あるいはビデオデイスク装置からのNTSC規
格の画像とコンピユータからの画像とを混合表示
させたりすることが可能な装置が、デイスプレイ
装置の経済的利用およびコンピユータシステムの
機能の拡張を図る上で要望されている。
しかし、従来から使用されているCRTデイス
プレイ装置は順次走査方式によつて画像を表示
し、一方NTSC規格のCRTデイスプレイ装置では
飛越し走査方式によつて画像を表示するものであ
るため、走査方式の異なる画像を同一画面に表示
することはできない。
プレイ装置は順次走査方式によつて画像を表示
し、一方NTSC規格のCRTデイスプレイ装置では
飛越し走査方式によつて画像を表示するものであ
るため、走査方式の異なる画像を同一画面に表示
することはできない。
この発明はこのような事情に鑑みなされたもの
でその目的はコンピユータにより計算された画像
またはNTSC規格の画像を個別に表示したり、あ
るいは両画像を混合表示できるようにしたCRT
デイスプレイ装置を提供することにある。
でその目的はコンピユータにより計算された画像
またはNTSC規格の画像を個別に表示したり、あ
るいは両画像を混合表示できるようにしたCRT
デイスプレイ装置を提供することにある。
このためにこの発明によるCRTデイスプレイ
装置は、NTSC規格の映像同期信号の有無に応じ
て走査方式を順次走査または飛越し走査のいずれ
かに切換える回路を設けたものである。
装置は、NTSC規格の映像同期信号の有無に応じ
て走査方式を順次走査または飛越し走査のいずれ
かに切換える回路を設けたものである。
以下、図示する実施例に基づきこの発明を詳細
に説明する。
に説明する。
図はこの発明の一実施例を示すブロツク図であ
る。同図において、検出回路１はNTSC方式の映
像信号VEDに含まれる同期信号を、この同期信
号に対応した基準電圧と映像信号VEDとの電圧
比較により検出するもので、同期信号を検出した
場合には論理“０”の検出信号Ａを出力する。こ
の検出信号Ａは、水平同期信号発生回路２および
垂直カウンタ回路３へ供給される。
る。同図において、検出回路１はNTSC方式の映
像信号VEDに含まれる同期信号を、この同期信
号に対応した基準電圧と映像信号VEDとの電圧
比較により検出するもので、同期信号を検出した
場合には論理“０”の検出信号Ａを出力する。こ
の検出信号Ａは、水平同期信号発生回路２および
垂直カウンタ回路３へ供給される。
水平同期信号発生回路２は、NTSC規格に準じ
た飛越し走査用の水平同期信号HD1を発生する第
１の回路２０と、順次走査用の水平同期信号HD2
を発生する第２の回路２１とを有し、論理“０”
の検出信号Ａが制御信号として入力されるとスイ
ツチSWを第１の回路２０の側へ切換えて水平同
期信号HD1を選択出力し、また論理“１”の検出
信号Ａが入力されるとスイツチSWを第２の回路
２１の側へ切換えて水平同期信号HD2を選択出力
する。この回路２から選択出力される水平同期信
号（HD1またはHD2）は垂直カウンタ回路３へ供
給される。
た飛越し走査用の水平同期信号HD1を発生する第
１の回路２０と、順次走査用の水平同期信号HD2
を発生する第２の回路２１とを有し、論理“０”
の検出信号Ａが制御信号として入力されるとスイ
ツチSWを第１の回路２０の側へ切換えて水平同
期信号HD1を選択出力し、また論理“１”の検出
信号Ａが入力されるとスイツチSWを第２の回路
２１の側へ切換えて水平同期信号HD2を選択出力
する。この回路２から選択出力される水平同期信
号（HD1またはHD2）は垂直カウンタ回路３へ供
給される。
垂直カウンタ回路３は、論理“０”の検出信号
Ａが入力された場合には画像メモリ４に記憶され
た画像情報を飛越し走査によつて画像表示するた
めの信号YO〜Ynを出力する。すなわち、論理
“０”の検出信号Ａはインバータ３０によつて反
転されてアンドゲート３１および３４に供給され
る。アンドゲート３１の他の入力には水平同期信
号発生回路２から水平同期信号（HD1または
HD2）が供給され、その出力はノアゲート３３を
介してカウンタ３８のカウント入力信号として供
給されるように構成されている。また、アンドゲ
ート３４の他の入力にはカウンタ３８のキヤリイ
信号CARYが供給され、その出力はノアゲート３
６を介してＤ型フリツプフロツプ３７のクロツク
入力（CP）に供給される構成となつている。
Ａが入力された場合には画像メモリ４に記憶され
た画像情報を飛越し走査によつて画像表示するた
めの信号YO〜Ynを出力する。すなわち、論理
“０”の検出信号Ａはインバータ３０によつて反
転されてアンドゲート３１および３４に供給され
る。アンドゲート３１の他の入力には水平同期信
号発生回路２から水平同期信号（HD1または
HD2）が供給され、その出力はノアゲート３３を
介してカウンタ３８のカウント入力信号として供
給されるように構成されている。また、アンドゲ
ート３４の他の入力にはカウンタ３８のキヤリイ
信号CARYが供給され、その出力はノアゲート３
６を介してＤ型フリツプフロツプ３７のクロツク
入力（CP）に供給される構成となつている。
従つて、論理“０”の検出信号Ａが発生された
場合、水平同期信号発生回路２からは飛越し走査
用の水平同期信号HD1が入力されるため、カウン
タ３８は信号HD1の発生毎にカウント値を歩進す
る。また、フリツプフロツプ３７はカウンタ３８
のカウント動作が１巡する毎に発生するキヤリイ
信号CARYによつてそのＱ出力が論理“０”と論
理“１”とで繰り返し反転するものとなる。
場合、水平同期信号発生回路２からは飛越し走査
用の水平同期信号HD1が入力されるため、カウン
タ３８は信号HD1の発生毎にカウント値を歩進す
る。また、フリツプフロツプ３７はカウンタ３８
のカウント動作が１巡する毎に発生するキヤリイ
信号CARYによつてそのＱ出力が論理“０”と論
理“１”とで繰り返し反転するものとなる。
フリツプフロツプ３７のＱ出力は、垂直方向の
水平走査ラインの位置を示すライン番号信号Ｙの
うち最下位ビツト２０の信号Y0として出力さ
れ、カウンタ３８のカウント出力信号は信号Ｙの
うち第２ビツト２１〜最上位ビツト２nの信号Y1
〜Ynとして出力されるように構成されている。
水平走査ラインの位置を示すライン番号信号Ｙの
うち最下位ビツト２０の信号Y0として出力さ
れ、カウンタ３８のカウント出力信号は信号Ｙの
うち第２ビツト２１〜最上位ビツト２nの信号Y1
〜Ynとして出力されるように構成されている。
従つて、論理“０”の検出信号Ａが発生された
場合の信号Ｙは、フリツプフロツプ３７の反転動
作に応じて水平走査ラインのうち奇数番目あるい
は偶数番目の水平走査ライン位置を示すものとな
る。すなわち、フリツプフロツプ３７がセツトし
ていない期間において信号Ｙは偶数番目の水平走
査ライン位置を示し、またカウンタ３８のカウン
ト動作が１巡し（すなわち、１フイールド目の走
査が終了し）てフリツプフロツプ３７がセツトし
ている期間においては信号Ｙは奇数番目の水平走
査ライン位置を示すものとなる。従つて、画像メ
モリ４に対して水平走査ライン毎に画像情報を記
憶しておく一方、信号Ｙをアドレス信号として供
給すると、フリツプフロツプ３７がセツトしてい
ない期間では偶数アドレスの画像信号のみが読出
され、次いでフリツプフロツプ３７がセツトする
と奇数アドレスの画像信号のみが順次読出される
ものとなる。
場合の信号Ｙは、フリツプフロツプ３７の反転動
作に応じて水平走査ラインのうち奇数番目あるい
は偶数番目の水平走査ライン位置を示すものとな
る。すなわち、フリツプフロツプ３７がセツトし
ていない期間において信号Ｙは偶数番目の水平走
査ライン位置を示し、またカウンタ３８のカウン
ト動作が１巡し（すなわち、１フイールド目の走
査が終了し）てフリツプフロツプ３７がセツトし
ている期間においては信号Ｙは奇数番目の水平走
査ライン位置を示すものとなる。従つて、画像メ
モリ４に対して水平走査ライン毎に画像情報を記
憶しておく一方、信号Ｙをアドレス信号として供
給すると、フリツプフロツプ３７がセツトしてい
ない期間では偶数アドレスの画像信号のみが読出
され、次いでフリツプフロツプ３７がセツトする
と奇数アドレスの画像信号のみが順次読出される
ものとなる。
これにより、NTSC規格の同期信号に同期して
画像メモリ４に記憶した画像情報を読出すことが
可能となる。従つて、この読出した画像情報を
NTSC規格の映像信号に重畳させることにより、
NTSC規格の画像と画像メモリ４に記憶した画像
情報に対応した画像とを混合表示することができ
る。
画像メモリ４に記憶した画像情報を読出すことが
可能となる。従つて、この読出した画像情報を
NTSC規格の映像信号に重畳させることにより、
NTSC規格の画像と画像メモリ４に記憶した画像
情報に対応した画像とを混合表示することができ
る。
この場合、画像メモリ４に画像情報を記憶させ
ていない時にはNTSC規格の画像のみを単独に表
示できる。
ていない時にはNTSC規格の画像のみを単独に表
示できる。
一方、垂直カウンタ３は論理“１”の検出信号
Ａが入力された場合には画像メモリ４に記憶され
た画像情報を順次走査によつて画像表示するため
の信号Y0〜Ynを出力する。すなわち、論理
“１”の検出信号Ａは、アンドゲート３２および
３５へ供給される。アンドゲート３２の他の入力
にはフリツプフロツプ３７のＱ出力から信号Y0
が供給され、その出力はノアゲート３３を介して
カウンタ３８のカウント入力信号として供給され
る構成になつている。また、アンドゲート３５は
他の入力に順次走査用の水平同期信号HD2が供給
され、その出力はノアゲート３６を介してフリツ
プフロツプ３７のクロツク入力（CP）に供給さ
れる構成になつている。
Ａが入力された場合には画像メモリ４に記憶され
た画像情報を順次走査によつて画像表示するため
の信号Y0〜Ynを出力する。すなわち、論理
“１”の検出信号Ａは、アンドゲート３２および
３５へ供給される。アンドゲート３２の他の入力
にはフリツプフロツプ３７のＱ出力から信号Y0
が供給され、その出力はノアゲート３３を介して
カウンタ３８のカウント入力信号として供給され
る構成になつている。また、アンドゲート３５は
他の入力に順次走査用の水平同期信号HD2が供給
され、その出力はノアゲート３６を介してフリツ
プフロツプ３７のクロツク入力（CP）に供給さ
れる構成になつている。
従つて、論理“１”の検出信号Ａが発生された
場合、フリツプフロツプ３７は水平同期信号HD2
の発生毎に反転動作を繰り返す。すなわち、信号
Y0は水平同期信号HD2の発生毎に論理“０”を
“１”とを繰り返す。一方、カウンタ３８は信号
Y0がカウント入力信号として供給されるため、
信号Y0の発生毎にカウント値を歩進する。これ
により、信号Y0〜Ynからなる信号Ｙは水平同期
信号HD2の発生毎に奇数および偶数番目の水平走
査ラインを順次示すものとなる。この結果、画像
メモリ４に記憶させた画像情報を信号HD2に同期
して順次走査方式により読出すことができる。す
なわち、画像メモリ４に記憶させた画像情報を順
次走査による高解像度で画像表示することができ
る。
場合、フリツプフロツプ３７は水平同期信号HD2
の発生毎に反転動作を繰り返す。すなわち、信号
Y0は水平同期信号HD2の発生毎に論理“０”を
“１”とを繰り返す。一方、カウンタ３８は信号
Y0がカウント入力信号として供給されるため、
信号Y0の発生毎にカウント値を歩進する。これ
により、信号Y0〜Ynからなる信号Ｙは水平同期
信号HD2の発生毎に奇数および偶数番目の水平走
査ラインを順次示すものとなる。この結果、画像
メモリ４に記憶させた画像情報を信号HD2に同期
して順次走査方式により読出すことができる。す
なわち、画像メモリ４に記憶させた画像情報を順
次走査による高解像度で画像表示することができ
る。
なお、上記実施例においてカウンタ３８はカウ
ント動作が１巡した時にキヤリイ信号を発生する
もので構成したが、ボロー信号を発生するもので
構成することもできる。
ント動作が１巡した時にキヤリイ信号を発生する
もので構成したが、ボロー信号を発生するもので
構成することもできる。
以上の説明から明らかなようにこの発明による
CRTデイスプレイ装置は、NTSC規格の映像同期
信号の有無に応じて走査方式を順次走査または飛
越し走査のいずれかに切換える回路を設けたもの
であるため、コンピユータにより計算された画像
またはNTSC規格の画像を個別に表示したり、あ
るいは両画像と混合表示することが可能となる。
これにより、コンピユータシステムにビデオデイ
スク装置等からの映像信号を結合することがで
き、コンピユータシステムの機能の拡張という点
で極めて有効なものとなる。
CRTデイスプレイ装置は、NTSC規格の映像同期
信号の有無に応じて走査方式を順次走査または飛
越し走査のいずれかに切換える回路を設けたもの
であるため、コンピユータにより計算された画像
またはNTSC規格の画像を個別に表示したり、あ
るいは両画像と混合表示することが可能となる。
これにより、コンピユータシステムにビデオデイ
スク装置等からの映像信号を結合することがで
き、コンピユータシステムの機能の拡張という点
で極めて有効なものとなる。
図はこの発明の一実施例を示すブロツク図であ
る。 １……検出回路、２……水平同期信号発生回
路、３……垂直カウンタ回路、４……画像メモ
リ。
る。 １……検出回路、２……水平同期信号発生回
路、３……垂直カウンタ回路、４……画像メモ
リ。
Claims (1)
- 【特許請求の範囲】 １ NTSC規格の映像同期信号の有無を検出する
検出回路と、 この検出回路の検出信号を制御入力とし、上記
TNSC規格の映像同期信号を検出したときは飛越
し走査用の水平同期信号を、当該映像同期信号を
検出しないときは順次走査用の水平同期信号をそ
れぞれ選択出力する水平同期信号発生回路と、 この水平同期信号発生回路から供給される水平
同期信号を計数するカウンタ回路および前記検出
回路がNTSC規格の映像同期信号を検出したとき
その検出信号に応じて前記カウンタ回路のキヤリ
イ信号またはボロー信号により繰り返し反転出力
を送出するフリツプフロツプを有する垂直カウン
タ回路とを備え、 前記カウンタ回路とフフリツプフロツプの出力
信号により画像メモリの読出しアドレス信号を構
成したことを特徴とするCRTデイスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18913381A JPS5892171A (ja) | 1981-11-27 | 1981-11-27 | Ｃｒｔデイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18913381A JPS5892171A (ja) | 1981-11-27 | 1981-11-27 | Ｃｒｔデイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892171A JPS5892171A (ja) | 1983-06-01 |
| JPS6126869B2 true JPS6126869B2 (ja) | 1986-06-23 |
Family
ID=16235953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18913381A Granted JPS5892171A (ja) | 1981-11-27 | 1981-11-27 | Ｃｒｔデイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892171A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940775A (ja) * | 1982-08-30 | 1984-03-06 | Sharp Corp | 同期信号の位相合わせ回路 |
| JP2573925B2 (ja) * | 1985-07-16 | 1997-01-22 | 富士写真フイルム株式会社 | 画像ハ−ドコピ−作成装置 |
-
1981
- 1981-11-27 JP JP18913381A patent/JPS5892171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5892171A (ja) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010445B1 (ko) | 표시 제어 장치 | |
| US6320575B1 (en) | Memory controller and liquid crystal display using the memory controller | |
| JP2794727B2 (ja) | フィールド判別回路 | |
| JPS6126869B2 (ja) | ||
| JPH0234894A (ja) | ディスプレイコントローラ | |
| US5646700A (en) | Simultaneous write/read control apparatus for first-in-first-out memory | |
| JPS5913741B2 (ja) | デイスプレイ装置 | |
| JPH10260667A (ja) | 映像表示装置 | |
| JPS61267087A (ja) | 画像発生装置のオンライン検証システム | |
| KR930005808B1 (ko) | 화상 시스템 | |
| JP2658322B2 (ja) | 表示制御装置 | |
| SU1109787A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JPH0623792B2 (ja) | 輝度補間式波形表示装置 | |
| JPH0581113B2 (ja) | ||
| JPS63285591A (ja) | 画像表示装置 | |
| KR0176543B1 (ko) | 동기 신호 발생 장치 | |
| JPH01169487A (ja) | カーソル制御回路 | |
| JPH0128948B2 (ja) | ||
| JPH06149195A (ja) | Ｃｒｔ表示装置 | |
| JPH0348518B2 (ja) | ||
| JPS63124084A (ja) | キヤラクタ表示装置 | |
| JPS59175285A (ja) | 同期パルスの形成回路 | |
| JPH0623793B2 (ja) | ラスタ走査式波形表示装置の輝度補間方法 | |
| JPH01124891A (ja) | キャラクタ表示装置 |