Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6127907B2 - - Google Patents
[go: Go Back, main page]

JPS6127907B2 - - Google Patents

Info

Publication number
JPS6127907B2
JPS6127907B2 JP10866380A JP10866380A JPS6127907B2 JP S6127907 B2 JPS6127907 B2 JP S6127907B2 JP 10866380 A JP10866380 A JP 10866380A JP 10866380 A JP10866380 A JP 10866380A JP S6127907 B2 JPS6127907 B2 JP S6127907B2
Authority
JP
Japan
Prior art keywords
wiring
polycrystalline silicon
metal
layer
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10866380A
Other languages
English (en)
Other versions
JPS5732654A (en
Inventor
Kunio Kokubu
Tokujiro Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10866380A priority Critical patent/JPS5732654A/ja
Publication of JPS5732654A publication Critical patent/JPS5732654A/ja
Publication of JPS6127907B2 publication Critical patent/JPS6127907B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路装置、特にその表面上
の配線として2層以上の配線層が設けられた多層
配線構造に関する。
半導体集積回路装置に於ける配線としては、基
板シリコン内に不純物をドープして形成される配
線、不純物をドープした多結晶シリコンによる配
線および金属による配線が広く知られており、後
の2者は装置の表面に形成されている。しかし、
多結晶シリコンと金属による装置表面の2層配線
が、金属のみの1層配線と比較して、2倍の配線
密度を実現しているかというと、そうはなつてい
ない。これは、従来の2層配線に於いては、多結
晶シリコン配線形成によつて生ずる装置表面の凹
凸が障害となつて、この多結晶シリコン配線の上
に重ねて、金属配線を高密度で形成することが歩
留良く実現できなかつたためである。
本発明の目的は、歩留が向上すると共に配線密
度も向上した半導体集積回路装置を提供すること
にある。
本発明によれば、上層の一配線層の一方の端部
が下層の一配線層上に位置、他方の端部は下層の
一配線層と隣接する下層の他の配線層との間に位
置し、かつ上層の一配線層と下層の一配線層とは
これらの間に介在する絶縁層に設けられた開口を
介して電気的に接続されていることを特徴とする
半導体集積回路装置を得る。
以下、図面により本発明を詳細に説明する。
第1図aおよびbは従来の、特に多層配層部分
の平面図およびそのA―A′断面図である。第1
図において、装置表面に多結晶シリコン配線層群
1が形成され、その上に絶縁膜2を介して金属配
線群3が形成されている。金属配線群3を形成す
るには、写真食刻法などにより不要な部分、つま
り金属配線3同志の絶縁を取るための部分の金属
を除去しなければならない。しかしながら、この
とき多結晶シリコン配線1の端部の表面段差によ
り、写真食刻法の歩留、即ち選択エツチングのた
めのマスク端部の解像度が悪くなり、この結果、
不要な金属部分4が残留して隣接する金属配線3
が相互に接触するという事故が多発する。
これを避けて、互いに平行な多結晶シリコン配
線群1と金属配線群3とを形成する方法として、
従来は、第2図にその平面図および断面図を示す
ように、多結晶シリコン配線1の間に金属配線5
を形成する方法が採られていた。ところが、この
方法では、多結晶シリコン配線1と金属配線5の
電気的接触をとる場合に、多結晶シリコン配線1
の上に金属配線5の一部を張り出させた部分6を
形成しなければならない。そうすると、その張り
出させた側に隣接する金属配線5′は、張り出し
部分6の近くで張り出させた方向に折り曲げなけ
ればならなくなる。このため、金属配線5の密度
の向上には限界が生じてしまう。これは、両者の
電気的接続箇所が多くなるほど顕著になる。
すなわち、第3図に示すように、多結晶シリコ
ン配線群7に金属配線群8の電気的接触をとる毎
に、隣の金属配線8はその近くで折れ曲がる。
尚、第3図は模式的に示したもので、各配線7,
8の幅は示していない。そして、平行して走る配
線数が増えるほどその折り曲げ箇所は飛躍的に増
大する。この結果、半導体集積回路装置の製造に
用いるマスクの設計に要する時間を増大させ、さ
らには設計ミスを引き起こす要因となつている。
一方、多結晶シリコン配線との電気的接触をとつ
た金属配線の隣の列には、金属配線を走らせない
ようにすれば、マスク設計上の繁雑さは解消する
が、そのかわり金属配線の集積密度は著しく低下
する。
また、これとは逆に、直線状の金属配線群8の
下に多結晶シリコン配線7を張り出させて電気的
接触をとつたとしても、同じような設計上の繁雑
さが生じ、そして、これを解消しようとすれば、
今度は多結晶シリコン配線の集積密度が著しく低
下する。そこで、本発明はその一実施例を第4図
に示すように、多結晶シリコン配線11の上に金
属配線9を形成するにあたり、真上の位置に形成
するのではなくて、金属配線9をその端の線が多
結晶シリコン配線1の端の線よりずれた位置をと
り、なおかつ、金属配線9の巾の半分以上が多結
晶シリコン配線11の上にあるような位置に形成
するのである。金属配線9の端の線と多結晶シリ
コン酸線11の端の線の距離およびmは0.5μ
m以上あれば効果が大きい。従つて、このずらし
距離およびmがあるために、多結晶シリコン配
線11の端の線の段差部分の上は、金属配線9に
よつて被われるから、第1図の如く従来配線のよ
うな残留金属による隣接金属配線間の接触事故が
起きない。勿論、=mである必要は無い。
また、金属配線9の巾の半分以上が、多結晶シ
リコン配線11と重なつているので、金属配線9
と多結晶シリコン配線11との相互の電気的接触
は、それらの重なる部分に設けられた接触用穴1
0によつて行なうことができるから、その金属配
線9と隣り合う金属配線9には何らの影響も与え
ない。従つて、第2図の如き従来配線構造にあつ
たマスク設計上の素雑さはないしは、しかも配線
密度の著しい低下という問題が生じない。
このように、かかる集積回路装置は、歩留が向
上し、かつ配線密度も向上する。
尚、本発明は上記実施例に限定されず、例え
ば、下層の配線に重なり合う上層の配線の大きさ
を半分以上としたが、接触用穴10が形成できる
範囲内であれば、それより小さくすることができ
る。
又、両層とも同じ材質でつくつてもよい。
以上説明したように、本発明によれば、互いに
平行に走る多結晶シリコン配線群と金属配線群を
重ねた装置表面に於ける2層配線が、大きな集積
密度でしかも歩留よく実現できるのである。
【図面の簡単な説明】
第1図aおよびbはそれぞれ従来の多層配線構
造の一例を示す平面図およびそのA―A′断面
図、第2図aおよびbはそれぞれ従来の他の多層
配線構造を示す平面図およびそのA―A′断面
図、第3図はさらに他の従来例を示す平面図、第
4図aおよびbはそれぞれ本発明の一実施例によ
る多層配線構造の平面図およびそのA―A′断面
図である。 尚、第1図に於いて、1は多結晶シリコン配
線、2は絶縁膜、3は金属配線、4は残留した不
要な金属部分である。第2図に於いて、5,5′
は金属配線、6は金属配線のはり出し部分であ
る。第7図に於いては、7……多結晶シリコン配
線、8……金属配線、第4図では9……金属配
線、10……多結晶シリコン配線と金属配線との
電気的接触穴である。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁層を介して重り合う複数の配線層を有す
    る多層配線構造とされた半導体集積回路装置にお
    いて、上層の一配線層の長手方向端部の一方は前
    記下層の一配線層上に位置し、他方の長手方向端
    部は、下層の該一配線層と隣接する下層の他の配
    線層との間に位置していることを特徴とする半導
    体集積回路装置。
JP10866380A 1980-08-07 1980-08-07 Semiconductor integrated circuit device Granted JPS5732654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10866380A JPS5732654A (en) 1980-08-07 1980-08-07 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10866380A JPS5732654A (en) 1980-08-07 1980-08-07 Semiconductor integrated circuit device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP9494887A Division JPS63132455A (ja) 1987-04-17 1987-04-17 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS5732654A JPS5732654A (en) 1982-02-22
JPS6127907B2 true JPS6127907B2 (ja) 1986-06-27

Family

ID=14490516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10866380A Granted JPS5732654A (en) 1980-08-07 1980-08-07 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS5732654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62148703U (ja) * 1986-03-12 1987-09-19

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146050A (ja) * 1984-08-10 1986-03-06 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US4610742A (en) * 1984-11-15 1986-09-09 Teepak, Inc. Methods and materials for splicing tubular food casings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62148703U (ja) * 1986-03-12 1987-09-19

Also Published As

Publication number Publication date
JPS5732654A (en) 1982-02-22

Similar Documents

Publication Publication Date Title
JP3987847B2 (ja) Mim構造抵抗体を搭載した半導体装置
JP3116360B2 (ja) 自己整合型コンタクトホールの形成方法及び半導体装置
US6380049B1 (en) Semiconductor substrate and method of manufacturing semiconductor device
KR950034789A (ko) 반도체 집적회로장치 및 그 제조방법
JP2578577B2 (ja) コンタクトホール形成方法
JPH05175337A (ja) Vlsi回路の導体路配置
US6429521B1 (en) Semiconductor integrated circuit device and its manufacturing method
US10665544B2 (en) Semiconductor device including conductive patterns
JPS6127907B2 (ja)
JPWO2023126741A5 (ja)
JP2752863B2 (ja) 半導体装置
JPS6366060B2 (ja)
JPS63240045A (ja) 半導体装置
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JP2508831B2 (ja) 半導体装置
JP2692401B2 (ja) 薄膜コンデンサ
JPH07106514A (ja) 半導体集積回路装置
JP4218926B2 (ja) 半導体装置及びその製造方法
CN112652593A (zh) 半导体结构及其形成方法
US6278151B1 (en) Semiconductor device having wiring detour around step
JPS6148779B2 (ja)
KR100198635B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05343546A (ja) 半導体集積回路
KR0122516B1 (ko) 반도체 소자의 금속배선 콘택 제조방법
WO2022052558A1 (zh) 半导体结构及其制作方法