Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6129556B2 - - Google Patents
[go: Go Back, main page]

JPS6129556B2 - - Google Patents

Info

Publication number
JPS6129556B2
JPS6129556B2 JP52084612A JP8461277A JPS6129556B2 JP S6129556 B2 JPS6129556 B2 JP S6129556B2 JP 52084612 A JP52084612 A JP 52084612A JP 8461277 A JP8461277 A JP 8461277A JP S6129556 B2 JPS6129556 B2 JP S6129556B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
photosensitive resin
thickness
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52084612A
Other languages
English (en)
Other versions
JPS5310284A (en
Inventor
Kuniipukanpu Heruman
Kerunaa Warutaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS5310284A publication Critical patent/JPS5310284A/ja
Publication of JPS6129556B2 publication Critical patent/JPS6129556B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0614—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made after the completion of the source and drain regions, e.g. gate-last processes using dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/877—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
この発明は高抵抗半導体表面に接してイオン注
入によつてドープされた層があり、その上に半導
体に対してシヨツトキ・バリアを形成する第一電
極とオーム接触を形成する一つまたは複数の電極
が設けられている半導体デバイスの製造方法を対
象とする。 半導体技術において例えばシヨツトキ・ダイオ
ードおよびシヨツトキ・電界効果トランジスタの
ような一つの電極がシヨツトキ・バリアを構成し
ているデバイスは公知である。この種のデバイス
では例えばヒ化ガリウムの高抵抗基板上に薄い単
結晶層をガス相エピタキシ、溶融エピタキシ、ま
たは分子ビームエピタキシ等の方法により成長さ
せそれをデバイスの能動層とすることが多い。
1975年米国Washington，D.C.で開催された
“International Electronic Devices Meeting”の
Technical Digest”585―587ページに高抵抗ヒ化
ガリウム基板上に高抵抗エピタキシアル層を成長
させ、この層をイオン注入によつてドープする方
法が発表されている。Electronic Letters”，９
（1955），p.577〜578には高抵抗基板にイオンを注
入して薄いドープ層を作る方法が記載されてい
る。 一つの電極がシヨツトキ・バリアを構成する半
導体デバイスはスイツチング時間が短いことで知
られている。しかしこの種のデバイスのスイツチ
ング特性はデバイス中に存在する寄生抵抗によつ
て大きな影響を受けることが多い。この寄生抵抗
はデバイスに作られている一般に200nmから
500nmの間の厚さを持つ能動半導体層に基くもの
である。論理回路中にシヨツトキ・電界効果トラ
ンジスタを集積する場合この寄生抵抗は特に有害
である。この種の回路はシヨツトキ・電界効果ト
ランジスタは多くの場合ノーマリイ・オフ型電界
効果トランジスタとして構成され、その能動層の
厚さは通常の構成のものより薄く、ゲート電圧が
印加されていないときのシヨツトキ・バリアの下
の空乏層の厚さよりも薄い。 この種のデバイスに課せられたこのような要求
を満たすドーピング濃度は例えばヒ化ガリウムの
場合１０17cm-3程度であるから能動層の厚さは
100nm以下となる。シヨツトキ・電界効果トラン
ジスタに対してゲート電極の両側にソースおよび
ドレイン接触としてオーム接触を設けるとこれら
の接触の間の電流通流層が薄いためそれぞれの接
触シヨツトキ電極の下の能動チヤネル領域との間
に高い導通抵抗（通列抵抗）が発生する。シヨツ
トキ・ダイオードの場合は半導体基板に対するオ
ーム接触において同様なことが起る。この高い直
列抵抗によつてデバイスの高周波特性とスイツチ
ング時間がマイナスの影響を受ける。従つてこの
種のデバイスの構成に当つてはこの直列抵抗をで
きるだけ小さくすることが重要な目的となる。こ
の目的は能動半導体層の接続部として使用される
部分のドーピング濃度またはその厚さ（できれば
その双方）をできるだけ大きくすることによつて
達成される。“Solid―State Electronics”18
（1975），p.977〜981に記載されている方法に従い
GaAs中にテルルイオンを注入してキヤリヤ密度
が約７×1018cm-3の薄い層を作ることにより接続
部抵抗を低下させることは考えられることであ
る。しかしこのような層はそれに設けられたオー
ム接触に対して小さい直列抵抗を持つているけれ
どもこの層にはその高いドーピング濃度のためシ
ヨツトキ接触電極の近くに空乏層の形成が阻止さ
れるからシヨツトキ接触の形成は不可能である。 この発明の目的はシヨツトキ電極を備える半導
体デバイスにおいてそのシヨツトキ接触に悪い影
響を及ぼすことなく能動層に導くオーム接触の直
列抵抗を低下させることができる構成の製造方法
を提供することである。 この目的は本発明によれば次の工程からなる方
法によつて達成される。 (イ) 発半導体基板上に感光性樹脂層をつける (ロ) 感光性樹脂層を露光し現像してシヨツトキ・
バリア形成用の半導体基板表面区域から感光性
樹脂層を除去する (ハ) 感光性樹脂層を除去した区域内で半導体基板
に凹みをエツチする (ニ) 感光性樹脂層とそれを除去した半導体基板露
出区域にマスク層を設ける (ホ) 感光性樹脂層を現像してマスク層の感光性樹
脂層上に存在する部分を除去する (ヘ) マスク層の残留層を有する半導体基板をドー
ピングイオンで照射し、その際残留層の厚さと
ドーピングイオンの運動エネルギーを、残留層
の下にある半導体基板の区域がそれと境を接す
る区域よりも10ないし100の比率で低い濃度に
ドープされるように選ぶ (ト) 残留層を腐食除去する (チ) 半導体基板上に被覆層を設ける (リ) 被覆層を設けた半導体基板にテンパー処理を
加える (ヌ) 被覆層を腐食除去する (ル) ソース電極とドレイン電極とを引きはがし
法で設ける (ヲ) 半導体基板の凹みにシヨツトキ・バリア電
極を形成する 本発明による半導体デバイスの半導体基板とし
てGaAsを使用し、注入イオンとしてＳ，Si，
Se，Te中の一つまたは複数を用いると有利であ
る。 イオン注入は150〜500℃の間の半導体基板温度
で行うことができる。 半導体基板にエツチングにより形成する凹みは
50〜100nmの深さにすると有利である。 マスク層としては厚さ80〜140nm、特に120〜
130nmの二酸化シリコン層を設け、イオウイオン
を100KeVの加速エネルギーで注入することがで
きる。 被覆層の材料としてSi3N4，SiO2，AIN，AI2O3
中の一つを使用し、10〜200nmの厚さに設けると
有利である。 テンパー処理は800〜900℃の温度で５〜60分実
施するとよい。 次に図面を参照してこの発明による半導体デバ
イスの製作過程を説明する。 第１図から第５図までは製作過程の五段階にお
いての加工品の断面構造を示し、第６図は完成品
の断面構造を示す。 基板１としてヒ化ガリウム結晶を使用し、まず
その上に感光性樹脂層２を設ける。。この感光性
樹脂層をマスクを通して露光し、現像してシヨツ
トキ・ゲート電極を設ける基板表面区域を露出さ
せる。この区域３にエツチングによつて凹み４を
作る。続く工程で感光性樹脂層２と基板１の露出
面４との全面に二酸化シリコンのマスク層５を例
えばスパツタリングによつて設ける。この二酸化
シリコンマスク層５の厚さは続くイオン注入工程
においてこの層が形成するイオン注入マスクが注
入イオンの規定比率部分を吸収するように選ぶ。
イオン注入にエネルギー100KeVのイオウ原子を
使用するとき二酸化シリコンマスク層５の厚さを
126nmとすると照射イオンの16％だけが二酸化シ
リコンマスク層５を通り抜けてその下にある半導
体基板部分に侵入る。イオン注入にはイオウの外
シリコン、テルル、セレン等を使用することがで
きる。ただしマスク層で吸収される率は原子の種
類によつて異ることを注意する必要がある。マス
ク層５を照射イオンの16％だけが貫通するために
必要な厚さはイオンの加速エネルギーを100KeV
および300KeVとして次の表に示した値となる。
【表】 次の工程で感光性樹脂層２の残りを除去する。
その際感光性樹脂層の上にあつたマスク層も一緒
に除去される。感光性樹脂を取り去つた後に
GaAs基板の凹み４内にマスク層の一部６が残
る。この残留層６は基板の始めの表面からいくら
か突き出している。この状態で処理片を150℃か
ら500℃の間の温度に保持して全面にイオウイオ
ンビーム８を照射する。このイオウイオンは例え
ば100KeVに加速し、全照射量は1013〜1014イオ
ン／cm2とする。二酸化シリコン層で被覆されてい
ない区域９と１０（第４図）ではそれで被覆され
ている区域１１よりもイオンが深く基板内に進
む。イオン注入処理後二酸化シリコンの残留層６
をエツチして除去し続いて処理片の全面に例えば
スパツタリングによつて窒化シリコンよりなる被
覆層１２を設ける（第５図）。被覆層１２の厚さ
は100乃至200nmとする。この被覆層１２は照射
による損傷の回復処理中ヒ素の外部拡散による
GaAs結晶表面の分解を防止するためのものであ
る。被覆層１２の材料としてはSiO2，AINおよび
AI2O3も適している。 窒化シリコンよりなる被覆層１２を設けた後処
理片に800℃と900℃の間の温度で約20分間テンパ
ー処理を行なう。この処理に際して注入されたイ
オウ原子が電気的に活性化される。テンパー処理
被覆層１２を腐食剤例えばフツ化水素酸により除
去する。イオン注入とそれに続くテンパー処理に
よる活性化に際して窒化シリコン層で被覆されて
いる区域９，１０は被覆区域１１よりも高い濃度
にドープされる。これらの区域９，１０は二酸化
シリコンの残留層６の縁端があつた個所でドーピ
ング濃度が10乃至100の比率で低い区域１１に移
行する。続く工程で高濃度ドープ区域９，１０の
表面に金属接触層１５，１６を設ける（第６
図）。これらの接触層は低濃度ドープチヤネル区
域１１を被覆せずしかもできるだけその近くまで
拡がつているようにする。金属接触層１５，１６
のとりつけはひきはがし法による。まずGaAs基
板の表面全体に感光性樹脂層を設け、照射し現像
してその一部を除去する。続いて全面に金属層を
蒸着した後感光性樹脂層の残留部分を現像によつ
て除去するとその上にあつた金属層部分が一緒に
ひきはがされる。感光性樹脂層を密着露光すると
金属接触層１５，１６と低濃度ドープチヤネル区
域１１との間の間隔を0.5μｍという最小値とす
ることができる。電子線照射による場合には約
0.1μｍの間隔が可能である。金属接触層１５お
よび１６は第６図に示すように厚さ約10nmのゲ
ルマニウム層２０、厚さ約140nmの金属２１、厚
さ40nmのクロム層２２および厚さ160nmの第二
金層２３を順次に重ねた四層構造とするのが有利
である。基板の凹み４にシヨツトキ接触電極１７
を設ける。この電極はクロム層１８と金層１９を
重ねたものである。クロム層１８はヒ化ガリウム
結晶上に約10nmの厚さにつけ、その上に金層１
９を300nmの厚さにつける。
【図面の簡単な説明】
第１図ないし第６図は本発明方法の製造工程に
おいて始めから完成品に至るまで六つの段階にお
ける半導体デバイスの断面概念図である。 １…半導体基板、２…感光性樹脂、４…凹み、
５…マスク層、６…残留層、９，１０，１１…区
域、１２…被覆層、１５，１６…金属接触層、１
７…シヨツトキ接触電極。

Claims (1)

  1. 【特許請求の範囲】 １ 次の工程から成ることを特徴とする半導体デ
    バイスの製造方法。 (イ) 半導体基板１上に感光性樹脂層２をつける。 (ロ) 感光性樹脂層２を露光し現像してシヨツト
    キ・バリア形成用の半導体基板表面区域３から
    感光樹脂を除去する。 (ハ) 感光性樹脂を除去した区域３内で半導体基板
    １に凹み４をエツチする。 (ニ) 感光性樹脂層とそれを除去した半導体基板露
    出区域にマスク層５を設ける。 (ホ) 感光性樹脂層を現像してマスク層５の感光性
    樹脂層上に存在する部分を除去する。 (ヘ) マスク層５の残留層６を有する半導体基板１
    をドーピングイオン８で照射し、その際残留層
    ６の厚さとドーピングイオン８の運動エネルギ
    ーを、残留層６の下にある半導体基板の区域１
    １がそれと境を接する区域９，１０よりも１０
    ないし１００の比率で低い濃度にドープされる
    ように選ぶ。 (ト) 残留層６を腐食除去する。 (チ) 半導体基板上に被覆層１２を設ける。 (リ) 被覆層１２を設けた半導体基板１にテンパー
    処理を加える。 (ヌ) 被覆層１２を腐食除去する。 (ル) ソース電極１５とドレイン電極１６と引き
    はがし法で設ける。 (ヲ) 半導体基板１の凹み４にシヨツトキ・バリ
    ア電極１７を形成する。 ２ マスク層５の材料としてSiO2，Si3N4，
    AI2O3，AIN中の一つを使用することを特徴とす
    る特許請求の範囲第１項記載の方法。 ３ ヒ化ガリウム半導体基板１に対してＳ，Si，
    Se，Te中の一つまたはそれ以上のイオンを注入
    する特許請求の範囲第１項または第２項記載の方
    法。 ４ イオン注入を150℃と500℃の間の半導体基板
    温度で行うことを特徴とする特許請求の範囲第１
    項記載の方法。 ５ 凹み４を50nmと100nmの間の深さに作るこ
    とを特徴とする特許請求の範囲第１項ないし第４
    項のいずれか１項に記載の方法。 ６ マスク層５として厚さ80ないし140nmの二酸
    化シリコン層を設け、イオウイオンを100KeVの
    加速エネルギーで注入することを特徴とする特許
    請求の範囲第１項ないし第５項のいずれか１項に
    記載の方法。 ７ 被覆層１２の材料としてSi3N4，SiO2，
    AIN，AI2O3中の一つを使用することを特徴とす
    る特許請求の範囲第１項ないし第６項のいずれか
    １項に記載の方法。 ８ 被覆層１２を100ないし200nmの厚さにとり
    つけることを特徴とする特許請求の範囲第１項な
    いし第７項のいずれか１項に記載の方法。 ９ テンパー処理を800℃と900℃の間の温度で５
    分から60分の間実施することを特徴とする特許請
    求の範囲第１項ないし第８項のいずれか１項に記
    載の方法。 １０ 電極を金属の積層体より形成したことを特
    徴とする特許請求の範囲第１項ないし第９項のい
    ずれか１項に記載の方法。
JP8461277A 1976-07-15 1977-07-14 Semiconductor device with schottky barrier electrode and method of producing same Granted JPS5310284A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2631873A DE2631873C2 (de) 1976-07-15 1976-07-15 Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand

Publications (2)

Publication Number Publication Date
JPS5310284A JPS5310284A (en) 1978-01-30
JPS6129556B2 true JPS6129556B2 (ja) 1986-07-07

Family

ID=5983114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8461277A Granted JPS5310284A (en) 1976-07-15 1977-07-14 Semiconductor device with schottky barrier electrode and method of producing same

Country Status (6)

Country Link
US (1) US4173063A (ja)
JP (1) JPS5310284A (ja)
DE (1) DE2631873C2 (ja)
FR (1) FR2358751A1 (ja)
GB (1) GB1522296A (ja)
IT (1) IT1085840B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2419586A1 (fr) * 1978-03-08 1979-10-05 Thomson Csf Circuit integre et son procede de fabrication
US4373166A (en) * 1978-12-20 1983-02-08 Ibm Corporation Schottky Barrier diode with controlled characteristics
US4357178A (en) * 1978-12-20 1982-11-02 Ibm Corporation Schottky barrier diode with controlled characteristics and fabrication method
US4313971A (en) * 1979-05-29 1982-02-02 Rca Corporation Method of fabricating a Schottky barrier contact
FR2461358A1 (fr) * 1979-07-06 1981-01-30 Thomson Csf Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
US4393578A (en) * 1980-01-02 1983-07-19 General Electric Company Method of making silicon-on-sapphire FET
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
EP0063139A4 (en) * 1980-10-28 1984-02-07 Hughes Aircraft Co METHOD FOR MANUFACTURING A III-V BIPOLAR TRANSISTOR BY SELECTIVE ION IMPLANTATION AND DEVICE OBTAINED ACCORDING TO THIS PROCESS.
JPS57102075A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Semiconductor device and manufacture thereof
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors
US4694563A (en) * 1981-01-29 1987-09-22 Sumitomo Electric Industries, Ltd. Process for making Schottky-barrier gate FET
US4426765A (en) 1981-08-24 1984-01-24 Trw Inc. Process for fabrication of ohmic contacts in compound semiconductor devices
FR2513439B1 (fr) * 1981-09-18 1985-09-13 Labo Electronique Physique Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus
JPS5851572A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 半導体装置の製造方法
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
FR2525028A1 (fr) * 1982-04-09 1983-10-14 Chauffage Nouvelles Tech Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus
EP0105324A4 (en) * 1982-04-12 1986-07-24 Motorola Inc OHMIC CONTACT FOR TYPE N. GaAs
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
US4499481A (en) * 1983-09-14 1985-02-12 The United States Of America As Represented By The Secretary Of The Navy Heterojunction Schottky gate MESFET with lower channel ridge barrier
US5210042A (en) * 1983-09-26 1993-05-11 Fujitsu Limited Method of producing semiconductor device
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
JPS60193331A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置の製造方法
JPS6242568A (ja) * 1985-08-20 1987-02-24 Matsushita Electronics Corp 電界効果トランジスタの製造方法
JP2682043B2 (ja) * 1988-08-26 1997-11-26 富士通株式会社 化合物半導体装置の製造方法
JPH0372634A (ja) * 1989-08-11 1991-03-27 Toshiba Corp Ｍｅｓ　ｆｅｔの製造方法
US5204278A (en) * 1989-08-11 1993-04-20 Kabushiki Kaisha Toshiba Method of making MES field effect transistor using III-V compound semiconductor
JPH04171733A (ja) * 1990-11-02 1992-06-18 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
US5849620A (en) * 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
SE9503631D0 (sv) * 1995-10-18 1995-10-18 Abb Research Ltd A method for producing a semiconductor device comprising an implantation step
CA2540984C (en) 2003-10-10 2011-02-08 Lifecycle Pharma A/S A solid dosage form comprising a fibrate
US7923362B2 (en) 2005-06-08 2011-04-12 Telefunken Semiconductors Gmbh & Co. Kg Method for manufacturing a metal-semiconductor contact in semiconductor components
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
EP3136426B1 (en) * 2015-08-24 2019-04-03 IMEC vzw Method for producing a junction field effect transistor on a semiconductor substrate
RU2650350C1 (ru) * 2017-02-21 2018-04-11 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
GB1289740A (ja) * 1969-12-24 1972-09-20
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device
JPS4953780A (ja) 1972-09-28 1974-05-24
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
US3912546A (en) * 1974-12-06 1975-10-14 Hughes Aircraft Co Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor
US4029522A (en) * 1976-06-30 1977-06-14 International Business Machines Corporation Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors
US4063964A (en) * 1976-12-27 1977-12-20 International Business Machines Corporation Method for forming a self-aligned schottky barrier device guardring

Also Published As

Publication number Publication date
JPS5310284A (en) 1978-01-30
US4173063A (en) 1979-11-06
GB1522296A (en) 1978-08-23
DE2631873C2 (de) 1986-07-31
IT1085840B (it) 1985-05-28
FR2358751B1 (ja) 1982-11-19
DE2631873A1 (de) 1978-01-19
FR2358751A1 (fr) 1978-02-10

Similar Documents

Publication Publication Date Title
JPS6129556B2 (ja)
US5387529A (en) Production method of a MESFET semiconductor device
JPS5814068B2 (ja) 自動的に位置合せされたド−ピング領域を形成する方法
US4222164A (en) Method of fabrication of self-aligned metal-semiconductor field effect transistors
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung
JPS61274386A (ja) ３−５半導体デバイスを製造する方法
JPS582076A (ja) シヨツトキダイオ−ドの製造方法
JPH0467337B2 (ja)
US4936781A (en) Method of fabrication of a P+nn+ diode and of a bipolar transistor incorporating this diode utilizing the effect of neutralization of donor atoms by atomic hydrogen
EP0063139A1 (en) Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith
JPS6160591B2 (ja)
JPH0249012B2 (ja)
JP2837036B2 (ja) ゲート電極の形成方法
US5273918A (en) Process for the manufacture of a junction field effect transistor
JPS6261370A (ja) ＧａＡｓ電界効果型半導体装置
JPS59110171A (ja) 半導体装置の製造方法
JPS5955072A (ja) 半導体装置の製造方法
JP3042004B2 (ja) 半導体装置の製造方法
JPS60779A (ja) 半導体装置の製造方法
JPS59193071A (ja) 半導体装置の製造方法
JPH0626221B2 (ja) 半導体装置の製造方法
JPS62259472A (ja) 半導体装置
JPH02109342A (ja) 半導体装置の製造方法
JPS6057980A (ja) 半導体装置の製造方法
JPH03240244A (ja) 半導体装置とその製造方法