JPS6131491B2 - - Google Patents
Info
- Publication number
- JPS6131491B2 JPS6131491B2 JP56041504A JP4150481A JPS6131491B2 JP S6131491 B2 JPS6131491 B2 JP S6131491B2 JP 56041504 A JP56041504 A JP 56041504A JP 4150481 A JP4150481 A JP 4150481A JP S6131491 B2 JPS6131491 B2 JP S6131491B2
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- code
- switching signal
- syndrome
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明は誤り訂正兼誤り訂正符号発生回路、特
に高速な部分書込動作を伴う記憶装置に有効な誤
り訂正兼誤り訂正符号発生回路に関する。
に高速な部分書込動作を伴う記憶装置に有効な誤
り訂正兼誤り訂正符号発生回路に関する。
従来のこの種の誤り訂正回路は、情報符号とこ
れに対応する誤り訂正符号とに基いてシンドロー
ムを発生する演算手段、前記シンドロームを解読
する解読手段およびこの解読結果に基いて前記情
報符号とこれに対応する誤り訂正符号の誤りを訂
正する訂正手段から構成されている。
れに対応する誤り訂正符号とに基いてシンドロー
ムを発生する演算手段、前記シンドロームを解読
する解読手段およびこの解読結果に基いて前記情
報符号とこれに対応する誤り訂正符号の誤りを訂
正する訂正手段から構成されている。
また、従来この種の誤り訂正符号発生回路は、
情報符号からこれに対応する誤り訂正符号を発生
する演算手段および前記情報符号とこれに対応す
る誤り訂正符号を出力する出力手段から構成され
ている。
情報符号からこれに対応する誤り訂正符号を発生
する演算手段および前記情報符号とこれに対応す
る誤り訂正符号を出力する出力手段から構成され
ている。
そして、シンドロームおよび誤り訂正符号の並
行発生を要するような高速部分書込み動作は、前
記誤り訂正回路と誤り訂正符号発生回路とを用い
て、誤り訂正回路において訂正手段に入力される
情報符号とこれに対応する誤り訂正符号とに対し
てそれぞれ別個の入力手段を設け、この入力手段
と誤り訂正符号発生回路の各出力手段とを接続
し、書込み情報のバイト位置を指定するゾーン指
定信号により読出情報符号と書込情報のうちから
誤り訂正符号発生回路に入力すべき情報符号を選
択出力する選択手段を設け、訂正手段はゾーン指
定信号により指定されない位置の前記情報符号の
誤りに係る位置の前記情報符号と発生される誤り
訂正符号とを訂正するような構成により実現でき
る。
行発生を要するような高速部分書込み動作は、前
記誤り訂正回路と誤り訂正符号発生回路とを用い
て、誤り訂正回路において訂正手段に入力される
情報符号とこれに対応する誤り訂正符号とに対し
てそれぞれ別個の入力手段を設け、この入力手段
と誤り訂正符号発生回路の各出力手段とを接続
し、書込み情報のバイト位置を指定するゾーン指
定信号により読出情報符号と書込情報のうちから
誤り訂正符号発生回路に入力すべき情報符号を選
択出力する選択手段を設け、訂正手段はゾーン指
定信号により指定されない位置の前記情報符号の
誤りに係る位置の前記情報符号と発生される誤り
訂正符号とを訂正するような構成により実現でき
る。
このように、従来の誤り訂正回路と誤り訂正符
号発生回路とは別々に構成されており、しかも使
用入力端子数が多く集積化に不向きであるという
欠点がある。
号発生回路とは別々に構成されており、しかも使
用入力端子数が多く集積化に不向きであるという
欠点がある。
また、誤り訂正回路と誤り訂正符号発生回路と
を接合して集積化を図れば、ピンネツクの問題は
やゝ緩和されるものの、包含される回路数が増加
するため、やはり集積化に不向きであるという欠
点は解消されない。
を接合して集積化を図れば、ピンネツクの問題は
やゝ緩和されるものの、包含される回路数が増加
するため、やはり集積化に不向きであるという欠
点は解消されない。
本発明の目的は高速部分書込動作が可能かつ集
積化に好適な誤り訂正兼誤り訂正符号発生回路を
提供することにある。
積化に好適な誤り訂正兼誤り訂正符号発生回路を
提供することにある。
本発明の回路は、接・断のいずれかに予め指定
される切替信号を受ける切替手段、この切替信号
が断のときは情報符号とこれに対応する誤り訂正
符号とに基いてシンドロームを発生し前記切替信
号が接のときは前記情報符号に基いて誤り訂正符
号を発生する演算手段、前記切替信号が断・接に
応じてそれぞれ前記シンドロームと外部から与え
られる前記シンドロームのいずれかを解読する解
読手段、この解読結果に基いて前記切替信号が断
のときは前記情報符号の誤りを訂正するとともに
前記演算手段が発生する前記シンドロームを外部
へ出力し前記切替信号が接のときは前記情報符号
とこれに対応する誤り訂正符号とを訂正する訂正
手段および前記切替信号が断のときの前記演算手
段への誤り訂正符号と前記切替信号が接のときの
前記解読手段へのシンドロームとを同一導線によ
り入力する入力手段を同一基板上に形成したこと
を特徴とする。
される切替信号を受ける切替手段、この切替信号
が断のときは情報符号とこれに対応する誤り訂正
符号とに基いてシンドロームを発生し前記切替信
号が接のときは前記情報符号に基いて誤り訂正符
号を発生する演算手段、前記切替信号が断・接に
応じてそれぞれ前記シンドロームと外部から与え
られる前記シンドロームのいずれかを解読する解
読手段、この解読結果に基いて前記切替信号が断
のときは前記情報符号の誤りを訂正するとともに
前記演算手段が発生する前記シンドロームを外部
へ出力し前記切替信号が接のときは前記情報符号
とこれに対応する誤り訂正符号とを訂正する訂正
手段および前記切替信号が断のときの前記演算手
段への誤り訂正符号と前記切替信号が接のときの
前記解読手段へのシンドロームとを同一導線によ
り入力する入力手段を同一基板上に形成したこと
を特徴とする。
次に本発明の一実施例について図面を参照して
詳細に説明する。
詳細に説明する。
図における本発明の実施例は、論理ブロツク１
５および論理ブロツク１５′であり、第１および
第２の論理ブロツク１５および１５′の内部の論
理構成は等しく、それぞれの回路および端子は１
〜９および１′〜９′に対応しているので、以下で
は第１の論理ブロツク１５を中心に説明し異なる
ところは第２の論理ブロツク１５′についても説
明する。
５および論理ブロツク１５′であり、第１および
第２の論理ブロツク１５および１５′の内部の論
理構成は等しく、それぞれの回路および端子は１
〜９および１′〜９′に対応しているので、以下で
は第１の論理ブロツク１５を中心に説明し異なる
ところは第２の論理ブロツク１５′についても説
明する。
すなわち、本発明の実施例は切替手段である入
力端子１、演算手段である符号発生兼復号器２、
解読手段である弁別器３、訂正手段である訂正器
４および入力手段である端子５とから構成されて
いる。
力端子１、演算手段である符号発生兼復号器２、
解読手段である弁別器３、訂正手段である訂正器
４および入力手段である端子５とから構成されて
いる。
入力端子１と１′とは予めそれぞれ論理“０”
と“１”とに指定されている。
と“１”とに指定されている。
また、第１論理ブロツク１５の出力端子７と第
２論理ブロツク１５′の入力端子５′とが外部接続
されている。
２論理ブロツク１５′の入力端子５′とが外部接続
されている。
参照記号１０は読出情報符号１１と外部から与
えられる書込情報符号１３のうちから情報位置毎
にゾーン指定信号１４により入力端子６′に選択
出力するための選択器である。
えられる書込情報符号１３のうちから情報位置毎
にゾーン指定信号１４により入力端子６′に選択
出力するための選択器である。
ゾーン指定信号１４は弁別器３′と訂正器４′に
も供給されて、ゾーン指定信号１４により指定さ
れない位置の情報符号の誤りに係る位置の情報符
号とこれに対応する誤り訂正符号とを訂正するの
にも使用される。
も供給されて、ゾーン指定信号１４により指定さ
れない位置の情報符号の誤りに係る位置の情報符
号とこれに対応する誤り訂正符号とを訂正するの
にも使用される。
(i) 読出動作
ゾーン指定信号１４の全ビツトが論理“０”
ならば、記憶装置から読み出される情報符号１
１とこれに対応する誤り訂正符号１２との誤り
訂正が行われ、それぞれ出力端子８と７′とか
ら外部に出力されるという読出動作が行われ
る。
ならば、記憶装置から読み出される情報符号１
１とこれに対応する誤り訂正符号１２との誤り
訂正が行われ、それぞれ出力端子８と７′とか
ら外部に出力されるという読出動作が行われ
る。
読出情報符号１１を構成する各情報ビツトは
定められた論理により符号発生兼復号器２にお
いて排他的論理和演算が行われて復号化され、
誤り訂正符号を発生し、これと読出情報符号１
１に対応する読出誤り訂正符号１２との排他的
論理和演算の結果、シンドロームを発生して、
弁別器３と訂正器４とに出力する。
定められた論理により符号発生兼復号器２にお
いて排他的論理和演算が行われて復号化され、
誤り訂正符号を発生し、これと読出情報符号１
１に対応する読出誤り訂正符号１２との排他的
論理和演算の結果、シンドロームを発生して、
弁別器３と訂正器４とに出力する。
弁別器３おいては、このシンドロームを解読
し、解読結果を訂正器４に出力する。この際、
入力端子１は論理“０”に指定されているた
め、弁別器３は誤り訂正符号１２を受け入れ
ず、またシンドロームの解読結果のうち読出誤
り訂正符号１２の誤りを指摘する情報は訂正器
４に出力しない。
し、解読結果を訂正器４に出力する。この際、
入力端子１は論理“０”に指定されているた
め、弁別器３は誤り訂正符号１２を受け入れ
ず、またシンドロームの解読結果のうち読出誤
り訂正符号１２の誤りを指摘する情報は訂正器
４に出力しない。
したがつて、訂正器４においては、読出情報
符号１１のみの誤りを解読結果に基いて出力端
子８から、そして符号発生兼復号器２から出力
される符号はそのまゝ訂正器４から出力端子７
を介して入力端子５′にそれぞれ外部出力され
る。
符号１１のみの誤りを解読結果に基いて出力端
子８から、そして符号発生兼復号器２から出力
される符号はそのまゝ訂正器４から出力端子７
を介して入力端子５′にそれぞれ外部出力され
る。
一方、ゾーン指定信号１４はオール“０”で
あるため、選択器１０から読出情報符号１１の
全情報ビツトが符号発生兼復号器２′に入力さ
れる。第２論理ブロツク１５′においては、入
力端子１′が論理“１”に指定されているた
め、入力端子５′に与えられるシンドロームは
符号発生兼復号器２′には入力されず、弁別器
３′にのみ入力される。
あるため、選択器１０から読出情報符号１１の
全情報ビツトが符号発生兼復号器２′に入力さ
れる。第２論理ブロツク１５′においては、入
力端子１′が論理“１”に指定されているた
め、入力端子５′に与えられるシンドロームは
符号発生兼復号器２′には入力されず、弁別器
３′にのみ入力される。
この結果、符号発生兼復号器２′においては
読出情報１１を構成する各情報ビツトについて
定められた論理により誤り訂正符号を発生し訂
正器４′に出力する。
読出情報１１を構成する各情報ビツトについて
定められた論理により誤り訂正符号を発生し訂
正器４′に出力する。
弁別器３′においては、入力端子１′が論理
“１”に指定されているため、この誤り訂正符
号は受け入れず、入力端子５′から与えられる
シンドロームを解読し、解読結果を訂正回路
４′に出力する。
“１”に指定されているため、この誤り訂正符
号は受け入れず、入力端子５′から与えられる
シンドロームを解読し、解読結果を訂正回路
４′に出力する。
訂正回路４′においては、入力端子１′が論理
“１”かつゾーン指定信号がオール“０”のた
め、この解読結果に基いて、読出情報符号１１
と、これから発生された誤り訂正符号の誤りを
訂正し、それぞれ出力端子８′と７′から外部に
出力する。もつとも出力端子８′から出力され
る情報符号は出力端子８から出力される情報符
号と重複するので受取る側で却下される。
“１”かつゾーン指定信号がオール“０”のた
め、この解読結果に基いて、読出情報符号１１
と、これから発生された誤り訂正符号の誤りを
訂正し、それぞれ出力端子８′と７′から外部に
出力する。もつとも出力端子８′から出力され
る情報符号は出力端子８から出力される情報符
号と重複するので受取る側で却下される。
(ii) 書込動作
ゾーン指定信号１４の全ビツトが論理“１”
ならば、外部から与えられる外部書込情報符号
１３に対応する誤り訂正符号を発生して出力端
子７′から、また前記外部書込情報符号１３を
出力端子８′からそれぞれ記憶装置に書きこむ
という書込動作が行われる。
ならば、外部から与えられる外部書込情報符号
１３に対応する誤り訂正符号を発生して出力端
子７′から、また前記外部書込情報符号１３を
出力端子８′からそれぞれ記憶装置に書きこむ
という書込動作が行われる。
この場合には、ゾーン指定信号がオール
“１”のため、選択器１０は外部書込情報符号
１３のみを符号発生兼復号器２′に出力し、ま
た弁別器３′と訂正器４′の機能は抑制され、出
力端子７′からは外部書込情報符号１３から符
号発生兼復号器２′において発生された誤り訂
正符号がそのまゝ記憶装置に出力されることに
なる。
“１”のため、選択器１０は外部書込情報符号
１３のみを符号発生兼復号器２′に出力し、ま
た弁別器３′と訂正器４′の機能は抑制され、出
力端子７′からは外部書込情報符号１３から符
号発生兼復号器２′において発生された誤り訂
正符号がそのまゝ記憶装置に出力されることに
なる。
(iii) 部分書込動作
ゾーン指定信号１４のビツトに論理“０”と
論理“１”が混在していると、論理“０”と
“１”指定のビツトに対応する位置の情報符号
はそれぞれ読出動作と書込動作が行われるとい
う部分書込動作が行われる。
論理“１”が混在していると、論理“０”と
“１”指定のビツトに対応する位置の情報符号
はそれぞれ読出動作と書込動作が行われるとい
う部分書込動作が行われる。
この場合には、出力端子８′からはゾーン指
定信号１４に対応して読出情報符号１１と外部
書込情報符号１３のそれぞれ一部分が混在した
情報符号が訂正器４′において訂正されて外部
に出力される。
定信号１４に対応して読出情報符号１１と外部
書込情報符号１３のそれぞれ一部分が混在した
情報符号が訂正器４′において訂正されて外部
に出力される。
また、出力端子７′からは前記の混在情報符
号に基いて符号発生兼復号器２′において発生
された誤り訂正符号が訂正器４′において訂正
されて外部に出力される。
号に基いて符号発生兼復号器２′において発生
された誤り訂正符号が訂正器４′において訂正
されて外部に出力される。
ただし、訂正器４′においては読出情報符号
１１の誤りに起因する訂正のみが行われなけれ
ばならないため、混在情報符号のうちの読出情
報符号１１が占める位置と、誤り訂正符号のう
ちの読出情報符号１１がその発生論理に係る位
置とをゾーン指定信号１４に基いて弁別器３′
と訂正器４′とに報和させるようにしている。
１１の誤りに起因する訂正のみが行われなけれ
ばならないため、混在情報符号のうちの読出情
報符号１１が占める位置と、誤り訂正符号のう
ちの読出情報符号１１がその発生論理に係る位
置とをゾーン指定信号１４に基いて弁別器３′
と訂正器４′とに報和させるようにしている。
本発明には、以上のように、接・断のいずれか
に予め指定される切替信号を入力する入力手段
と、この切替信号に対応して外部シンドロームを
弁別手段に、鈍出誤り訂正符号を演算手段にそれ
ぞれ同一導線により入力する入力手段とを設けた
ことにより、高速動作が可能かつ入出力端子数の
少い同一構成の回路２つで、読り訂正回路と誤り
訂正符号発生回路とを構成できるようになるた
め、集積化に好適な誤り訂正兼誤り訂正符号回路
を提供できるという効果がある。
に予め指定される切替信号を入力する入力手段
と、この切替信号に対応して外部シンドロームを
弁別手段に、鈍出誤り訂正符号を演算手段にそれ
ぞれ同一導線により入力する入力手段とを設けた
ことにより、高速動作が可能かつ入出力端子数の
少い同一構成の回路２つで、読り訂正回路と誤り
訂正符号発生回路とを構成できるようになるた
め、集積化に好適な誤り訂正兼誤り訂正符号回路
を提供できるという効果がある。
図は本発明の一実施例を示す。
図において、１，１′，５，５′，６，６′，
９，９′……入力端子、７，７′，８，８′……出
力端子、２，２′……符号発生兼復号器、３，
３′……弁別器、４，４′……訂正器、１０……選
択器、１１……読出情報符号、１２……読出誤り
訂正符号、１３……外部書込情報符号、１４……
ゾーン指定信号、１５……第１論理ブロツク、１
５′……第２論理ブロツク。
９，９′……入力端子、７，７′，８，８′……出
力端子、２，２′……符号発生兼復号器、３，
３′……弁別器、４，４′……訂正器、１０……選
択器、１１……読出情報符号、１２……読出誤り
訂正符号、１３……外部書込情報符号、１４……
ゾーン指定信号、１５……第１論理ブロツク、１
５′……第２論理ブロツク。
Claims (1)
- １ 接・断のいずれかに予め指定される切替信号
を受ける切替手段、この切替信号が断のときは情
報符号とこれに対応する誤り訂正符号とに基いて
シンドロームを発生し前記切替信号が接のときは
前記情報符号に基いて誤り訂正符号を発生する演
算手段、前記切替信号が断・接に応じてそれぞれ
前記シンドロームと外部から与えられる前記シン
ドロームのいずれかを解読する解読手段、この解
読結果に基いて前記切替信号が断のときは前記情
報符号の誤りを訂正するとともに前記演算手段が
発生する前記シンドロームを外部へ出力し前記切
替信号が接のときは前記情報符号とこれに対応す
る誤り訂正符号とを訂正する訂正手段および前記
切替信号が断のときの前記演算手段への誤り訂正
符号と前記切替信号が接のときの前記解読手段へ
のシンドロームとを同一導線により入力する入力
手段を同一基板上に形成したことを特徴とする誤
り訂正兼誤り訂正符号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041504A JPS57155645A (en) | 1981-03-20 | 1981-03-20 | Error correcting and error correction code generating circuit in combination |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041504A JPS57155645A (en) | 1981-03-20 | 1981-03-20 | Error correcting and error correction code generating circuit in combination |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57155645A JPS57155645A (en) | 1982-09-25 |
| JPS6131491B2 true JPS6131491B2 (ja) | 1986-07-21 |
Family
ID=12610189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56041504A Granted JPS57155645A (en) | 1981-03-20 | 1981-03-20 | Error correcting and error correction code generating circuit in combination |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57155645A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029071A (ja) * | 1983-07-14 | 1985-02-14 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
| JPS6380629A (ja) * | 1986-09-24 | 1988-04-11 | Railway Technical Res Inst | メギツト型復号器 |
-
1981
- 1981-03-20 JP JP56041504A patent/JPS57155645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57155645A (en) | 1982-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6938193B1 (en) | ECC circuit-containing semiconductor memory device and method of testing the same | |
| EP0381405A1 (en) | Semiconductor memory device having mask rom structure | |
| JPS6151814B2 (ja) | ||
| JPS632370B2 (ja) | ||
| JP2539343B2 (ja) | 簡単化されたシンドロ−ムワ−ドをもつエラ−訂正回路及び訂正方法 | |
| JPS6131491B2 (ja) | ||
| US5337317A (en) | Minimizing the programming time in a semiconductor integrated memory circuit having an error correction function | |
| US4723245A (en) | IC chip error detecting and correcting method including automatic self-checking of chip operation | |
| US4739505A (en) | IC chip error detecting and correcting apparatus with automatic self-checking of chip operation | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JPH01196647A (ja) | 誤り訂正機能を有する記憶装置 | |
| JPH01135126A (ja) | 誤り訂正情報出力回路 | |
| JPS583195A (ja) | イメ−ジ処理のためのメモリ・システム | |
| JP2555336B2 (ja) | チツプ動作の自動自己診断を伴うｉｃチツプの誤り検出訂正装置及びその方法 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JP3150689B2 (ja) | Ｒｏｍ式ディジタル演算回路 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH05314021A (ja) | メモリエラー修正回路 | |
| JPS61182151A (ja) | 半導体記憶装置 | |
| JPH03237539A (ja) | 電子ディスク装置 | |
| JPS6232821B2 (ja) | ||
| JPS61192099A (ja) | 半導体記憶装置 | |
| JPS63126040A (ja) | 誤り訂正・検出の符号系構成方法 | |
| JPS6029414B2 (ja) | 誤り訂正回路 |