JPS6131644B2 - - Google Patents
Info
- Publication number
- JPS6131644B2 JPS6131644B2 JP55159267A JP15926780A JPS6131644B2 JP S6131644 B2 JPS6131644 B2 JP S6131644B2 JP 55159267 A JP55159267 A JP 55159267A JP 15926780 A JP15926780 A JP 15926780A JP S6131644 B2 JPS6131644 B2 JP S6131644B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 43
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 43
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は電流増幅回路に関する。
一般に単一電源の回路システム、例えばカメラ
用ICに使用される電流増幅回路においては、カ
メラ用ICの負荷素子としてLEDを駆動する場
合、単一電源電圧で低電圧から動作すること、電
流増幅率が大きくでき、正確である（精度がよ
い）ことが要求される。この要求を従来の電流増
幅回路で満足させようとすれば、非常に複雑な回
路構成となるばかりでなく、増幅率の誤差も大き
く精度もあまり良好なものが得られない。 本発明は上記の事情に鑑みてなされたもので、
電流増幅率が使用トランジスタのエミツタ面積比
だけで決まるような回路構成とすることによつ
て、低い電源電圧から動作でき、しかも簡単な回
路構成にて大きな電流増幅率が得られるだけでな
く誤差の少ない高精度の電流増幅率が得られる電
流増幅回路を提供することを目的とする。 以下、図面を参照して本発明の一実施例を詳細
に説明する。 第１図は本発明の電流増幅回路の基本回路を示
している。図において電源 Ｖccとアース GND
間に第１の入力電流源 ＩIN1とベース・コレ
クタ間が接続された第１のトランジスタQ1とベ
ース・コレクタ間が接続された第２のトランジス
タQ2とが順次直列に接続されている。また第３
のトランジスタQ3のコレクタは上記電源Ｖccに、
ベースは上記第１のトランジスタQ1のコレクタ
に、エミツタは電流印加回路、例えば、第２の入
力電流源ＩIN2を介してアースGNDにそれぞれ接
続されている。 また上記第３のトランジスタQ3のエミツタか
らベース電流が供給され、エミツタがアース
GNDに接続され、コレクタが出力端OUTに接続
される第４のトランジスタQ4が設けられてい
る。上記第３および第４のトランジスタQ3，Q4
はそれぞれ複合エミツタトランジスタで構成され
ている。さらに本回路は、ベースに印加されるス
イツチング信号ＶSWによりオン・オフするスイツ
チング用のトランジスタＱSWが設けられており、
このスイツチング用トランジスタＱSWのエミツタ
はアースGNDに接続され、コレクタは上記第１
のトランジスタQ1のベース・コレクタ相互接続
点に接続されている。 次に上記のように構成された電流増幅回路の動
作を説明する。今、スイツチング用トランジスタ
ＱSWのベースに加えられるスイツチング信号ＶSW
がハイ“Ｈ”レベルの場合には、スイツチング用
トランジスタＱSWはオン状態となり、トランジス
タQ3，Q4はカツトオフし、出力端OUTからの出
力電流ＩOUTは零となる。逆にスイツチング用ト
ランジスタＱSWのベースに印加されるスイツチン
グ信号ＶSWがロウ“Ｌ”レベルの場合には、スイ
ツチング用トランジスタＱSWはカツトオフとな
り、トランジスタQ3のベースにはダイオード動
作するトランジスタQ1，Q2の順方向電圧の和に
等しい電圧が加わり、トランジスタQ3とトラン
ジスタQ4が能動状態となり、出力端OUTから出
力電流ＩOUTが得られる。 上記スイツチング用トランジスタＱSWがカツト
オフし、トランジスタQ3，Q4の回路が能動状態
となつている場合の出力電流ＩOUTは次のように
して求めることができる。一般にトランジスタが
能動状態で動作している時のベース・エミツタ間
電圧ＶBEは次式で表わされる。 ＶBE＝ＶT・ｌoＩｃ／Ａ・Ｉｓ ……(1) ここで、ＶT：熱電圧、Ic：コレクタ電流、 Ａ：エミツタ面積、Ｉs：飽和電流 である。 第１図の回路におけるトランジスタQ1〜Q4の
ベース・エミツタ間電圧をそれぞれＶBE（Q1）〜
ＶBE（Q4）とすると、次式を得る。 ＶBE（Q1）＋ＶBE（Q2） ＝ＶBE（Q3）＋ＶBE（Q4） ……(2) トランジスタQ1，Q2のコレクタ電流は共に入
力電流源ＩIN1からの電流ＩIN1に等しい。トラン
ジスタQ3のコレクタ電流は別の入力電流源ＩIN2
からの電流ＩIN2に等しい。この時、トランジス
タQ4のコレクタ電流ＩOUTが得られたとすると、
上記(2)式は次のように表わせる。 ＶTｌoＩＩＮ１／Ａ１・Ｉｓ＋ＶTｌoＩＩＮ１／Ａ２
・Ｉｓ ＝ＶTｌoＩＩＮ２／Ａ３・Ｉｓ＋ＶTｌoＩＯＵＴ／
Ａ４・Ｉｓ……(3) (3)式を変形すると出力電流ＩOUTが求められる。 ＩOUT＝Ａ３・Ａ４／Ａ１・Ａ２・I2 IN1ＩIN2……(4) ここで、 ＩIN2＝ｋ・ＩIN1 ……(5) とする。ここでA1〜A4はそれぞれトランジスタ
Q1〜Q4のエミツタ面積であり、ｋは電流比であ
る。つまり、入力電流源ＩIN2の電流が入力電流
源ＩIN1の電流に比例すると仮定すれば次式が求
まる。 ＩOUT＝Ａ３・Ａ４／Ａ１・Ａ２ １／ｋ・ＩIN1……
(6) 上記(6)式から出力電流ＩOUTは入力電流源ＩIN1
の電流に比例することがわかる。この時の比例係
数はエミツタ面積A1〜A4と電流比ｋで決まる。
したがつて、電流増幅率Ｇは Ｇ＝ＩＯＵＴ／ＩＩＮ１＝Ａ３・Ａ４／ｋ・Ａ１・Ａ
２……(7) で与えられる。すなわち、増幅率Ｇは面積比と電
流比で決まるので、温度による影響、すなわち、
その温度係数を小さくできる。 次に上述した第１図の基本的回路を具体化した
第２図に示すような電流増幅回路におけるシミユ
レーシヨン実験を行ない、回路特性の評価を行な
う。第２図の回路においてはｋ＝１、A1＝A2＝
１、A3＝５、A4＝10、増幅率Ｇを50として設計
している。図において、カレントミラー回路を構
成するトランジスタＱN1，ＱN3は前述した入力電
流ＩIN1を与え、トランジスタＱN2とカレントミ
ラー回路を構成するトランジスタＱP1，ＱP2は前
述した入力電流ＩIN2を与えるためのものであ
り、トランジスタＱN1のコレクタに入力電流源Ｉ
INが接続されている。 したがつて上記トランジスタＱN1，ＱN3のコレ
クタにはそれぞれ入力電流源ＩINの電流が流れ、
上記トランジスタＱN3のコレクタに流れる電流Ｉ
INがダイオード接続されたトランジスタQ1に流
れるようになる。またトランジスタＱN2のコレク
タに流れる電流ＩINはカレントミラー回路の入力
側トランジスタＱP1に流れ、そのカレントミラー
回路の出力側トランジスタＱP2に電流ＩINが流れ
るようになる。その他のトランジスタQ1〜Q4の
動作は前述した第１図と同様である。なお、この
シミユレーシヨン回路によれば、出力電流ＩOUT
の精度、つまり増幅率Ｇの誤差を推定することを
目的としているので、前述したスイツチング用ト
ランジスタＱSWは省略している。またトランジス
タのエミツタ側の数値はエミツタ本数を示してお
り、n0〜n8はノードを示している。 上記した第２図の回路において、シミユレーシ
ヨンを次のような条件、すなわち、Ｖcc＝2.1V、
ＶOUT＝0.7V、ＩIN＝１〓A〜1mA、Ｔa＝27℃
（動作温度）で行なつた。第２図の回路は低い電
源電圧で動作するのでシユミレーシヨンも低電圧
特性を求めた。その結果、電流増幅率Ｇは次表の
ような結果が得られた。
用ICに使用される電流増幅回路においては、カ
メラ用ICの負荷素子としてLEDを駆動する場
合、単一電源電圧で低電圧から動作すること、電
流増幅率が大きくでき、正確である（精度がよ
い）ことが要求される。この要求を従来の電流増
幅回路で満足させようとすれば、非常に複雑な回
路構成となるばかりでなく、増幅率の誤差も大き
く精度もあまり良好なものが得られない。 本発明は上記の事情に鑑みてなされたもので、
電流増幅率が使用トランジスタのエミツタ面積比
だけで決まるような回路構成とすることによつ
て、低い電源電圧から動作でき、しかも簡単な回
路構成にて大きな電流増幅率が得られるだけでな
く誤差の少ない高精度の電流増幅率が得られる電
流増幅回路を提供することを目的とする。 以下、図面を参照して本発明の一実施例を詳細
に説明する。 第１図は本発明の電流増幅回路の基本回路を示
している。図において電源 Ｖccとアース GND
間に第１の入力電流源 ＩIN1とベース・コレ
クタ間が接続された第１のトランジスタQ1とベ
ース・コレクタ間が接続された第２のトランジス
タQ2とが順次直列に接続されている。また第３
のトランジスタQ3のコレクタは上記電源Ｖccに、
ベースは上記第１のトランジスタQ1のコレクタ
に、エミツタは電流印加回路、例えば、第２の入
力電流源ＩIN2を介してアースGNDにそれぞれ接
続されている。 また上記第３のトランジスタQ3のエミツタか
らベース電流が供給され、エミツタがアース
GNDに接続され、コレクタが出力端OUTに接続
される第４のトランジスタQ4が設けられてい
る。上記第３および第４のトランジスタQ3，Q4
はそれぞれ複合エミツタトランジスタで構成され
ている。さらに本回路は、ベースに印加されるス
イツチング信号ＶSWによりオン・オフするスイツ
チング用のトランジスタＱSWが設けられており、
このスイツチング用トランジスタＱSWのエミツタ
はアースGNDに接続され、コレクタは上記第１
のトランジスタQ1のベース・コレクタ相互接続
点に接続されている。 次に上記のように構成された電流増幅回路の動
作を説明する。今、スイツチング用トランジスタ
ＱSWのベースに加えられるスイツチング信号ＶSW
がハイ“Ｈ”レベルの場合には、スイツチング用
トランジスタＱSWはオン状態となり、トランジス
タQ3，Q4はカツトオフし、出力端OUTからの出
力電流ＩOUTは零となる。逆にスイツチング用ト
ランジスタＱSWのベースに印加されるスイツチン
グ信号ＶSWがロウ“Ｌ”レベルの場合には、スイ
ツチング用トランジスタＱSWはカツトオフとな
り、トランジスタQ3のベースにはダイオード動
作するトランジスタQ1，Q2の順方向電圧の和に
等しい電圧が加わり、トランジスタQ3とトラン
ジスタQ4が能動状態となり、出力端OUTから出
力電流ＩOUTが得られる。 上記スイツチング用トランジスタＱSWがカツト
オフし、トランジスタQ3，Q4の回路が能動状態
となつている場合の出力電流ＩOUTは次のように
して求めることができる。一般にトランジスタが
能動状態で動作している時のベース・エミツタ間
電圧ＶBEは次式で表わされる。 ＶBE＝ＶT・ｌoＩｃ／Ａ・Ｉｓ ……(1) ここで、ＶT：熱電圧、Ic：コレクタ電流、 Ａ：エミツタ面積、Ｉs：飽和電流 である。 第１図の回路におけるトランジスタQ1〜Q4の
ベース・エミツタ間電圧をそれぞれＶBE（Q1）〜
ＶBE（Q4）とすると、次式を得る。 ＶBE（Q1）＋ＶBE（Q2） ＝ＶBE（Q3）＋ＶBE（Q4） ……(2) トランジスタQ1，Q2のコレクタ電流は共に入
力電流源ＩIN1からの電流ＩIN1に等しい。トラン
ジスタQ3のコレクタ電流は別の入力電流源ＩIN2
からの電流ＩIN2に等しい。この時、トランジス
タQ4のコレクタ電流ＩOUTが得られたとすると、
上記(2)式は次のように表わせる。 ＶTｌoＩＩＮ１／Ａ１・Ｉｓ＋ＶTｌoＩＩＮ１／Ａ２
・Ｉｓ ＝ＶTｌoＩＩＮ２／Ａ３・Ｉｓ＋ＶTｌoＩＯＵＴ／
Ａ４・Ｉｓ……(3) (3)式を変形すると出力電流ＩOUTが求められる。 ＩOUT＝Ａ３・Ａ４／Ａ１・Ａ２・I2 IN1ＩIN2……(4) ここで、 ＩIN2＝ｋ・ＩIN1 ……(5) とする。ここでA1〜A4はそれぞれトランジスタ
Q1〜Q4のエミツタ面積であり、ｋは電流比であ
る。つまり、入力電流源ＩIN2の電流が入力電流
源ＩIN1の電流に比例すると仮定すれば次式が求
まる。 ＩOUT＝Ａ３・Ａ４／Ａ１・Ａ２ １／ｋ・ＩIN1……
(6) 上記(6)式から出力電流ＩOUTは入力電流源ＩIN1
の電流に比例することがわかる。この時の比例係
数はエミツタ面積A1〜A4と電流比ｋで決まる。
したがつて、電流増幅率Ｇは Ｇ＝ＩＯＵＴ／ＩＩＮ１＝Ａ３・Ａ４／ｋ・Ａ１・Ａ
２……(7) で与えられる。すなわち、増幅率Ｇは面積比と電
流比で決まるので、温度による影響、すなわち、
その温度係数を小さくできる。 次に上述した第１図の基本的回路を具体化した
第２図に示すような電流増幅回路におけるシミユ
レーシヨン実験を行ない、回路特性の評価を行な
う。第２図の回路においてはｋ＝１、A1＝A2＝
１、A3＝５、A4＝10、増幅率Ｇを50として設計
している。図において、カレントミラー回路を構
成するトランジスタＱN1，ＱN3は前述した入力電
流ＩIN1を与え、トランジスタＱN2とカレントミ
ラー回路を構成するトランジスタＱP1，ＱP2は前
述した入力電流ＩIN2を与えるためのものであ
り、トランジスタＱN1のコレクタに入力電流源Ｉ
INが接続されている。 したがつて上記トランジスタＱN1，ＱN3のコレ
クタにはそれぞれ入力電流源ＩINの電流が流れ、
上記トランジスタＱN3のコレクタに流れる電流Ｉ
INがダイオード接続されたトランジスタQ1に流
れるようになる。またトランジスタＱN2のコレク
タに流れる電流ＩINはカレントミラー回路の入力
側トランジスタＱP1に流れ、そのカレントミラー
回路の出力側トランジスタＱP2に電流ＩINが流れ
るようになる。その他のトランジスタQ1〜Q4の
動作は前述した第１図と同様である。なお、この
シミユレーシヨン回路によれば、出力電流ＩOUT
の精度、つまり増幅率Ｇの誤差を推定することを
目的としているので、前述したスイツチング用ト
ランジスタＱSWは省略している。またトランジス
タのエミツタ側の数値はエミツタ本数を示してお
り、n0〜n8はノードを示している。 上記した第２図の回路において、シミユレーシ
ヨンを次のような条件、すなわち、Ｖcc＝2.1V、
ＶOUT＝0.7V、ＩIN＝１〓A〜1mA、Ｔa＝27℃
（動作温度）で行なつた。第２図の回路は低い電
源電圧で動作するのでシユミレーシヨンも低電圧
特性を求めた。その結果、電流増幅率Ｇは次表の
ような結果が得られた。
【表】
上記表から理解できるように増幅率Ｇは設計値
50から相当ずれている。しかし、入力電流ＩINの
広い範囲で増幅率Ｇは一定であり、回路のリニア
リリテイが良好であることがわかる。 次に何故上記表に示したように増幅率Ｇが小さ
くなつかの原因を解析する。まず、出力電流ＩOU
Ｔは前記(4)式に示す通りである。この(4)式におい
てトランジスタのエミツタ面積比をＲAとする
と、 ＲA＝Ａ３・Ａ４／Ａ１・Ａ２ ……(8) で表わされ、この値は物理的に決まり一定であ
り、本実施例では、A1＝A2＝１、A3＝５、A4＝
10としているのでＲA＝50となる。また電流比ｋ
をｋ＝１（ＩIN1＝ＩIN2）としているので、これ
らｋ＝１、ＲA＝50を前記(7)式に代入すると増幅
率Ｇは Ｇ＝ＲＡ／ｋ＝50 ……(9) となる。この電流増幅率Ｇが大きくなると、トラ
ンジスタQ4のベース電流が大きくなり、トラン
ジスタQ3のエミツタ電流に誤差を与える。これ
は、前記(4)式を求める時にトランジスタQ3のエ
ミツタに流れる電流はＩIN2だけであり、トラン
ジスタQ4のベース電流を無視したが、増幅率Ｇ
＝50とした場合にそれが無視できないことをシユ
ミレーシヨン結果（表１）は示している。したが
つて、前記(4)式を次のように修正する。 ここで、βはトランジスタQ4のエミツタ接地
電流増幅率である。上記(10)式にＩIN1＝ＩIN，ＩI
Ｎ２＝kIIN（ｋ＝１）を代入すると となる。この(11)式より出力電流を求めると、 I2 OUT＋β・ＩIN・ＩOUT−β・ＲA・I2 IN＝０ ＩOUT＝−１／２（−β±√２＋４・A）ＩIN となり、出力電流ＩOUTは正であるから、結局 ＩOUT＝１／２（√２＋４・A−β）ＩIN …… (12) となる。この場合上記(12)式より電流増幅率G′は G′＝１／２（√２＋４・A−β） ……(13) で表わされる。ここで、第２図の回路ではＲA＝
50、β＝100としたので、修正した電流増幅率
G′＝36.6となる。トランジスタQ4のベース電流を
考慮すると、実験結果（表１）の電流増幅率Ｇ＝
32と良く一致している。 また上記（13）式を変形すると、 2G′＋β＝√２＋４・A 4G′2＋４β・G′＋β２＝β２＋４β・ＲA G′2＋β・G′−β・ＲA＝０ ……(14) となる。したがつて、β→∞（無限大）とする
と、上記（14）式は G′→ＲA＝50 ……(15) となり、ベース電流を無視した理相的な場合の増
幅率となる。このシミユレーシヨン実験における
出力電流ＩOUT特性を第３図に示す。曲線ａは理
想状態における出力電流特性を示し、曲線ｂは本
実験で得られた出力電流特性を示している。 上述したシユミレーシヨンの結果、電流増幅率
Ｇを大きく取ると、出力トランジスタQ4のベー
ス電流が大きくなり、それが電流増幅率Ｇに誤差
を与えることがわかつた。そこで、次にこのベー
ス電流による誤差を少なくした回路を第４図に示
す。この回路では、電流印加回路を次のように構
成している。すなわち、前記第３のトランジスタ
Q3のコレクタと電源Ｖccとの間に接続される入力
電流源ＩIN2と、この電流源ＩIN2からベース電流
が供給され、コレクタが上記電源Ｖccに接続され
る第５のトランジスタQ5と、このトランジスタ
Q5のエミツタとアースGNDとの間に接続され、
コレクタ・ベース相互が接続された第６のトラン
ジスタQ6と、このトランジスタQ6とベース相互
が接続され、前記第３のトランジスタQ3のエミ
ツタとアースGNDとの間に接続された第７のト
ランジスタとで構成されている。本回路ではトラ
ンジスタQ5〜Q7を追加して、入力電流源ＩIN2か
らの入力電流をトランジスタQ3のコレクタに印
加することが前述した第１図の回路と異なつてい
る。 第４図において、トランジスタQ3のコレクタ
電流とエミツタ電流との間には次の関係がある。 ＩIN2−ＩB(Q5)＝α｛ＩC(Q7)＋ＩB(Q4)｝
……(16) ここでＩB(Q5)，ＩB(Q4)はトランジスタQ5，Q4
のそれぞれのベース電流、ＩC(Q7)はトランジス
タQ7のコレクタ電流、αはトランジスタQ3のベ
ース接地電流増幅率を示す。また回路上、トラン
ジスタQ6，Q7はカレントミラー回路を構成する
ので、トランジスタQ6のコレクタ電流ＩC(Q6)は
トランジスタQ7のコレクタ電流ＩC(Q7)に等し
い。さらにトランジスタQ5のコレクタ電流ＩC(Q
5)もトランジスタQ6のコレクタ電流に等しいと
して良いので、トランジスタQ5のベース電流ＩB
(Q5)はＩB(Q5)＝１／βＩC(Q7)となる。またトランジ スタQ5のベース接地電流増幅率αを１とする
と、上記（16）式は ＩIN2−１／βＩC(Q7)＝ＩC(Q7)＋ＩB(Q4) ……(17) と書ける。上記（17）式の左辺第２項はβが大き
い（≒90以上）ので無視できる。したがつて上式
（17）を次式で表わすことができる。 ＩIN2＝ＩC(Q7)＋ＩB(Q4) ……(18) つまり、トランジスタQ7のコレクタ電流ＩC(Q7)
とトランジスタQ4のベース電流ＩB(Q4)との和で
あるトランジスタQ3のエミツタ電流ＩE(Q3)は常
に入力電流ＩIN2に等しい。なお、トランジスタ
Q6を設けず、トランジスタQ5のエミツタをトラ
ンジスタQ7のベースに接続した場合には、上式
（17）の左辺第２項が−１／β２ＩC(Q7)となる。従つ て、トランジスタQ6を設けた場合と同様に上式
（18）が成り立つ。 次に上述したようなトランジスタQ4のベース
電流による誤差を少なくした第４図の回路を具体
化した第５図の実験回路を用いて前述と同様のシ
ミユレーシヨンを行なう。ここで、トランジスタ
ＱN1，ＱN3，ＱN4はカレントミラー回路を構成し
ている。この実験回路で行なつた出力電流ＩOUT
のシミユレーシヨン結果を第６図に示す。実線ｂ
が得られた出力電流特性曲線を示し、点線ａが理
想特性曲線を示している。この場合のシミユレー
シヨン条件も前述と同様である。また、この実験
結果で得られた電流増幅率Ｇを表２に示す。
50から相当ずれている。しかし、入力電流ＩINの
広い範囲で増幅率Ｇは一定であり、回路のリニア
リリテイが良好であることがわかる。 次に何故上記表に示したように増幅率Ｇが小さ
くなつかの原因を解析する。まず、出力電流ＩOU
Ｔは前記(4)式に示す通りである。この(4)式におい
てトランジスタのエミツタ面積比をＲAとする
と、 ＲA＝Ａ３・Ａ４／Ａ１・Ａ２ ……(8) で表わされ、この値は物理的に決まり一定であ
り、本実施例では、A1＝A2＝１、A3＝５、A4＝
10としているのでＲA＝50となる。また電流比ｋ
をｋ＝１（ＩIN1＝ＩIN2）としているので、これ
らｋ＝１、ＲA＝50を前記(7)式に代入すると増幅
率Ｇは Ｇ＝ＲＡ／ｋ＝50 ……(9) となる。この電流増幅率Ｇが大きくなると、トラ
ンジスタQ4のベース電流が大きくなり、トラン
ジスタQ3のエミツタ電流に誤差を与える。これ
は、前記(4)式を求める時にトランジスタQ3のエ
ミツタに流れる電流はＩIN2だけであり、トラン
ジスタQ4のベース電流を無視したが、増幅率Ｇ
＝50とした場合にそれが無視できないことをシユ
ミレーシヨン結果（表１）は示している。したが
つて、前記(4)式を次のように修正する。 ここで、βはトランジスタQ4のエミツタ接地
電流増幅率である。上記(10)式にＩIN1＝ＩIN，ＩI
Ｎ２＝kIIN（ｋ＝１）を代入すると となる。この(11)式より出力電流を求めると、 I2 OUT＋β・ＩIN・ＩOUT−β・ＲA・I2 IN＝０ ＩOUT＝−１／２（−β±√２＋４・A）ＩIN となり、出力電流ＩOUTは正であるから、結局 ＩOUT＝１／２（√２＋４・A−β）ＩIN …… (12) となる。この場合上記(12)式より電流増幅率G′は G′＝１／２（√２＋４・A−β） ……(13) で表わされる。ここで、第２図の回路ではＲA＝
50、β＝100としたので、修正した電流増幅率
G′＝36.6となる。トランジスタQ4のベース電流を
考慮すると、実験結果（表１）の電流増幅率Ｇ＝
32と良く一致している。 また上記（13）式を変形すると、 2G′＋β＝√２＋４・A 4G′2＋４β・G′＋β２＝β２＋４β・ＲA G′2＋β・G′−β・ＲA＝０ ……(14) となる。したがつて、β→∞（無限大）とする
と、上記（14）式は G′→ＲA＝50 ……(15) となり、ベース電流を無視した理相的な場合の増
幅率となる。このシミユレーシヨン実験における
出力電流ＩOUT特性を第３図に示す。曲線ａは理
想状態における出力電流特性を示し、曲線ｂは本
実験で得られた出力電流特性を示している。 上述したシユミレーシヨンの結果、電流増幅率
Ｇを大きく取ると、出力トランジスタQ4のベー
ス電流が大きくなり、それが電流増幅率Ｇに誤差
を与えることがわかつた。そこで、次にこのベー
ス電流による誤差を少なくした回路を第４図に示
す。この回路では、電流印加回路を次のように構
成している。すなわち、前記第３のトランジスタ
Q3のコレクタと電源Ｖccとの間に接続される入力
電流源ＩIN2と、この電流源ＩIN2からベース電流
が供給され、コレクタが上記電源Ｖccに接続され
る第５のトランジスタQ5と、このトランジスタ
Q5のエミツタとアースGNDとの間に接続され、
コレクタ・ベース相互が接続された第６のトラン
ジスタQ6と、このトランジスタQ6とベース相互
が接続され、前記第３のトランジスタQ3のエミ
ツタとアースGNDとの間に接続された第７のト
ランジスタとで構成されている。本回路ではトラ
ンジスタQ5〜Q7を追加して、入力電流源ＩIN2か
らの入力電流をトランジスタQ3のコレクタに印
加することが前述した第１図の回路と異なつてい
る。 第４図において、トランジスタQ3のコレクタ
電流とエミツタ電流との間には次の関係がある。 ＩIN2−ＩB(Q5)＝α｛ＩC(Q7)＋ＩB(Q4)｝
……(16) ここでＩB(Q5)，ＩB(Q4)はトランジスタQ5，Q4
のそれぞれのベース電流、ＩC(Q7)はトランジス
タQ7のコレクタ電流、αはトランジスタQ3のベ
ース接地電流増幅率を示す。また回路上、トラン
ジスタQ6，Q7はカレントミラー回路を構成する
ので、トランジスタQ6のコレクタ電流ＩC(Q6)は
トランジスタQ7のコレクタ電流ＩC(Q7)に等し
い。さらにトランジスタQ5のコレクタ電流ＩC(Q
5)もトランジスタQ6のコレクタ電流に等しいと
して良いので、トランジスタQ5のベース電流ＩB
(Q5)はＩB(Q5)＝１／βＩC(Q7)となる。またトランジ スタQ5のベース接地電流増幅率αを１とする
と、上記（16）式は ＩIN2−１／βＩC(Q7)＝ＩC(Q7)＋ＩB(Q4) ……(17) と書ける。上記（17）式の左辺第２項はβが大き
い（≒90以上）ので無視できる。したがつて上式
（17）を次式で表わすことができる。 ＩIN2＝ＩC(Q7)＋ＩB(Q4) ……(18) つまり、トランジスタQ7のコレクタ電流ＩC(Q7)
とトランジスタQ4のベース電流ＩB(Q4)との和で
あるトランジスタQ3のエミツタ電流ＩE(Q3)は常
に入力電流ＩIN2に等しい。なお、トランジスタ
Q6を設けず、トランジスタQ5のエミツタをトラ
ンジスタQ7のベースに接続した場合には、上式
（17）の左辺第２項が−１／β２ＩC(Q7)となる。従つ て、トランジスタQ6を設けた場合と同様に上式
（18）が成り立つ。 次に上述したようなトランジスタQ4のベース
電流による誤差を少なくした第４図の回路を具体
化した第５図の実験回路を用いて前述と同様のシ
ミユレーシヨンを行なう。ここで、トランジスタ
ＱN1，ＱN3，ＱN4はカレントミラー回路を構成し
ている。この実験回路で行なつた出力電流ＩOUT
のシミユレーシヨン結果を第６図に示す。実線ｂ
が得られた出力電流特性曲線を示し、点線ａが理
想特性曲線を示している。この場合のシミユレー
シヨン条件も前述と同様である。また、この実験
結果で得られた電流増幅率Ｇを表２に示す。
【表】
したがつて、トランジスタQ4のベース電流に
よる誤差を改良した第４図の回路は上記第２表お
よび第６図の特性図からわかるように電流増幅率
Ｇは設計値50に近い値が得られる。また入力電流
ＩINが１μＡから100μＡまでは増幅率Ｇの誤差
は7.2％以下であり、表１の場合における38％と
いう誤差が大幅に改善されていることがわかる。
またこの誤差を改良した回路によれば低電流動作
時には理想特性に近似していることがわかる。こ
のように本回路によれば、温度25℃で約1.5Vの
低い電源電圧から動作し高精度の増幅率を得るこ
とができる。 以上説明したように本発明によれば、電流増幅
率を使用トランジスタのエミツタ面積比だけで決
まるような回路構成とすることによつて、低い電
源電圧から動作でき、しかも簡単な回路構成にて
大きな電流増幅率が得られるだけでなく誤差の少
ない高精度の電流増幅率が得られる電流増幅回路
を提供できる。
よる誤差を改良した第４図の回路は上記第２表お
よび第６図の特性図からわかるように電流増幅率
Ｇは設計値50に近い値が得られる。また入力電流
ＩINが１μＡから100μＡまでは増幅率Ｇの誤差
は7.2％以下であり、表１の場合における38％と
いう誤差が大幅に改善されていることがわかる。
またこの誤差を改良した回路によれば低電流動作
時には理想特性に近似していることがわかる。こ
のように本回路によれば、温度25℃で約1.5Vの
低い電源電圧から動作し高精度の増幅率を得るこ
とができる。 以上説明したように本発明によれば、電流増幅
率を使用トランジスタのエミツタ面積比だけで決
まるような回路構成とすることによつて、低い電
源電圧から動作でき、しかも簡単な回路構成にて
大きな電流増幅率が得られるだけでなく誤差の少
ない高精度の電流増幅率が得られる電流増幅回路
を提供できる。
第１図は本発明の一実施例に係る電流増幅回路
の基本回路構成図、第２図は第１図の回路のシミ
ユレーシヨンを行なうための実験回路図、第３図
は第２図の回路で得られた出力電流特性図、第４
図は本発明の他の実施例に係る電流増幅回路の構
成図、第５図は第４図の回路のシミユレーシヨン
を行なうための実験回路図、第６図は第５図の回
路で得られた出力電流特性図である。 Q1〜Q7…トランジスタ、ＱP1，ＱP2，ＱN1〜Ｑ
N5…トランジスタ、ＩIN，ＩIN1，ＩIN2…入力電
流源、ＩOUT…出力電流、Ｖcc…電源、GND…ア
ース。
の基本回路構成図、第２図は第１図の回路のシミ
ユレーシヨンを行なうための実験回路図、第３図
は第２図の回路で得られた出力電流特性図、第４
図は本発明の他の実施例に係る電流増幅回路の構
成図、第５図は第４図の回路のシミユレーシヨン
を行なうための実験回路図、第６図は第５図の回
路で得られた出力電流特性図である。 Q1〜Q7…トランジスタ、ＱP1，ＱP2，ＱN1〜Ｑ
N5…トランジスタ、ＩIN，ＩIN1，ＩIN2…入力電
流源、ＩOUT…出力電流、Ｖcc…電源、GND…ア
ース。
Claims (1)
- 【特許請求の範囲】 １ 第１の電位端と第２の電位端との間に順次接
続される入力電流源、コレクタ・ベース相互が接
続された第１のトランジスタおよび同じくコレク
タ・ベース相互が接続された第２のトランジスタ
と、前記第１のトランジスタのコレクタと入力電
流源との接続点からベース電流が供給され、コレ
クタが前記第１の電位端に接続された第３のトラ
ンジスタと、この第３のトランジスタのエミツタ
と前記第２電位端間に設けられ、前記入力電流源
の電流と等しい電流を発生する電流源と、前記第
３のトランジスタのエミツタからベース電流が供
給され、エミツタが第２の電位端に接続されコレ
クタが出力電流端となる第４のトランジスタとを
具備することを特徴とする電流増幅回路。 ２ 第１の電位端と第２の電位端との間に順次接
続される入力電流源、コレクタ・ベース相互が接
続された第１のトランジスタおよび同じくコレク
タ・ベース相互が接続された第２のトランジスタ
と、前記第１のトランジスタのコレクタと入力電
流源との接続点からベース電流が供給される第３
のトランジスタと、この第３のトランジスタのコ
レクタと前記第１の電位端との間に接続され、前
記入力電流源から発生される電流に比例した電流
を発生する電流源と、前記第３のトランジスタの
エミツタからベース電流が供給され、エミツタが
第２の電位端に接続されコレクタが出力電流端と
なる第４のトランジスタと、前記電流源からベー
ス電流が供給されコレクタが第１の電位端に接続
される第５のトランジスタと、前記第３のトラン
ジスタのエミツタと第２の電位端との間にコレク
タ・ベースがそれぞれ接続され、そのベースが前
記第５のトランジスタのエミツタに接続される第
６のトランジスタとを具備することを特徴とする
電流増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159267A JPS5783912A (en) | 1980-11-12 | 1980-11-12 | Current amplifying circuit |
| US06/319,413 US4565973A (en) | 1980-11-12 | 1981-11-09 | Current amplifying circuit |
| DE3145036A DE3145036C2 (de) | 1980-11-12 | 1981-11-12 | Stromverstärkungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159267A JPS5783912A (en) | 1980-11-12 | 1980-11-12 | Current amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5783912A JPS5783912A (en) | 1982-05-26 |
| JPS6131644B2 true JPS6131644B2 (ja) | 1986-07-22 |
Family
ID=15690032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55159267A Granted JPS5783912A (en) | 1980-11-12 | 1980-11-12 | Current amplifying circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4565973A (ja) |
| JP (1) | JPS5783912A (ja) |
| DE (1) | DE3145036C2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8400635A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Darlington transistorschakeling. |
| US4583051A (en) * | 1984-11-06 | 1986-04-15 | Precision Monolithics, Inc. | Extended range amplifier circuit |
| US5933441A (en) * | 1997-11-06 | 1999-08-03 | Chen; Hung-Ping | Circuit for protecting a laser indicator |
| RU2156537C1 (ru) * | 1999-12-16 | 2000-09-20 | Ермолаев Дмитрий Сергеевич | Линейный усилитель мощности |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868581A (en) * | 1973-07-20 | 1975-02-25 | Rca Corp | Current amplifier |
| US4142117A (en) * | 1977-04-11 | 1979-02-27 | Precision Monolithics, Inc. | Voltage sensitive supercharger for a sample and hold integrated circuit |
| JPS54161253A (en) * | 1978-06-10 | 1979-12-20 | Toshiba Corp | High-frequency amplifier circuit |
| CA1134463A (en) * | 1978-10-13 | 1982-10-26 | Kyoichi Murakami | Circuit for converting single-ended input signals to a pair of differential output signals |
-
1980
- 1980-11-12 JP JP55159267A patent/JPS5783912A/ja active Granted
-
1981
- 1981-11-09 US US06/319,413 patent/US4565973A/en not_active Expired - Lifetime
- 1981-11-12 DE DE3145036A patent/DE3145036C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4565973A (en) | 1986-01-21 |
| JPS5783912A (en) | 1982-05-26 |
| DE3145036A1 (de) | 1982-05-27 |
| DE3145036C2 (de) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPS6144360B2 (ja) | ||
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH02121012A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPS6131644B2 (ja) | ||
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPS6154286B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6357808B2 (ja) | ||
| JP3137154B2 (ja) | 定電流回路内蔵ｉｃ | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0477329B2 (ja) | ||
| JPS643371B2 (ja) | ||
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH051647B2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPH0332096Y2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JPH0136069B2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 |