JPS6131895B2 - - Google Patents
Info
- Publication number
- JPS6131895B2 JPS6131895B2 JP55112440A JP11244080A JPS6131895B2 JP S6131895 B2 JPS6131895 B2 JP S6131895B2 JP 55112440 A JP55112440 A JP 55112440A JP 11244080 A JP11244080 A JP 11244080A JP S6131895 B2 JPS6131895 B2 JP S6131895B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprogram
- circuit
- address
- nop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
本発明は、情報処理装置に適するマイクロプロ
グラム制御装置に関する。特に、命令コードによ
るブランチ制御によつて、ノー・オペレーシヨン
命令を検出することのできる制御装置に関する。
ここで「ノー・オペレーシヨン命令」とは、実質
的に何の演算や動作をしない命令をいう（以下
「NOP命令」という。）。 従来、この種のマイクロプログラム制御装置で
は、条件分岐命令を含みすべての命令コードによ
るブランチにより各命令のマイクロプログラム開
始アドレスを決定していた。従つてNOP命令か
どかの伴別を条件分岐命令マイクロプログラム内
で実行する必要があつたため、NOP動作の高速
化ができない欠点があつた。 本発明は上記欠点を解決するもので、命令コー
ドによるブランチと同レベルにおいて、NOP動
作専用マイクロプログラム開始アドレスを与え
て、NOP動作の高速化を可能とするマイクロプ
ログラム制御装置を提供することを目的とする。 本発明は、NOP命令を含む条件分岐命令をデ
コードするデコード回路と、NOP命令を検出す
る検出回路と、上記デコード回路および検出回路
の各出力に接続されたアンド回路と、このアンド
回路の出力と上記命令レジスタの命令コードとに
接続されるアドレスレジスタと、このアドレスレ
ジスタに接続される格納メモリとを備え、NOP
命令の条件分岐命令が検出されたとき、条件分岐
命令コードとは別のマイクロプログラム開始アド
レスを与えるように制御することを特徴とする。 次に、実施例により本発明を詳しく説明する。 第１図は本発明の第一実施例ブロツク図であ
る。 図において、命令を保持するレジスタ１の命令
コード部Ａがアドレスレジスタ２のＤ部に接続さ
れ、上記アドレスレジスタ２の最下位ビツトのＥ
部には、命令レジスタ１のＡ部から条件分岐命令
をデコードする条件分岐命令デコード回路３と、
命令レジスタ１の分岐条件判定コード部Ｂから
NOP動作を検出するNOP命令検出回路４との出
力がアンド回路５を介して接続される。この検出
回路４は特定の命令コードの中に特定のNOP命
令のデイジツトがあるかどうかを検出する。また
このアンド回路５は回路３および回路４の出力が
共に論理「１」の場合のみ論理「１」を出力す
る。また、アドレスレジスタ２の出力はマイクロ
プログラム格納メモリ６に接続される。 このような構成で、条件分岐命令の場合には、
デコード回路３の出力が論理「１」となり、その
条件分岐命令がNOP動作を指示していれば、検
出回路４の出力が論理「１」となり、従つてアン
ド回路５の出力が論理「１」となる。 その結果、NOP命令の条件分岐命令のマイク
ロプログラム開始アドレスは、NOP動作を指示
しない条件分岐命令開始アドレスより「１」だけ
高い固有のアドレスとなる。 前記条件を満足しない場合、マイクロプログラ
ムアドレスレジスタ２のＥ部には常に論理「０」
が入力される。 このようにして作成されたマイクロプログラム
の開始アドレスは、命令開始時に、アドレスレジ
スタ２にセツトされて処理を開始するが、NOP
動作の場合には異なるマイクロプログラム開始ア
ドレスが与えられ、そのステツプのみで命令アド
レスの更新指示を出して終了することができる。 本実施例におけるマイクロプログラム開始アド
レスの割付け表は下記のようになる。
グラム制御装置に関する。特に、命令コードによ
るブランチ制御によつて、ノー・オペレーシヨン
命令を検出することのできる制御装置に関する。
ここで「ノー・オペレーシヨン命令」とは、実質
的に何の演算や動作をしない命令をいう（以下
「NOP命令」という。）。 従来、この種のマイクロプログラム制御装置で
は、条件分岐命令を含みすべての命令コードによ
るブランチにより各命令のマイクロプログラム開
始アドレスを決定していた。従つてNOP命令か
どかの伴別を条件分岐命令マイクロプログラム内
で実行する必要があつたため、NOP動作の高速
化ができない欠点があつた。 本発明は上記欠点を解決するもので、命令コー
ドによるブランチと同レベルにおいて、NOP動
作専用マイクロプログラム開始アドレスを与え
て、NOP動作の高速化を可能とするマイクロプ
ログラム制御装置を提供することを目的とする。 本発明は、NOP命令を含む条件分岐命令をデ
コードするデコード回路と、NOP命令を検出す
る検出回路と、上記デコード回路および検出回路
の各出力に接続されたアンド回路と、このアンド
回路の出力と上記命令レジスタの命令コードとに
接続されるアドレスレジスタと、このアドレスレ
ジスタに接続される格納メモリとを備え、NOP
命令の条件分岐命令が検出されたとき、条件分岐
命令コードとは別のマイクロプログラム開始アド
レスを与えるように制御することを特徴とする。 次に、実施例により本発明を詳しく説明する。 第１図は本発明の第一実施例ブロツク図であ
る。 図において、命令を保持するレジスタ１の命令
コード部Ａがアドレスレジスタ２のＤ部に接続さ
れ、上記アドレスレジスタ２の最下位ビツトのＥ
部には、命令レジスタ１のＡ部から条件分岐命令
をデコードする条件分岐命令デコード回路３と、
命令レジスタ１の分岐条件判定コード部Ｂから
NOP動作を検出するNOP命令検出回路４との出
力がアンド回路５を介して接続される。この検出
回路４は特定の命令コードの中に特定のNOP命
令のデイジツトがあるかどうかを検出する。また
このアンド回路５は回路３および回路４の出力が
共に論理「１」の場合のみ論理「１」を出力す
る。また、アドレスレジスタ２の出力はマイクロ
プログラム格納メモリ６に接続される。 このような構成で、条件分岐命令の場合には、
デコード回路３の出力が論理「１」となり、その
条件分岐命令がNOP動作を指示していれば、検
出回路４の出力が論理「１」となり、従つてアン
ド回路５の出力が論理「１」となる。 その結果、NOP命令の条件分岐命令のマイク
ロプログラム開始アドレスは、NOP動作を指示
しない条件分岐命令開始アドレスより「１」だけ
高い固有のアドレスとなる。 前記条件を満足しない場合、マイクロプログラ
ムアドレスレジスタ２のＥ部には常に論理「０」
が入力される。 このようにして作成されたマイクロプログラム
の開始アドレスは、命令開始時に、アドレスレジ
スタ２にセツトされて処理を開始するが、NOP
動作の場合には異なるマイクロプログラム開始ア
ドレスが与えられ、そのステツプのみで命令アド
レスの更新指示を出して終了することができる。 本実施例におけるマイクロプログラム開始アド
レスの割付け表は下記のようになる。
【表】
従つて、命令コード「00」（16進）がNOP命令
を含む条件分岐命令の場合は、上記命令がNOP
命令であれば、マイクロプログラム開始アドレス
は〔×××１〕となる。 第２図は本発明第二実施例のブロツク図であ
る。この実施例の特徴ある構成は、マイクロプロ
グラムアドレスレジスタ２の入力にセツトアドレ
ス切替回路７を備えたことにある。このセツトア
ドレス切替回路７には、命令レジスタ１のＡ部か
らの命令コード分岐アドレスおよびNOP動作開
始固定アドレス「Ｆ」が接続される。この切替回
路７は、条件分岐命令のNOP命令を検出したア
ンド回路５のの出力が論理「０」のときＡ部から
の命令コード分岐アドレスを、論理「１」とき
NOP動作開始アドレスを選択して上記アドレス
レジスタ２に出力を送出する。その他の動作およ
び構成は第一実施例と同様である。 以上説明したように、本発明によれば、条件分
岐命令におけるNOP命令のマイクロプログラム
開始アドレスを上記条件分岐命令コードで分岐さ
れた開始アドレスとは別の専用のアドレスに分岐
させることにより、デコーダの論理構成を複雑化
するとなく、命令アドレスの更新をワンステツプ
で行い、NOP命令の命令実行時間を高速化させ
る優れた効果がある。
を含む条件分岐命令の場合は、上記命令がNOP
命令であれば、マイクロプログラム開始アドレス
は〔×××１〕となる。 第２図は本発明第二実施例のブロツク図であ
る。この実施例の特徴ある構成は、マイクロプロ
グラムアドレスレジスタ２の入力にセツトアドレ
ス切替回路７を備えたことにある。このセツトア
ドレス切替回路７には、命令レジスタ１のＡ部か
らの命令コード分岐アドレスおよびNOP動作開
始固定アドレス「Ｆ」が接続される。この切替回
路７は、条件分岐命令のNOP命令を検出したア
ンド回路５のの出力が論理「０」のときＡ部から
の命令コード分岐アドレスを、論理「１」とき
NOP動作開始アドレスを選択して上記アドレス
レジスタ２に出力を送出する。その他の動作およ
び構成は第一実施例と同様である。 以上説明したように、本発明によれば、条件分
岐命令におけるNOP命令のマイクロプログラム
開始アドレスを上記条件分岐命令コードで分岐さ
れた開始アドレスとは別の専用のアドレスに分岐
させることにより、デコーダの論理構成を複雑化
するとなく、命令アドレスの更新をワンステツプ
で行い、NOP命令の命令実行時間を高速化させ
る優れた効果がある。
第１図は本発明第一実施例ブロツク図。
第２図は本発明第二実施例ブロツク図。
１…命令レジスタ、２…マイクロプログラムア
ドレスレジスタ、３…条件分岐命令デコード回
路、４…NOP命令検出回路、５…アンド回路、
６…マイクロプログラム格納メモリ、７…マイク
ロプログラムアドレスレジスタ入力切替回路。
ドレスレジスタ、３…条件分岐命令デコード回
路、４…NOP命令検出回路、５…アンド回路、
６…マイクロプログラム格納メモリ、７…マイク
ロプログラムアドレスレジスタ入力切替回路。
Claims (1)
- 【特許請求の範囲】 １ 命令レジスタの命令コードをマイクロプログ
ラムの開始アドレスとし、命令コードの内容によ
つてはその開始アドレスを変更する制御を行うマ
イクロプログラム制御装置において、 ノー・オペレーシヨン命令を含む条件分岐命令
をデコード回路と、 ノー・オペレーシヨン命令を上記命令コードに
付随する分岐条件判定コードから検出する検出回
路と、 上記デコード回路およびこの検出回路の各出力
に接続されたアンド回路と、 このアンド回路の出力と上記命令レジスタの命
令コードとに接続されるアドレスレジスタと、 このアドレスレジスタに接続される格納メモリ
と を備え、 ノー・オペレーシヨン命令の条件分岐命令が検
出されたとき、条件分岐命令コードとは別のマイ
クロプログラム開始アドレスを与える制御手段を
設けた ことを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11244080A JPS5739449A (en) | 1980-08-15 | 1980-08-15 | Microprogram control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11244080A JPS5739449A (en) | 1980-08-15 | 1980-08-15 | Microprogram control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5739449A JPS5739449A (en) | 1982-03-04 |
| JPS6131895B2 true JPS6131895B2 (ja) | 1986-07-23 |
Family
ID=14586676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11244080A Granted JPS5739449A (en) | 1980-08-15 | 1980-08-15 | Microprogram control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5739449A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4537832A (en) * | 1982-12-25 | 1985-08-27 | Tdk Corporation | Magnetic recording medium |
| GB2149320B (en) * | 1983-10-18 | 1988-02-10 | Tdk Corp | Magnetic recording medium |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397349A (en) * | 1977-02-05 | 1978-08-25 | Fujitsu Ltd | Order decording system |
-
1980
- 1980-08-15 JP JP11244080A patent/JPS5739449A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5739449A (en) | 1982-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758115A (en) | Interoperability with multiple instruction sets | |
| KR860004355A (ko) | 1개 또는 다수개의 프로그램을 다수개의 연산부에서 실행가능한 프로셋서 | |
| JPS6224326A (ja) | デ−タ処理装置 | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6212529B2 (ja) | ||
| JPS6156822B2 (ja) | ||
| JPS6131895B2 (ja) | ||
| US4959780A (en) | Microprogram processor with logic circuitry for combining signals from a microcode decoder and an instruction code decoder to produce a memory access signal | |
| JPS6217773B2 (ja) | ||
| JPH0218729B2 (ja) | ||
| JPH0377137A (ja) | 情報処理装置 | |
| JPS6131896B2 (ja) | ||
| JPH0375904B2 (ja) | ||
| JPS61143847A (ja) | 中央処理装置 | |
| JPH0517574B2 (ja) | ||
| JPH03288228A (ja) | 情報処理装置 | |
| SU883904A1 (ru) | Устройство управлени последовательностью команд | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPS59191612A (ja) | シ−ケンスコントロ−ラの入出力指定方式 | |
| JPS6362037A (ja) | マイクロプログラム制御装置 | |
| JPH0424732B2 (ja) | ||
| JPS5831451A (ja) | マイクロプログラム制御装置 | |
| JPS62210544A (ja) | マイクロコンピユ−タ | |
| JPS61235946A (ja) | デ−タ処理装置 | |
| JPH02137028A (ja) | 命令制御方式 |