Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6132702B2 - - Google Patents
[go: Go Back, main page]

JPS6132702B2 - - Google Patents

Info

Publication number
JPS6132702B2
JPS6132702B2 JP56047242A JP4724281A JPS6132702B2 JP S6132702 B2 JPS6132702 B2 JP S6132702B2 JP 56047242 A JP56047242 A JP 56047242A JP 4724281 A JP4724281 A JP 4724281A JP S6132702 B2 JPS6132702 B2 JP S6132702B2
Authority
JP
Japan
Prior art keywords
microcomputer
microcomputers
operation monitoring
data area
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56047242A
Other languages
English (en)
Other versions
JPS57164345A (en
Inventor
Yoshuki Horikoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56047242A priority Critical patent/JPS57164345A/ja
Publication of JPS57164345A publication Critical patent/JPS57164345A/ja
Publication of JPS6132702B2 publication Critical patent/JPS6132702B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、共有メモリ方式複合マイクロコンピ
ユータシステムにおける複合マイクロコンピユー
タ障害検知方式に関する。
従来、マイクロコンピユータの動作、不動作の
検知は、マイクロコンピユータの外部に設けたウ
オツチドツグタイマをマイクロコンピユータから
の指令で周期的に起動させ、マイクロコンピユー
タに障害が生じたときにはウオツチドツグタイマ
への指令を停止し、ウオツチドツグタイマをタイ
ムアウトさせることによつてマイクロコンピユー
タの不動作を検知していた。
しかし、この方式は単一のマイクロコンピユー
タの不動作検知には有効であるが、複数のマイク
ロコンピユータが結合された複合マイクロコンピ
ユータにおいては、マイクロコンピユータが相互
にその不動作を検知しなければならず十分なもの
ではなかつた。
本発明は、これら単独のウオツチドツグタイマ
では不可能であつた複合マイクロコンピユータに
おける不動作マイクロコンピユータの確実なる検
知を、特別のハードウエアを用いることなく、各
マイクロコンピユータ共通の共有メモリに設けた
動作監視カウンタからの増分状態を示すデータを
周期的にサンプリングし、この値を比較するだけ
で簡単に行なえるようにした複合マイクロコンピ
ユータの障害検知方式の提供を目的とする。
以下、本発明を図面に示す実施例に基づいて説
明する。
第1図は、複数のマイクロコンピユータが各マ
イクロコンピユータから共通に呼出すことのでき
る共有メモリを介して相互に結合された状態の複
合マイクロコンピユータを示す。1,2,3
,……,1nはそれぞれマイクロコンピユータ
であり、これらのマイクロコンピユータ1,2
,3,……,1nはそれぞれ主メモリ2
,2,……,2nを設けている。3は各マ
イクロコンピユータ1,1,1,……1n
から共通に呼出すことのできる共有メモリで、各
マイクロコンピユータ1,1,1,……,
1nに対応し、かつその指令によつてそれぞれ増
分する動作監視カウンタC1,C2,C3,……,Cn
を設けている。これら動作監視カウンタC1
C2,C3,……,Cnは、共有メモリ3上の特定番
地のデータをマイクロコンピユータのレジスタ
(図示せず)に読出し、そのデータの値に1を加
えてから再び共有、各メモリ3上の同じメモリ番
地に格納することによつて増分がなされる。
一方、マイクロコンピユータ1,1,1
,……,1nの主メモリ2,2,2,…
…,2nには、それぞれ自己を除く各マイクロコ
ンピユータに対応したデータを格納する新データ
領域NDと旧データ領域ODが設けてあり、各新デ
ータ領域NDは、共有メモリ3上のそれぞれ対応
する動作監視カウンタCの値を周期的にサンプリ
ングして格納し、各旧データ領域ODは、新デー
タ領域における前回のサンプリング値を移送して
格納している。そして、これら各新データ領域の
値と旧データ領域の値を比較し、各マイクロコン
ピユータの動作、不動作を検知する。したがつ
て、例えばマイクロコンピユータ1において
は、その主メモリ2にマイクロコンピユータ1
,1,……,1nに対応する新データ領域
ND2,ND3,……,NDnと旧データ領域OD2
OD3,……,ODnが設けてあり、これらデータ領
域の値を比較することによつてマイクロコンピユ
ータ1,1,……,1nの動作、不動作を検
知する。
なお、共有メモリ3上の動作監視カウンタCの
増分周期とこれら動作監視カウンタCの値をマイ
クロコンピユータ側でサンプリングする周期との
関係は、サンプリング周期を増分周期よりも長く
設定することにより、動作監視カウンタが1回増
分する間に2回以上サンプリングしないようにし
てある。
次に、第2図に基づいて本発明による不動作マ
イクロコンピユータの検知手段を具体的に説明す
る。第2図は、各マイクロコンピユータ1,1
,1,……,1nが共有メモリ3上の各動作
監視カウンタC1,C2,C3,……,Cnを所定の周
期で増分させ、それをマイクロコンピユータ1
が自己に対応する動作監視カウンタC1以外の各
動作監視カウンタC2,C3,……,Cnの値を、増
分周期の最大周期より長い周期でサンプリング
し、その都度、今回サンプリングした新データ領
域の値と前回サンプリングした旧データ領域の値
との比較を行なつている状態を示している。な
お、後述するが、第2図ではマイクロコンピユー
タCnが故障して不動作状態となつている例を示
している。
各マイクロコンピユータ1,1,……,1
nがサンプリング周期間に各動作監視カウンタ
C2,C3,……,Cnを増分するカウント値が、マ
イクロコンピユータ1が2、マイクロコンピユ
ータ1が4、マイクロコンピユータ1nが2だ
とすると、サンプリングタイミングt2とt3におけ
る新データ領域ND2,ND3,……,NDnの値と旧
データ領域OD2,OD3,……,ODnの値との比較
差、すなわち動作監視カウンタC2,C3,……,
Cnのカウント値はそれぞれ2,4,2であり、
各マイクロコンピユータ1,1,……,1n
が正常に動作していることを示している。しか
し、サンプリングタイムt4の場合は、動作監視カ
ウンタC2とC3のカウント値はそれぞれ2と4で
あるが、動作監視カウンタCnのカウント値は、
前回のサンプリング時t3から一度もカウントされ
ていない零の状態であるから、マイクロコンピユ
ータ1と1は正常に動作しているものの、マ
イクロコンピユータ1nは正常に動作していない
ことを示している。したがつて、これによりマイ
クロコンピユータ1はマイクロコンピユータ1
nの不動作を検知する。この場合、説明はしてな
いが、同じ手段で各マイクロコンピユータ1
,……,1n-1もマイクロコンピユータ1n
の不動作を検知する。
なお、新データ領域NDから旧データ領域ODへ
のデータの移送は、両データ領域における値の比
較が行なわれると同時になされるようにしてある
ので、移送タイミングを原因とするカウント値の
誤差は生じない。
また、第2図の鎖線で示す如くカウンタ値が通
常の値より小さいときは、マイクロコンピユータ
は正常に動作しているものとするが、場合によつ
ては不動作状態にあるとすることもできる。
以上の如く本発明によれば、複数のマイクロコ
ンピユータが各マイクロコンピユータから共通に
呼出すことのできる共有メモリを介して相互に結
合された複合マイクロコンピユータシステムにお
ける、各マイクロコンピユータの動作状態を特別
のハードウエア等を用いることなく各マイクロコ
ンピユータが相互に監視できるので、各マイクロ
コンピユータにウオツチドツグタイマを個々に設
ける必要がなく、簡単かつ確実に不動作マイクロ
コンピユータの検知を行なうことができる。そし
て、この障害検知方式は、複合マイクロコンピユ
ータシステムにおいていずれかのマイクロコンピ
ユータが障害を生じた際に、他のマイクロコンピ
ユータでこれを救済するための基本的手段を提供
することができる。
【図面の簡単な説明】
第1図は複数のコンピユータが各コンピユータ
から共通に呼出すことのできる共有メモリを介し
て結合された複合マイクロコンピユータにおける
本方式の概念図、第2図は本方式による不動作コ
ンピユータの検知手段説明図である。 1,1,1,……,1n:マイクロコン
ピユータ、2,2,2,……,2n:主メ
モリ、ND1,ND2,ND3,……,NDn:新データ
領域、OD1,OD2,OD3,……,ODn:旧データ
領域、3:共有メモリ、C1,C2,C3,……,
Cn:動作監視カウンタ。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のマイクロコンピユータを、これらの各
    マイクロコンピユータに共通な共有メモリを介し
    て相互に結合した共有メモリ式複合マイクロコン
    ピユータシステムにおいて、前記各マイクロコン
    ピユータに、自己を除く他の各マイクロコンピユ
    ータ用の新データ領域とこの新データ領域内の直
    前のデータを移送格納する旧データ領域とを備え
    た主メモリを設け、また、前記共有メモリ上に、
    前記各マイクロコンピユータの指令によつて増分
    可能なマイクロコンピユータ動作監視カウンタを
    各マイクロコンピユータに対応して設け、前記各
    マイクロコンピユータが自己に対応する動作監視
    カウンタ以外の前記各動作監視カウンタの内容
    を、動作監視カウンタの増分周期より長い周期で
    サンプリングして自己のマイクロコンピユータの
    前記各新データ領域に格納し、同時に、この各新
    データ領域の値と前記各旧データ領域の値との比
    較を行ない、その比較結果に所定の差のある前記
    マイクロコンピユータは動作中であると判定し、
    比較結果に差のない前記マイクロコンピユータは
    不動作であると判定することにより、複合マイク
    ロコンピユータにおける不動作のマイクロコンピ
    ユータを検知する複合マイクロコンピユータの障
    害検知方式。
JP56047242A 1981-04-01 1981-04-01 Failure detecting system for composite microcomputer Granted JPS57164345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56047242A JPS57164345A (en) 1981-04-01 1981-04-01 Failure detecting system for composite microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56047242A JPS57164345A (en) 1981-04-01 1981-04-01 Failure detecting system for composite microcomputer

Publications (2)

Publication Number Publication Date
JPS57164345A JPS57164345A (en) 1982-10-08
JPS6132702B2 true JPS6132702B2 (ja) 1986-07-29

Family

ID=12769750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56047242A Granted JPS57164345A (en) 1981-04-01 1981-04-01 Failure detecting system for composite microcomputer

Country Status (1)

Country Link
JP (1) JPS57164345A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141043A (ja) * 1984-12-14 1986-06-28 Fuji Electric Co Ltd 冗長化システムにおける異常検出方式
JPS6224330A (ja) * 1985-07-24 1987-02-02 Hitachi Ltd マルチプロセツサの障害検出方式
JPS62263554A (ja) * 1986-05-09 1987-11-16 Fujitsu Ltd 共用メモリ二重化システム方式
JPS63100563A (ja) * 1986-10-16 1988-05-02 Nissin Electric Co Ltd 障害プロセツサ検出方式
JPH0656584B2 (ja) * 1986-11-21 1994-07-27 本田技研工業株式会社 複数コンピュータによる分割処理システムにおける動作状態監視装置
JPH01136248A (ja) * 1987-11-24 1989-05-29 Meidensha Corp 故障検出切換装置
JPH01100238U (ja) * 1987-12-23 1989-07-05
JPH061461B2 (ja) * 1989-09-13 1994-01-05 理化工業株式会社 Cpu制御方法
JP2503287B2 (ja) * 1990-04-05 1996-06-05 富士通株式会社 生存確認機能を持つ複合計算機
JP7028124B2 (ja) * 2018-09-25 2022-03-02 オムロン株式会社 Cpuユニット、cpuユニットの制御方法、情報処理プログラム、および記録媒体

Also Published As

Publication number Publication date
JPS57164345A (en) 1982-10-08

Similar Documents

Publication Publication Date Title
US4894828A (en) Multiple sup swap mechanism
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
KR20000011834A (ko) 고장-허용오차를계산하는컴퓨터시스템및이를동작시키는방법,고장-관리컴퓨터장치,및고장-허용오차계산장치
JPS594054B2 (ja) マルチプロセツサ障害検出方式
JPS6132702B2 (ja)
US4395755A (en) Information processing system and logout process therefor
JP2687927B2 (ja) 外部バスの障害検出方法
US6810489B1 (en) Checkpoint computer system utilizing a FIFO buffer to re-synchronize and recover the system on the detection of an error
EP0125797B1 (en) Interrupt signal handling apparatus
JPH0736721A (ja) 多重化コンピュータシステムの制御方式
JPS5827538B2 (ja) 相互監視方式
JPH04266141A (ja) スタックオーバーフロー検出方式
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPS5917467B2 (ja) 制御用計算機のバツクアツプ方式
EP0655686B1 (en) Retry control method and device for control processor
JP3110124B2 (ja) マルチコンピュータシステムにおける障害検出方式
JPS6218059B2 (ja)
JPH04275664A (ja) プロセッサ間相互監視方法及びその装置
JPS6128146B2 (ja)
JP2518652B2 (ja) 多重系バス同期システムの割込み診断装置
JPS6155748A (ja) 電子計算機システム
JPH1063530A (ja) 冗長型システム
JPH0797327B2 (ja) 故障検出方法
JPS5838808B2 (ja) マルチプロセツサシステムにおけるデ−タ転送方式
JPH0588944A (ja) 情報処理システムの入出力制御監視方式