JPS6132817B2 - - Google Patents
Info
- Publication number
- JPS6132817B2 JPS6132817B2 JP51114054A JP11405476A JPS6132817B2 JP S6132817 B2 JPS6132817 B2 JP S6132817B2 JP 51114054 A JP51114054 A JP 51114054A JP 11405476 A JP11405476 A JP 11405476A JP S6132817 B2 JPS6132817 B2 JP S6132817B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor
- spinel
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は半導体材料をエピタキシヤル成長させ
る際に用いられる半導体基板用スピネル結晶に関
する。 一般に絶縁物基板上にエピタキシヤルした半導
体結晶を半導体装置として用いれば、素子間を完
全な電気的絶縁性に保つことが可能で、寄生容
量、消費電力の低減化および半導体素子のより密
な集積化が計れ、高周波特性を向上させることが
できる等の利点を有する。 しかし、従来のサフアイヤ基板等の絶縁物基板
は、半導体結晶との界面で、両結晶格子の整合性
が悪く、さらに、界面付近の半導体結晶は絶縁物
結晶の含有原子のオートドーピングにより、高品
位結晶を得ることが困難である欠点を有してい
る。 これを絶縁物基板としてスピネル結晶を、半導
体結晶としてシリコンを夫々用いた場合を例にと
つて説明する。 第１図はスピネル結晶（100）とシリコン結晶
（100）について両結晶格子の整合性を示す模式図
である。シリコンの格子定数は5.430Åであり、
MgA2O4スピネルの格子定数は8.084Åである
ため、スピネル結晶の格子２がシリコン格子１と
整合する部分（図中Ａ部分）でも、格子にわずか
な「ずれ」がある。即ち図中Ｂ部分に示すように
両結晶は完全に整合していない。従つて、従来の
スピネル基板を用いて、シリコン膜をエピタキシ
ヤル成長させると両結晶が整合していないことに
より、スピネル基板が湾曲したり、シリコン膜に
格子歪を内蔵したりあるいは転位が発生したりす
る等の欠点が生じる。このような欠点は、スピネ
ル結晶上にシリコンを用いた場合のみでなく、他
の材質であつても、又サフアイヤ結晶上に半導体
結晶を用いた場合でも生じる。しかしながら、サ
フアイヤ結晶上に立方晶をもつ半導体結晶、たと
えばシリコンを整合させる場合、サフアイヤ結晶
は六方晶であるため、立方晶のシリコンとの間の
ミスマツチングを完全になくすことは不可能であ
る。 たとえば、サフアイヤ（1102）にシリコン
（100）を整合させた場合、サフアイヤ〔1011〕方
向のミスマツチングをなくしても、〔1210〕方向
のミスマツチングは依然として残ることになる。 これに比べて、スピネルにシリコンを整合させ
る場合は、ともに立方晶であるのでミスマツチン
グを全ての方位についてなくすことができる。 そのため、Si on Sapphi reよりSi on Spine
の方がミスマツチングをなくす点からは優れて
いる。このように、作来の絶縁物基板を用いた場
合、絶縁物結晶の構成原子が特に、半導体結晶の
界面付近に、混入するため、界面付近の半導体結
晶の結晶性を阻害している。そのため、従来の半
導体基板上に成長させた半導体結晶を用いた半導
体素子はソース・ドレイン間のリーク電流が多い
等、電気的特性を著しく、阻害している欠点も、
前述の欠点と併せ、有している。 本発明は、叙上の従来の絶縁物基板の欠点を除
去するもので、その目的はMg、Ａを含すスピ
ネル結晶の少なくとも一部を（MgO＋Sc2O3）で
置換することによりシリコン結晶とスピネル結晶
との格子のずれをなくし、さらに、絶縁物基板か
ら半導体結晶内に混入する元素を少くし、格子
歪、転位等の少い、均質で完全な半導体結晶を育
成することが可能な半導体基板用スピネル結晶を
提供することにある。 絶縁物基板と半導体結晶との格子定数を合せる
ことについては、本願発明者の一人により、特開
昭49−33556号にて提案してある。 又、Mg，Ａを含むスピネル結晶をCa，Sr，
Ba，Mn，Zn，Cd，Ga，In，Cr，Feのうち、少
くとも一つで置換する半導体基板用スピネル結晶
は、特開昭50−12970号にて、Ag，Ａを含むス
ピネル単結晶の少くとも一部をMg，Tiで置換す
る半導体用スピネル結晶は、特開昭51−17663号
にて、サフアイヤ結晶をCr，Fe，Ga，Mg，
Ti，Scのうち、少くとも一つで置換する半導体
基板用絶縁物結晶は、特開昭51−49676号にて
夫々本願発明者により提案されている。 本発明は、これらいくつかの発明の継続研究に
より見出されたものである。 以下本発明を詳細に説明する。 第２図は本発明の一例で、MgA2O4の一部を
SC2O3で置換した時のスピネル結晶の格子定数と
Sc2O3の組成の関係を示す特性図である。MgA
2O4の一部をそれぞれ各モル％のSc2O3で置換し
た結晶はスピネル構造を有し、置換したSc2O3の
組成比を変えることにより、スピネル結晶の格子
定数をある範囲内で任意に変えることができる。
シリコン結晶と基板結晶とのミスフイツト係数を
0.6％以内に合せるためには、Sc2O3の組成比は２
モル％〜15モル％程度含むスピネル結晶であれば
よい。 ミスフイツト係数は次式よりもとまる。
る際に用いられる半導体基板用スピネル結晶に関
する。 一般に絶縁物基板上にエピタキシヤルした半導
体結晶を半導体装置として用いれば、素子間を完
全な電気的絶縁性に保つことが可能で、寄生容
量、消費電力の低減化および半導体素子のより密
な集積化が計れ、高周波特性を向上させることが
できる等の利点を有する。 しかし、従来のサフアイヤ基板等の絶縁物基板
は、半導体結晶との界面で、両結晶格子の整合性
が悪く、さらに、界面付近の半導体結晶は絶縁物
結晶の含有原子のオートドーピングにより、高品
位結晶を得ることが困難である欠点を有してい
る。 これを絶縁物基板としてスピネル結晶を、半導
体結晶としてシリコンを夫々用いた場合を例にと
つて説明する。 第１図はスピネル結晶（100）とシリコン結晶
（100）について両結晶格子の整合性を示す模式図
である。シリコンの格子定数は5.430Åであり、
MgA2O4スピネルの格子定数は8.084Åである
ため、スピネル結晶の格子２がシリコン格子１と
整合する部分（図中Ａ部分）でも、格子にわずか
な「ずれ」がある。即ち図中Ｂ部分に示すように
両結晶は完全に整合していない。従つて、従来の
スピネル基板を用いて、シリコン膜をエピタキシ
ヤル成長させると両結晶が整合していないことに
より、スピネル基板が湾曲したり、シリコン膜に
格子歪を内蔵したりあるいは転位が発生したりす
る等の欠点が生じる。このような欠点は、スピネ
ル結晶上にシリコンを用いた場合のみでなく、他
の材質であつても、又サフアイヤ結晶上に半導体
結晶を用いた場合でも生じる。しかしながら、サ
フアイヤ結晶上に立方晶をもつ半導体結晶、たと
えばシリコンを整合させる場合、サフアイヤ結晶
は六方晶であるため、立方晶のシリコンとの間の
ミスマツチングを完全になくすことは不可能であ
る。 たとえば、サフアイヤ（1102）にシリコン
（100）を整合させた場合、サフアイヤ〔1011〕方
向のミスマツチングをなくしても、〔1210〕方向
のミスマツチングは依然として残ることになる。 これに比べて、スピネルにシリコンを整合させ
る場合は、ともに立方晶であるのでミスマツチン
グを全ての方位についてなくすことができる。 そのため、Si on Sapphi reよりSi on Spine
の方がミスマツチングをなくす点からは優れて
いる。このように、作来の絶縁物基板を用いた場
合、絶縁物結晶の構成原子が特に、半導体結晶の
界面付近に、混入するため、界面付近の半導体結
晶の結晶性を阻害している。そのため、従来の半
導体基板上に成長させた半導体結晶を用いた半導
体素子はソース・ドレイン間のリーク電流が多い
等、電気的特性を著しく、阻害している欠点も、
前述の欠点と併せ、有している。 本発明は、叙上の従来の絶縁物基板の欠点を除
去するもので、その目的はMg、Ａを含すスピ
ネル結晶の少なくとも一部を（MgO＋Sc2O3）で
置換することによりシリコン結晶とスピネル結晶
との格子のずれをなくし、さらに、絶縁物基板か
ら半導体結晶内に混入する元素を少くし、格子
歪、転位等の少い、均質で完全な半導体結晶を育
成することが可能な半導体基板用スピネル結晶を
提供することにある。 絶縁物基板と半導体結晶との格子定数を合せる
ことについては、本願発明者の一人により、特開
昭49−33556号にて提案してある。 又、Mg，Ａを含むスピネル結晶をCa，Sr，
Ba，Mn，Zn，Cd，Ga，In，Cr，Feのうち、少
くとも一つで置換する半導体基板用スピネル結晶
は、特開昭50−12970号にて、Ag，Ａを含むス
ピネル単結晶の少くとも一部をMg，Tiで置換す
る半導体用スピネル結晶は、特開昭51−17663号
にて、サフアイヤ結晶をCr，Fe，Ga，Mg，
Ti，Scのうち、少くとも一つで置換する半導体
基板用絶縁物結晶は、特開昭51−49676号にて
夫々本願発明者により提案されている。 本発明は、これらいくつかの発明の継続研究に
より見出されたものである。 以下本発明を詳細に説明する。 第２図は本発明の一例で、MgA2O4の一部を
SC2O3で置換した時のスピネル結晶の格子定数と
Sc2O3の組成の関係を示す特性図である。MgA
2O4の一部をそれぞれ各モル％のSc2O3で置換し
た結晶はスピネル構造を有し、置換したSc2O3の
組成比を変えることにより、スピネル結晶の格子
定数をある範囲内で任意に変えることができる。
シリコン結晶と基板結晶とのミスフイツト係数を
0.6％以内に合せるためには、Sc2O3の組成比は２
モル％〜15モル％程度含むスピネル結晶であれば
よい。 ミスフイツト係数は次式よりもとまる。
【表】
次にミスフイツト係数、零付近の基板結晶を作
製した場合について本実施例に用いた基板結晶の
作製法を説明する。 まづ、MgA2O4：（MgO＋Sc2O3）のモル比
が82：18になるように粉末を混合し、プレス体を
作製し、それを1300℃で24時間大気中で焼成した
セラミツク棒を用いて、双橢円型赤外線集中加熱
炉を用いたフローテイング・ゾーン法で育成速度
0.8mm／Ｈ以下、結晶回転速度30rpm酸素雰囲気
中の育成条件で結晶育成を行う。 基板結晶を作製させるのは、フローテイング・
ゾーン法に限られず、CVD法・チヨクラルスキ
ー法・EFG法によつても構わない。特にEFG法
では育成速度を適当に選ぶことにより、偏析の少
い均一性の良い大面積の基板結晶を得ることがで
きる。 この基板結晶を用いてSiH4の熱分解法による
気相成長法でシリコン膜を作つた場合、従来の基
板を用いた場合のシリコン膜と比べてシリコン膜
の絶縁基板付近のキヤリア濃度が少くなつてお
り、これは現在SOS半導体素子の電気的特性を阻
害している大きな原因の一つを解決できる。 電気的特性としては例えばＰ型（111）シリコ
ン膜を例にとれば、膜厚１μの場合、キヤリヤ濃
度２×1015／c.c.、易動度300cm2／v.secとなり、膜
厚0.5μの場合、キヤリヤ濃度２×1015／c.c.、易
動度300cm2／v.secになる。従つて、実用的用途と
しては、特に基板結晶との界面付近でのシリコン
膜の結晶性が良いため、メモリ等SOSMOS構造
として、薄くて良質なシリコン膜が要求される場
合効果的であり、MOSFETのソース・ドレイン
間リーク電流を低減され、ダイナミツク・メモリ
等に応用することも可能である。 尚、この実施例は、半導体結晶としてシリコン
結晶について説明したがゲルマニウム・−化
合物であるGaAs，GaPやGaAAs，InGaP等の
混晶、−化合物等、化合物半導体にも適用す
ることができる。 本発明の半導体基板用絶縁物結晶はMg，Ａ
を含むスピネル結晶のうち、少くとも一部を
（MgO＋Sc2O3）で置換することにより、スピネル
結晶の格子定数を変化させ、半導体結晶と基板結
晶の格子のずれを0.6％以内に合せることによ
り、半導体結晶内の格子歪、転位を少くすると共
にオートドーピングによるキヤリヤ濃度を少くす
ることができるため、薄くて良質な半導体結晶を
成長させることが可能な半導体基板用スピネル結
晶が得られる。さらに本発明は、スピネル結晶に
（MgO＋Sc2O3）の型でオートドーピングの少ない
Sc元素を固溶させ格子定数を増加させ、半導体
結晶との間にミスマツチングの全くない絶縁結晶
基板が得られるためミスマツチングが残るサフア
イヤ基板に成長させる場合に比べ、より高品位で
より有益な半導体結晶を得ることができる。 成長法は、気相、液相、蒸着等の堆積法を用い
る。
製した場合について本実施例に用いた基板結晶の
作製法を説明する。 まづ、MgA2O4：（MgO＋Sc2O3）のモル比
が82：18になるように粉末を混合し、プレス体を
作製し、それを1300℃で24時間大気中で焼成した
セラミツク棒を用いて、双橢円型赤外線集中加熱
炉を用いたフローテイング・ゾーン法で育成速度
0.8mm／Ｈ以下、結晶回転速度30rpm酸素雰囲気
中の育成条件で結晶育成を行う。 基板結晶を作製させるのは、フローテイング・
ゾーン法に限られず、CVD法・チヨクラルスキ
ー法・EFG法によつても構わない。特にEFG法
では育成速度を適当に選ぶことにより、偏析の少
い均一性の良い大面積の基板結晶を得ることがで
きる。 この基板結晶を用いてSiH4の熱分解法による
気相成長法でシリコン膜を作つた場合、従来の基
板を用いた場合のシリコン膜と比べてシリコン膜
の絶縁基板付近のキヤリア濃度が少くなつてお
り、これは現在SOS半導体素子の電気的特性を阻
害している大きな原因の一つを解決できる。 電気的特性としては例えばＰ型（111）シリコ
ン膜を例にとれば、膜厚１μの場合、キヤリヤ濃
度２×1015／c.c.、易動度300cm2／v.secとなり、膜
厚0.5μの場合、キヤリヤ濃度２×1015／c.c.、易
動度300cm2／v.secになる。従つて、実用的用途と
しては、特に基板結晶との界面付近でのシリコン
膜の結晶性が良いため、メモリ等SOSMOS構造
として、薄くて良質なシリコン膜が要求される場
合効果的であり、MOSFETのソース・ドレイン
間リーク電流を低減され、ダイナミツク・メモリ
等に応用することも可能である。 尚、この実施例は、半導体結晶としてシリコン
結晶について説明したがゲルマニウム・−化
合物であるGaAs，GaPやGaAAs，InGaP等の
混晶、−化合物等、化合物半導体にも適用す
ることができる。 本発明の半導体基板用絶縁物結晶はMg，Ａ
を含むスピネル結晶のうち、少くとも一部を
（MgO＋Sc2O3）で置換することにより、スピネル
結晶の格子定数を変化させ、半導体結晶と基板結
晶の格子のずれを0.6％以内に合せることによ
り、半導体結晶内の格子歪、転位を少くすると共
にオートドーピングによるキヤリヤ濃度を少くす
ることができるため、薄くて良質な半導体結晶を
成長させることが可能な半導体基板用スピネル結
晶が得られる。さらに本発明は、スピネル結晶に
（MgO＋Sc2O3）の型でオートドーピングの少ない
Sc元素を固溶させ格子定数を増加させ、半導体
結晶との間にミスマツチングの全くない絶縁結晶
基板が得られるためミスマツチングが残るサフア
イヤ基板に成長させる場合に比べ、より高品位で
より有益な半導体結晶を得ることができる。 成長法は、気相、液相、蒸着等の堆積法を用い
る。
第１図は、スピネル結晶（100）面とシリコン
結晶（100）面との間に存在する２：３の最小公
倍数的整合性を示し、両結晶間の格子のずれを示
す説明図。第２図は、本発明に用いたSc2O3を含
むMgAO4結晶のSc2O3の組成比と結晶の格子定
数の関係を示した図。 １……シリコン結晶格子、２……スピネル結晶
格子。
結晶（100）面との間に存在する２：３の最小公
倍数的整合性を示し、両結晶間の格子のずれを示
す説明図。第２図は、本発明に用いたSc2O3を含
むMgAO4結晶のSc2O3の組成比と結晶の格子定
数の関係を示した図。 １……シリコン結晶格子、２……スピネル結晶
格子。
Claims (1)
- １ 半導体材料をエピタキシヤル成長させる半導
体基板に用いられるMg，Ａを含むスピネル結
晶の少なくとも一部を（MgO＋Sc2O3）で置換
し、MgA2O4に対する（MgO＋Sc2O3）の置換
量が４モル％〜30モル％であることを特徴とする
半導体基板用スピネル結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405476A JPS5338968A (en) | 1976-09-21 | 1976-09-21 | Spinel crystal for semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405476A JPS5338968A (en) | 1976-09-21 | 1976-09-21 | Spinel crystal for semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5338968A JPS5338968A (en) | 1978-04-10 |
| JPS6132817B2 true JPS6132817B2 (ja) | 1986-07-29 |
Family
ID=14627871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11405476A Granted JPS5338968A (en) | 1976-09-21 | 1976-09-21 | Spinel crystal for semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5338968A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844084B2 (en) * | 2002-04-03 | 2005-01-18 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel substrate and heteroepitaxial growth of III-V materials thereon |
| US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147676A (ja) * | 1974-10-21 | 1976-04-23 | Yaskawa Denki Seisakusho Kk | Naraikakosochi |
-
1976
- 1976-09-21 JP JP11405476A patent/JPS5338968A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5338968A (en) | 1978-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177321A (en) | Single crystal of semiconductive material on crystal of insulating material | |
| US7384481B2 (en) | Method of forming a rare-earth dielectric layer | |
| TWI443712B (zh) | 半導體晶圓及其製造方法 | |
| JP2000068498A (ja) | 絶縁性窒化物膜およびそれを用いた半導体装置 | |
| US20060060826A1 (en) | Composition comprising rare-earth dielectric | |
| JPWO2005015618A1 (ja) | 窒化物半導体成長用基板 | |
| US4126731A (en) | Sapphire single crystal substrate for semiconductor devices | |
| US20080286949A1 (en) | Method of Forming a Rare-Earth Dielectric Layer | |
| US3990902A (en) | Magnesium-titanate-comprising spinel single crystal substrate for semiconductor devices | |
| JPH0513342A (ja) | 半導体ダイヤモンド | |
| US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| JPS6232608B2 (ja) | ||
| US5529640A (en) | Epitaxial metal-insulator-metal-semiconductor structures | |
| US5142350A (en) | Transistor having cubic boron nitride layer | |
| JPS6132817B2 (ja) | ||
| US5232862A (en) | Method of fabricating a transistor having a cubic boron nitride layer | |
| Thompson et al. | Epitaxial growth of II–VI compounds on sapphire substrates | |
| JPH0618174B2 (ja) | 半導体基板 | |
| JPH03278542A (ja) | 半導体装置 | |
| JPH11233440A (ja) | 半導体装置 | |
| US20080111186A1 (en) | Field-Effect Transistor Structure and Method Therefor | |
| US5081053A (en) | Method for forming a transistor having cubic boron nitride layer | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| Munoz-Yague et al. | Molecular beam epitaxy of insulating fluoride-semiconductor heterostructures | |
| JPH0810670B2 (ja) | 薄膜単結晶シリコン基板 |