JPS6133489B2 - - Google Patents
Info
- Publication number
- JPS6133489B2 JPS6133489B2 JP55089504A JP8950480A JPS6133489B2 JP S6133489 B2 JPS6133489 B2 JP S6133489B2 JP 55089504 A JP55089504 A JP 55089504A JP 8950480 A JP8950480 A JP 8950480A JP S6133489 B2 JPS6133489 B2 JP S6133489B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- register
- data
- control
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 20
- 238000011084 recovery Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000002457 bidirectional effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 239000012925 reference material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理システムの通信制御装置に
関する。特に、通信制御装置の同期回線接続に関
し、受信モードと送信モードを切り換えて使用す
る半二重式同期回線接続装置に関するものであ
る。
関する。特に、通信制御装置の同期回線接続に関
し、受信モードと送信モードを切り換えて使用す
る半二重式同期回線接続装置に関するものであ
る。
本発明の目的とするところは、国際電信電話諮
問委員会(CCITT)の勧告Xシリーズに準拠す
る同期インタフエースであつてマイクロプログラ
ム制御の可能な効率的な半二重式の同期回線接続
装置を供給することにある。
問委員会(CCITT)の勧告Xシリーズに準拠す
る同期インタフエースであつてマイクロプログラ
ム制御の可能な効率的な半二重式の同期回線接続
装置を供給することにある。
CCITTの勧告Xシリーズに準拠する同期イン
タフエースは、T線(送信線)、R線(受信線)、
C線(制御線)、I線(インデイケーシヨン線)
およびS線(信号エレメントタイミング線)を備
えることが必要とされ、T線およびR線は単なる
データの送受信の他に、C像、I線と組合せて発
呼、着呼、切断、復旧などの表示も兼ねている。
タフエースは、T線(送信線)、R線(受信線)、
C線(制御線)、I線(インデイケーシヨン線)
およびS線(信号エレメントタイミング線)を備
えることが必要とされ、T線およびR線は単なる
データの送受信の他に、C像、I線と組合せて発
呼、着呼、切断、復旧などの表示も兼ねている。
第6図は、DDX回線交換の同期式Xシリーズ
インタフエースにおける発呼から通信可までの正
常シーケンス(アドレスコール)のタイムチヤー
トを示している。このタイムチヤートの詳細な説
明は日本電信電話公社発行の技術参考資料“回線
交換サービスのインタフエース”になされてい
る。
インタフエースにおける発呼から通信可までの正
常シーケンス(アドレスコール)のタイムチヤー
トを示している。このタイムチヤートの詳細な説
明は日本電信電話公社発行の技術参考資料“回線
交換サービスのインタフエース”になされてい
る。
このような制御動作を可能とするために、デー
タの送受信の他にT線を直接制御する機能と、C
線を直接制御する機能と、R線およびI線に受け
られる制御動作の監視機能を持つ必要がある。本
発明では、受信モードにおいてT線を制御可能に
し、R線およびI線を監視して切断動作または復
旧動作の検出および報告を行うとともに、R線お
よびI線の状態そのものを読込むことができ、し
かもC線を直接制御可能とするように構成するこ
とによつて回線側の制御動作を検出できるように
している。
タの送受信の他にT線を直接制御する機能と、C
線を直接制御する機能と、R線およびI線に受け
られる制御動作の監視機能を持つ必要がある。本
発明では、受信モードにおいてT線を制御可能に
し、R線およびI線を監視して切断動作または復
旧動作の検出および報告を行うとともに、R線お
よびI線の状態そのものを読込むことができ、し
かもC線を直接制御可能とするように構成するこ
とによつて回線側の制御動作を検出できるように
している。
本発明の実施例について図面を用いて詳しく説
明する。
明する。
第1図は本発明実施例通信制御装置全体のブロ
ツク構成図である。通信制御装置は複数の回線接
続部10と、これらを制御する制御部11と、回
線接続部10にそれぞれ接続された回線終端装置
12とを含む。
ツク構成図である。通信制御装置は複数の回線接
続部10と、これらを制御する制御部11と、回
線接続部10にそれぞれ接続された回線終端装置
12とを含む。
第2図は回線接続部の構成を示すブロツク図で
ある。回線接続部10は双方向性データバス10
0、回線接続部選択線101、レジスタ選択線1
02、割込信号線103、書込信号線104、読
出信号線105により制御部11と接続される。
またT線110、R線111、C線112、I線
113、S線114によつて回線終端装置12と
接続されている。第2図に示すデータ線等は1本
で図示しているが、実際には必要なビツト数を有
するものである。
ある。回線接続部10は双方向性データバス10
0、回線接続部選択線101、レジスタ選択線1
02、割込信号線103、書込信号線104、読
出信号線105により制御部11と接続される。
またT線110、R線111、C線112、I線
113、S線114によつて回線終端装置12と
接続されている。第2図に示すデータ線等は1本
で図示しているが、実際には必要なビツト数を有
するものである。
双方向性データバスは制御レジスタ30、パラ
メータレジスタ31、データレジスタ32、スタ
イタスレジスタ33、Xレジスタ34に接続さ
れ、各レジスタはマルチプレキサ35を介して双
方向性データバス100に接続されている。ま
た、データレジスタ32は直並列変換制御回路3
6に接続され、直並列変換制御回路36は同期文
字検出回路40と送信制御回路37ならびに監視
制御回路38および回線終端装置12からのS線
が接続されている。さらに監視制御回路38は回
線終端装置12からのR線111ならびにI線1
13、S線114が接続されており、また、Xレ
ジスタ34にも接続されている。Xレジスタ34
はC線112を介して回線終端装置12に接続さ
れている。さらに、制御レジスタ30とXレジス
タ34は送信制御回路37に接続されている。
メータレジスタ31、データレジスタ32、スタ
イタスレジスタ33、Xレジスタ34に接続さ
れ、各レジスタはマルチプレキサ35を介して双
方向性データバス100に接続されている。ま
た、データレジスタ32は直並列変換制御回路3
6に接続され、直並列変換制御回路36は同期文
字検出回路40と送信制御回路37ならびに監視
制御回路38および回線終端装置12からのS線
が接続されている。さらに監視制御回路38は回
線終端装置12からのR線111ならびにI線1
13、S線114が接続されており、また、Xレ
ジスタ34にも接続されている。Xレジスタ34
はC線112を介して回線終端装置12に接続さ
れている。さらに、制御レジスタ30とXレジス
タ34は送信制御回路37に接続されている。
そこで、各部の動作について述べる。
制御レジスタ30は、回線接続部10の動作モ
ード、すなわち受信モードまたは送信モードなど
を指定する。データレジスタ32は、受信モード
のときは送信データを格納し、受信モードのとき
は、受信データを格納する。Xレジスタ30は制
御情報すなわちT線を0または1に設定する制
御、C線のオンオフ制御、復旧要求の指示、ある
いはI線、R線、切断割込線、復旧完了割込線の
状態を格納する。このXレジスタ30は、受信モ
ードのときに制御され、送信モードのときは意識
的に制御されないものである。なお、ここで制御
情報とは、T線を0または1に設定する制御、C
線のオンオフ制御、復旧要求の指示を制御する情
報をいう。マルチプレキサ35は各レジスタの内
容を読出すときに、いずれのレジスタを読出すか
を選択する機能を有する。
ード、すなわち受信モードまたは送信モードなど
を指定する。データレジスタ32は、受信モード
のときは送信データを格納し、受信モードのとき
は、受信データを格納する。Xレジスタ30は制
御情報すなわちT線を0または1に設定する制
御、C線のオンオフ制御、復旧要求の指示、ある
いはI線、R線、切断割込線、復旧完了割込線の
状態を格納する。このXレジスタ30は、受信モ
ードのときに制御され、送信モードのときは意識
的に制御されないものである。なお、ここで制御
情報とは、T線を0または1に設定する制御、C
線のオンオフ制御、復旧要求の指示を制御する情
報をいう。マルチプレキサ35は各レジスタの内
容を読出すときに、いずれのレジスタを読出すか
を選択する機能を有する。
制御レジスタ30、Xレジスタ34からの出力
線は送信制御回路37へ入力される。また、各レ
ジスタ、すなわち制御レジスタ30、パラメータ
レジスタ31、データレジスタ32、ステイタス
レジスタ33、およびXレジスタ34は、レジス
タ選択線102により選択され、書込信号線10
4により双方向性データバス100のデータを書
込み、またレジスタ選択信号線102により選択
され、読出信号線105により、マルチプレキサ
35を経由して双方向性データバス100に読出
されるよう構成されている。
線は送信制御回路37へ入力される。また、各レ
ジスタ、すなわち制御レジスタ30、パラメータ
レジスタ31、データレジスタ32、ステイタス
レジスタ33、およびXレジスタ34は、レジス
タ選択線102により選択され、書込信号線10
4により双方向性データバス100のデータを書
込み、またレジスタ選択信号線102により選択
され、読出信号線105により、マルチプレキサ
35を経由して双方向性データバス100に読出
されるよう構成されている。
各レジスタとのデータのやりとりは、読出しの
場合は、制御部11により、選択線102を介し
てあらかじめ指定のレジスタを選択する。例え
ば、Xレジスタ34を選択すると、マルチプレク
サ35は、Xレジスタ34のデータ線を選択し、
双方向性データバス100へXレジスタ34の内
容(データ)が出力される。この出力タイミング
は、読出信号線105により与えられる。
場合は、制御部11により、選択線102を介し
てあらかじめ指定のレジスタを選択する。例え
ば、Xレジスタ34を選択すると、マルチプレク
サ35は、Xレジスタ34のデータ線を選択し、
双方向性データバス100へXレジスタ34の内
容(データ)が出力される。この出力タイミング
は、読出信号線105により与えられる。
次に書込みの場合は、同様に、制御部11によ
り選択線102を介してあらかじめ指定のレジス
タを選択する。例えば、データレジスタ32を選
択すると、双方広性データバス100より制御部
11からのデータが双方向性データバス100を
介してデータレジスタ32へ入力される。この入
力タイミングは、書込信号線104により与えら
れる。
り選択線102を介してあらかじめ指定のレジス
タを選択する。例えば、データレジスタ32を選
択すると、双方広性データバス100より制御部
11からのデータが双方向性データバス100を
介してデータレジスタ32へ入力される。この入
力タイミングは、書込信号線104により与えら
れる。
通常の送信では、送信データは1文字毎にデー
タレジスタ32に書込まれ、直並列変換制御回路
36で直列のビツトに変換され、送信制御回路3
7からT線110で、S線114と同期して回線
終端装置12へ送出される。受信データは、回線
終端装置12からR線111で監視回路38を経
て、同期文字検出回路40で2回連続して同期文
字を検出した後に直並列変換制御回路36に入力
され、1文字に組立てられて、データレジスタに
送られ読出される。送信データが、データレジス
タ32から直並列変換制御回路36に送られたと
き、あるいは受信データが直並列変換制御回路3
6からデータレジスタ32に送られたときに、割
込信号線103に割込信号が発生し、制御部11
にデータ転送のタイミングを与える。
タレジスタ32に書込まれ、直並列変換制御回路
36で直列のビツトに変換され、送信制御回路3
7からT線110で、S線114と同期して回線
終端装置12へ送出される。受信データは、回線
終端装置12からR線111で監視回路38を経
て、同期文字検出回路40で2回連続して同期文
字を検出した後に直並列変換制御回路36に入力
され、1文字に組立てられて、データレジスタに
送られ読出される。送信データが、データレジス
タ32から直並列変換制御回路36に送られたと
き、あるいは受信データが直並列変換制御回路3
6からデータレジスタ32に送られたときに、割
込信号線103に割込信号が発生し、制御部11
にデータ転送のタイミングを与える。
C線112はXレジスタ34から任意値を出力
することができ、I線113はXレジスタ34に
入力される。S線114は回線終端装置12から
送出されるタイミング信号で、直並列変換制御回
路36および監視回路38に入力される。
することができ、I線113はXレジスタ34に
入力される。S線114は回線終端装置12から
送出されるタイミング信号で、直並列変換制御回
路36および監視回路38に入力される。
第3図は回線接続部10の内部の送信制御回路
37の構成例図である。この構成は本発明の第一
の特徴とするところである。T制御線41はXレ
ジスタ34の出力であり、受信モード線42およ
び固定値送出指示線43は、制御レジスタ30の
出力である。これらは各々前述のように制御部1
1から書込まれた論理値を持つ。なお、これらの
各線はフオームウエアを介して結合されるので、
第2図の構成図には個々の接続線が省略されてい
る。
37の構成例図である。この構成は本発明の第一
の特徴とするところである。T制御線41はXレ
ジスタ34の出力であり、受信モード線42およ
び固定値送出指示線43は、制御レジスタ30の
出力である。これらは各々前述のように制御部1
1から書込まれた論理値を持つ。なお、これらの
各線はフオームウエアを介して結合されるので、
第2図の構成図には個々の接続線が省略されてい
る。
このように構成された装置の動作を説明する。
まず受信モードの場合には、受信モード線42
は制御部11から「1」の値をロードし、フリツ
プフロツプ50がセツトされる。このフリツプフ
ロツプ50出力は、一方でインバータ55に供給
され、その出力が供給されるゲート53および5
4を閉じる。またこの出力はゲート52に供給さ
れ、ゲート52を開けてT制御線41を回線に導
く。すなわち、制御部11からXレジスタ34の
T制御線41に対応するビツト位置に、任意の値
を書込むことにより回線上のT線の制御を可能と
する。
は制御部11から「1」の値をロードし、フリツ
プフロツプ50がセツトされる。このフリツプフ
ロツプ50出力は、一方でインバータ55に供給
され、その出力が供給されるゲート53および5
4を閉じる。またこの出力はゲート52に供給さ
れ、ゲート52を開けてT制御線41を回線に導
く。すなわち、制御部11からXレジスタ34の
T制御線41に対応するビツト位置に、任意の値
を書込むことにより回線上のT線の制御を可能と
する。
送信モードの場合には、受信モード線42は制
御部11から「0」の値をロードし、フリツプフ
ロツプ50がリセツトされる。この場合にはゲー
ト52は閉じられ、ゲート53および54が開け
られる。受信モードから送信モードに代わるとき
には、固定値送出指示線43は制御部11から
「1」の値をロードし、フリツプフロツプ51を
セツトし、ゲート53が開かれ、データレジスタ
32のビツト7の出力線44が回線上に導かれ
る。この操作は、送信モードになつてから実際の
データを回線上に送出するまでの過度期にT線を
マーク状態に保つために必要であつて、データレ
ジスタ32には全ビツト「1」のデータを制御部
11から書込む必要がある。実際のデータを回線
上に送出する準備ができると、制御部11はデー
タレジスタ32にデータを書込み、固定値送出指
示線43を「0」にする。フリツプフロツプ51
はリセツトされ、ゲート54が開かれて、直並列
変換制御回路36の出力であるデータ線45が回
線上に導かれる。
御部11から「0」の値をロードし、フリツプフ
ロツプ50がリセツトされる。この場合にはゲー
ト52は閉じられ、ゲート53および54が開け
られる。受信モードから送信モードに代わるとき
には、固定値送出指示線43は制御部11から
「1」の値をロードし、フリツプフロツプ51を
セツトし、ゲート53が開かれ、データレジスタ
32のビツト7の出力線44が回線上に導かれ
る。この操作は、送信モードになつてから実際の
データを回線上に送出するまでの過度期にT線を
マーク状態に保つために必要であつて、データレ
ジスタ32には全ビツト「1」のデータを制御部
11から書込む必要がある。実際のデータを回線
上に送出する準備ができると、制御部11はデー
タレジスタ32にデータを書込み、固定値送出指
示線43を「0」にする。フリツプフロツプ51
はリセツトされ、ゲート54が開かれて、直並列
変換制御回路36の出力であるデータ線45が回
線上に導かれる。
このような操作のT線制御の状態を第4図タイ
ムチヤートに示す。
ムチヤートに示す。
次に第5図に監視回路38の構成例図を示す。
この構成は本発明の第二の特徴である。復旧要求
線61は前記Xレジスタ34の出力であり、制御
部11から任意の値を書込むことができる。S線
114は復旧要求線61が「0」のときI線11
3がオフでかつR線111が「0」の状態を16ビ
ツトタイム以上検出すると、切断割込線62を
「1」にするため、および直並列変換制御回路3
6へのクロツクである。復旧要求線61はインバ
ータ74を通して、I線113はインバータ73
を通して、R線111は直接アンドゲート71へ
導かれている。
この構成は本発明の第二の特徴である。復旧要求
線61は前記Xレジスタ34の出力であり、制御
部11から任意の値を書込むことができる。S線
114は復旧要求線61が「0」のときI線11
3がオフでかつR線111が「0」の状態を16ビ
ツトタイム以上検出すると、切断割込線62を
「1」にするため、および直並列変換制御回路3
6へのクロツクである。復旧要求線61はインバ
ータ74を通して、I線113はインバータ73
を通して、R線111は直接アンドゲート71へ
導かれている。
このアンドゲート71の入力条件が満足される
と、S線114によつて監視状態に入り、16ビツ
トタイム以上になると切断割込線62を「1」に
し、これを制御部11に通知する。途中でI線1
13がオフからオンへ、あるいはR線111が
「0」から「1」へ戻ると、切断復旧監視回路7
0は初期設定される。制御部11は切断割込線6
2が「1」であることを検出すると切断割込線6
2を「0」に、T線110を「0」に、C線11
2をオフに、復旧要求線61を「1」にして、復
旧の完了を待つ。I線113はインバータ73を
通して、復旧要求線61は直接アンドゲート72
に導かれている。アンドゲート72が開かれてい
るとき、すなわち、復旧要求線61が「1」でか
つI線113が「0」のとき、R線111が
「0」から「1」に変化すると、復旧完了割込線
63を「1」とし、これを制御部11に通知す
る。制御部11は復旧完了割込線63が「1」で
あることを検出すると、復旧要求線61を「0」
に、復旧完了割込線63を「0」にして、復旧の
完了を知る。以上のことにより、制御部11は、
通信線が論理的に切断されたり、復旧されたりし
たことを認識する。
と、S線114によつて監視状態に入り、16ビツ
トタイム以上になると切断割込線62を「1」に
し、これを制御部11に通知する。途中でI線1
13がオフからオンへ、あるいはR線111が
「0」から「1」へ戻ると、切断復旧監視回路7
0は初期設定される。制御部11は切断割込線6
2が「1」であることを検出すると切断割込線6
2を「0」に、T線110を「0」に、C線11
2をオフに、復旧要求線61を「1」にして、復
旧の完了を待つ。I線113はインバータ73を
通して、復旧要求線61は直接アンドゲート72
に導かれている。アンドゲート72が開かれてい
るとき、すなわち、復旧要求線61が「1」でか
つI線113が「0」のとき、R線111が
「0」から「1」に変化すると、復旧完了割込線
63を「1」とし、これを制御部11に通知す
る。制御部11は復旧完了割込線63が「1」で
あることを検出すると、復旧要求線61を「0」
に、復旧完了割込線63を「0」にして、復旧の
完了を知る。以上のことにより、制御部11は、
通信線が論理的に切断されたり、復旧されたりし
たことを認識する。
同時にR線111はインバータ75を通じて、
I線113は直接Xレジスタ34に導かれ、制御
部11へ読出される。またデータ受信時には信号
を文字に組立てるために、R線111およびS線
114は直並列変換制御回路36に導かれる。こ
のような操作により第4図に示すタイムチヤート
のようなR線111およびI線113の監視に可
能となる。
I線113は直接Xレジスタ34に導かれ、制御
部11へ読出される。またデータ受信時には信号
を文字に組立てるために、R線111およびS線
114は直並列変換制御回路36に導かれる。こ
のような操作により第4図に示すタイムチヤート
のようなR線111およびI線113の監視に可
能となる。
以上1個の回線接続部について説明したが、送
受信が同時に行われる全二重方式の場合には、2
つの回線接続部を用い、一方の回線接続部にはT
線、C線およびS線を、もう一方の回線接続部に
はR線、I線およびS線を接続すればよい。
受信が同時に行われる全二重方式の場合には、2
つの回線接続部を用い、一方の回線接続部にはT
線、C線およびS線を、もう一方の回線接続部に
はR線、I線およびS線を接続すればよい。
以上説明したように、レジスタ書込値により全
体の動作が決められ、特にXレジスタに制御情報
を書込み、読出され、また必要な情報がレジスタ
経由で読出されるので、制御部の制御情報送受は
回線の同期から独立して行われる。したがつて、
効率的にマイクロプログラム制御の可能な回線接
続部を提供することができる。これにより
CCITT勧告Xシリーズの効率的な同期インタフ
エースが得られる。
体の動作が決められ、特にXレジスタに制御情報
を書込み、読出され、また必要な情報がレジスタ
経由で読出されるので、制御部の制御情報送受は
回線の同期から独立して行われる。したがつて、
効率的にマイクロプログラム制御の可能な回線接
続部を提供することができる。これにより
CCITT勧告Xシリーズの効率的な同期インタフ
エースが得られる。
第1図は本発明の一実施例通信制御装置全体の
構成を示すブロツク図。第2図は回線接続部の構
成を示すブロツク図。第3図は回線接続部内の送
信制御部の回路図。第4図は回線インタフエー
ス、切断および復旧動作を示すタイムチヤートの
一例。第5図は回線接続部内の監視部の回路図。
第6図は同期式Xインタフエースの正常シーケン
ス状態のタイムチヤート。 10……回線接続部、11……制御部、12…
…回線終端装置、100……双方向性データバ
ス、101……回線接続部選択線、102……レ
ジスタ選択線、103……割込信号線、104…
…書込信号線、105……読出信号線、110…
…T線、111……R線、112……C線、11
3……I線、114……S線、30……制御レジ
スタ、31……パラメータレジスタ、32……デ
ータレジスタ、33……ステイタスレジスタ、3
4……Xレジスタ、35……マルチプレキサ、3
6……直並列変換制御回路、37……送信制御回
路、38……監視回路、39……回線接続部制御
回路、40……同期文字検出回路、41……T制
御線、42……受信モード線、43……固定値送
出指示線、44……データレジスタビツト7、4
5……データ線、50,51……フリツプフロツ
プ、52,53,54……ナンドゲート、55,
56……インバータ、57……ドライバ、61…
…復旧要求線、62……切断割込線、63……復
旧完了割込線、70……切断復旧監視回路、7
1,72……アンドゲート、73,74,75…
…インバータ、76……レシーバ。
構成を示すブロツク図。第2図は回線接続部の構
成を示すブロツク図。第3図は回線接続部内の送
信制御部の回路図。第4図は回線インタフエー
ス、切断および復旧動作を示すタイムチヤートの
一例。第5図は回線接続部内の監視部の回路図。
第6図は同期式Xインタフエースの正常シーケン
ス状態のタイムチヤート。 10……回線接続部、11……制御部、12…
…回線終端装置、100……双方向性データバ
ス、101……回線接続部選択線、102……レ
ジスタ選択線、103……割込信号線、104…
…書込信号線、105……読出信号線、110…
…T線、111……R線、112……C線、11
3……I線、114……S線、30……制御レジ
スタ、31……パラメータレジスタ、32……デ
ータレジスタ、33……ステイタスレジスタ、3
4……Xレジスタ、35……マルチプレキサ、3
6……直並列変換制御回路、37……送信制御回
路、38……監視回路、39……回線接続部制御
回路、40……同期文字検出回路、41……T制
御線、42……受信モード線、43……固定値送
出指示線、44……データレジスタビツト7、4
5……データ線、50,51……フリツプフロツ
プ、52,53,54……ナンドゲート、55,
56……インバータ、57……ドライバ、61…
…復旧要求線、62……切断割込線、63……復
旧完了割込線、70……切断復旧監視回路、7
1,72……アンドゲート、73,74,75…
…インバータ、76……レシーバ。
Claims (1)
- 【特許請求の範囲】 1 読出および書込可能なデータレジスタと、 このデータレジスタの読出および書込データ通
路に設けられ送受信データの直並列変換を行う送
受信データの直並列変換制御回路と を備えた同期回線接続装置において、 上位装置からの制御情報を書込むXレジスタ
と、 送信線(T線)に接続された受信モードのとき
前記Xレジスタに書込まれた制御情報をこの送信
線に送出し送信モードのときに上記データレジス
タの出力データおよび直並列変換回路の出力デー
タをこの送信線に送出する送信制御回路と、 受信線(R線)に接続されたこの受信線が一定
時間だけスペース極性でかつ対向装置からの制御
線がオフ状態であることを検出し、切断割込みお
よび復旧完了を生成する監視回路と を備えたことを特徴とする同期回線接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8950480A JPS5714238A (en) | 1980-06-30 | 1980-06-30 | Connection device for synchronous circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8950480A JPS5714238A (en) | 1980-06-30 | 1980-06-30 | Connection device for synchronous circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714238A JPS5714238A (en) | 1982-01-25 |
| JPS6133489B2 true JPS6133489B2 (ja) | 1986-08-02 |
Family
ID=13972599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8950480A Granted JPS5714238A (en) | 1980-06-30 | 1980-06-30 | Connection device for synchronous circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5714238A (ja) |
-
1980
- 1980-06-30 JP JP8950480A patent/JPS5714238A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714238A (en) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872003A (en) | Serial interface system flexibly applicable to a one-to-plurality connection | |
| US4127845A (en) | Communications system | |
| US4419751A (en) | Multiport modem and the use thereof in a method and a system for testing a multilevel communication network | |
| GB1581838A (en) | I/o bus transceiver for a data processing system | |
| US4720828A (en) | I/o handler | |
| JPS6133489B2 (ja) | ||
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| JPS6251017B2 (ja) | ||
| JPS6364444A (ja) | デ−タ伝送方式 | |
| JPH0618373B2 (ja) | データ伝送方法及び装置 | |
| JPS62206946A (ja) | リモ−トテスト回路 | |
| JPS6251544B2 (ja) | ||
| JPS61179632A (ja) | 情報伝送システム | |
| SU1272336A2 (ru) | Устройство дл подключени устройств ввода-вывода к многосегментной магистрали | |
| JP3095060B2 (ja) | Atmスイッチ装置 | |
| JPH02193250A (ja) | コンピュータ接続方式 | |
| KR100279163B1 (ko) | 디지탈루프캐리어전송시스템용채널유닛 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JP2715137B2 (ja) | 通信網制御方式 | |
| SU955167A1 (ru) | Устройство дл контрол и передачи информации | |
| JP2573265B2 (ja) | 端末インターフェース回路 | |
| JPS6123901B2 (ja) | ||
| JPH06315044A (ja) | 擬似cd信号伝送装置 | |
| JPH0775345B2 (ja) | シリアルインターフェイス | |
| JPH0463035A (ja) | モデムの伝送方式識別方法 |