JPS6134315B2 - - Google Patents
Info
- Publication number
- JPS6134315B2 JPS6134315B2 JP5562277A JP5562277A JPS6134315B2 JP S6134315 B2 JPS6134315 B2 JP S6134315B2 JP 5562277 A JP5562277 A JP 5562277A JP 5562277 A JP5562277 A JP 5562277A JP S6134315 B2 JPS6134315 B2 JP S6134315B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- start pulse
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Television Receiver Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
本発明は、情報信号を受信する装置において、
その信号振幅を安定するために用いる装置に関す
るものである。
その信号振幅を安定するために用いる装置に関す
るものである。
以下、本発明の一実施例について図面を参照し
て説明する。なお、ここでは伝送されて来る情報
信号のはじめに４ビツト（２ビツト以上いくらで
もよい）の“０”，“１”のスタートパルスが送信
されているものとし、この信号の周波数成分（基
本波）を3.0MHzとして説明する。このスタート
パルスの振幅は後続する情報と同振幅である。
て説明する。なお、ここでは伝送されて来る情報
信号のはじめに４ビツト（２ビツト以上いくらで
もよい）の“０”，“１”のスタートパルスが送信
されているものとし、この信号の周波数成分（基
本波）を3.0MHzとして説明する。このスタート
パルスの振幅は後続する情報と同振幅である。
先ず第１図に於て、１はテレビジヨン受像機の
チユーナ、２はVIF回路、１は映像検波回路、４
は同期分離回路で、これらは通常のテレビジヨン
受像機におけるそれれらの回路と同一のものであ
る。５は本装置の主要部の一つで、第４図Ａに示
すようなスタートパルスを増幅する増幅回路、６
は水平及び垂直同期信号からを用いて情報信号の
多重化されている第20H目（及び283H目）を抜
取るゲートパルスを発生する回路である。ゲート
パルス発生回路６の出力で増幅回路５を制御して
その出力を第20H目の部分のみで取り出す。
チユーナ、２はVIF回路、１は映像検波回路、４
は同期分離回路で、これらは通常のテレビジヨン
受像機におけるそれれらの回路と同一のものであ
る。５は本装置の主要部の一つで、第４図Ａに示
すようなスタートパルスを増幅する増幅回路、６
は水平及び垂直同期信号からを用いて情報信号の
多重化されている第20H目（及び283H目）を抜
取るゲートパルスを発生する回路である。ゲート
パルス発生回路６の出力で増幅回路５を制御して
その出力を第20H目の部分のみで取り出す。
さらに遅延ゲート、フリツプフロツプ、カウン
タ等により第４図Ｈのように波形にしてサンプル
ホールド回路７へ供給する。このサンプルホール
ド回路７は例えばクローズドルーブでバツフア形
のFETを用いたサンプルホールド回路であり、
第４図Ｈの信号を整流した直流バイアスをt8〜t9
にわたつてサンプリングし、次のフイールドの第
20H目（又は第283H目）までホールドし、少な
く共第20H目の間は一定と見なせる利得用の制御
電圧を発生する。
タ等により第４図Ｈのように波形にしてサンプル
ホールド回路７へ供給する。このサンプルホール
ド回路７は例えばクローズドルーブでバツフア形
のFETを用いたサンプルホールド回路であり、
第４図Ｈの信号を整流した直流バイアスをt8〜t9
にわたつてサンプリングし、次のフイールドの第
20H目（又は第283H目）までホールドし、少な
く共第20H目の間は一定と見なせる利得用の制御
電圧を発生する。
８はこれによつて利得が制御される増幅器で、
本装置の要部はこれら５，７，８で形成される。
９は情報信号を表示するための処理回路で、デイ
ジタルメモリと制御回路等から得られる。
本装置の要部はこれら５，７，８で形成される。
９は情報信号を表示するための処理回路で、デイ
ジタルメモリと制御回路等から得られる。
処理回路９の出力すなわち情報映像信号を混合
回路１０でテレビジヨン映像信号と混合し、情報
の文字のみ或いはテレビジヨン画面と情報文字と
を陰極線管１２上に表示する。映像増幅器回路１
１はその駆動回路である。
回路１０でテレビジヨン映像信号と混合し、情報
の文字のみ或いはテレビジヨン画面と情報文字と
を陰極線管１２上に表示する。映像増幅器回路１
１はその駆動回路である。
さて、受信した信号は第２図Ａの如くであり、
その信号の部分を拡大すれば同図Ｂのようにな
る。
その信号の部分を拡大すれば同図Ｂのようにな
る。
その最高周波数成分を例えばスタートパルスと
同じとすれば3.0MHzの１ビツトの部分とそれよ
り低い周波数成分の部分とでは、Ｂの如く振幅に
差が生じ同図Ｃの如き正し波形を再現して得るこ
とが困難である。Ｂ中のＬがスライスレベルであ
るが信号の振幅が変動してもこのレベルＬは変ら
ないので、振幅が変動すると得られるパルスの幅
が変動し、データのサンプリングが困難になる。
同じとすれば3.0MHzの１ビツトの部分とそれよ
り低い周波数成分の部分とでは、Ｂの如く振幅に
差が生じ同図Ｃの如き正し波形を再現して得るこ
とが困難である。Ｂ中のＬがスライスレベルであ
るが信号の振幅が変動してもこのレベルＬは変ら
ないので、振幅が変動すると得られるパルスの幅
が変動し、データのサンプリングが困難になる。
そこで本装置では第３図および第５図に示す回
路構成により、第４図Ａのような受信信号を用い
て自動的に利得制御を行なうようにしている。第
３図に於て、先ず水平同期信号の後縁から積分回
路等で若干遅延させた第４図Ｂのような遅延パル
スクランプパルス発生回路１５で形成する。この
回路はモノマルチバイブレータでもよい。これ
で、検波出力をクランプする。クランプ位置は、
第４図のt3〜t4で、同期信号の後縁とバツクポー
チの後縁t6の間である。
路構成により、第４図Ａのような受信信号を用い
て自動的に利得制御を行なうようにしている。第
３図に於て、先ず水平同期信号の後縁から積分回
路等で若干遅延させた第４図Ｂのような遅延パル
スクランプパルス発生回路１５で形成する。この
回路はモノマルチバイブレータでもよい。これ
で、検波出力をクランプする。クランプ位置は、
第４図のt3〜t4で、同期信号の後縁とバツクポー
チの後縁t6の間である。
信号Ａは増幅回路１３で若干増幅し、クランプ
回路１４で、クランプパルスＢによりクランプ
し、更に、20H目抜取回路１６で第20H目の情報
信号の部分のみを抜取る。その後スタートパルス
の基本周波数3.0MHzに同調した帯域増幅器１７
で波し、第４図Ｅの如く正弦波状の出力を得、
これをスライス回路１８でスライスし、その出力
の最初の立下りt8からフリツプフロツプ１９のセ
ツトする。フリツプフロツプ１９は第20H目での
み働くようにゲートパルス発生回路６の出力をそ
のＪ端子に加えている。
回路１４で、クランプパルスＢによりクランプ
し、更に、20H目抜取回路１６で第20H目の情報
信号の部分のみを抜取る。その後スタートパルス
の基本周波数3.0MHzに同調した帯域増幅器１７
で波し、第４図Ｅの如く正弦波状の出力を得、
これをスライス回路１８でスライスし、その出力
の最初の立下りt8からフリツプフロツプ１９のセ
ツトする。フリツプフロツプ１９は第20H目での
み働くようにゲートパルス発生回路６の出力をそ
のＪ端子に加えている。
更に２は遅延回路で、毎Ｈに第４図Ｄの如きゲ
ートパルスを発生して帯域増幅器１７を制御す
る。フリツプフロツプ１９はt8でセツトし、カウ
ンタ２１でスライス回路１８の出力信号Ｆの立上
りを３ビツト目まで数えたt9でリセツトする。従
つてフリツプフロツプ１９のＱ端子出力は第４図
Ｇのようになる。２２はサンプルホールド回路、
２３は直流増幅回路である。
ートパルスを発生して帯域増幅器１７を制御す
る。フリツプフロツプ１９はt8でセツトし、カウ
ンタ２１でスライス回路１８の出力信号Ｆの立上
りを３ビツト目まで数えたt9でリセツトする。従
つてフリツプフロツプ１９のＱ端子出力は第４図
Ｇのようになる。２２はサンプルホールド回路、
２３は直流増幅回路である。
第５図にこの回路の更に詳細な回路図を示して
動作を説明する。２４は結合容量、２５，２６は
トランジスタ２７のベースバイアスを与える抵
抗、２７は増幅器１３を構成する利得可変トラン
ジスタ、２８はコレクタ抵抗、２９は直流帰還用
のもので、抵抗３０が容量３１，３２によりバイ
パスされてもトランジスタ２７の入力インピーダ
ンスが極端に小さくなるのも防ぐ抵抗である。３
３はトランジスタ２７の出力をクランプ回路１４
へ伝える結合容量、３１は電解コンデンサー、３
２は磁器コンデンサで高周波特性補償である。３
４はコレクタ負荷抵抗で、抵抗３０に比して大き
く選んである。
動作を説明する。２４は結合容量、２５，２６は
トランジスタ２７のベースバイアスを与える抵
抗、２７は増幅器１３を構成する利得可変トラン
ジスタ、２８はコレクタ抵抗、２９は直流帰還用
のもので、抵抗３０が容量３１，３２によりバイ
パスされてもトランジスタ２７の入力インピーダ
ンスが極端に小さくなるのも防ぐ抵抗である。３
３はトランジスタ２７の出力をクランプ回路１４
へ伝える結合容量、３１は電解コンデンサー、３
２は磁器コンデンサで高周波特性補償である。３
４はコレクタ負荷抵抗で、抵抗３０に比して大き
く選んである。
３５はベース入力レベルによりスイツチングさ
れるトランジスタで、そのコレクスタ電流が増大
してＣ―Ｅ間短絡状態になると、コンデンサ３
１，３２が接地されたことになりトランジスタ２
７の利得が大きくなる。コンデンサ３７Cとコイ
ル３７Lとは前述の基本周波数の3.0MHzに共振
し、スタートパルスの成分のみを取り出す。３９
は同調容量、３８はバイパスコンデンサー、４
０．４１はトランジスタ４２のベースバイアスを
与える抵抗、４２は帯域増幅用のトランジスタ、
４３はそのエミツタ抵抗で、第20H目を取り出し
た出力をモノマルチバイブレータ20Mで遅延し、
第４図Ｃの信号の立下りでフリツプフロツプ２０
Fをセツトし、その出力信号を第４図Ｄの逆極性
のもの即ちt6〜t9のみ低レベルのものとし、トラ
ンジスタ４２を導通せしめる。
れるトランジスタで、そのコレクスタ電流が増大
してＣ―Ｅ間短絡状態になると、コンデンサ３
１，３２が接地されたことになりトランジスタ２
７の利得が大きくなる。コンデンサ３７Cとコイ
ル３７Lとは前述の基本周波数の3.0MHzに共振
し、スタートパルスの成分のみを取り出す。３９
は同調容量、３８はバイパスコンデンサー、４
０．４１はトランジスタ４２のベースバイアスを
与える抵抗、４２は帯域増幅用のトランジスタ、
４３はそのエミツタ抵抗で、第20H目を取り出し
た出力をモノマルチバイブレータ20Mで遅延し、
第４図Ｃの信号の立下りでフリツプフロツプ２０
Fをセツトし、その出力信号を第４図Ｄの逆極性
のもの即ちt6〜t9のみ低レベルのものとし、トラ
ンジスタ４２を導通せしめる。
４４はトランス４５の同調容量で、同調周波数
及び帯域幅は３７L，３７C及び39のそれらと同一
である。４６，４７はトランジスタ４９のベース
バイアスを決める抵抗、４８はバイパスコンデン
サ、５０はトランジスタ４９のコレクタ負荷抵
抗、５１はそのエミツタ抵抗、５２はトランジス
タ４９と共にスライス回路用の差動増幅器を構成
するトラランジスタ、５３はトランジスタ５２の
負荷抵抗５４，５５および５６は差動増幅器のス
ライスレベルを決める抵抗で可変抵抗５５を調整
して、第４図の信号Ｅの振幅の中央でスライスす
るような値に決める。
及び帯域幅は３７L，３７C及び39のそれらと同一
である。４６，４７はトランジスタ４９のベース
バイアスを決める抵抗、４８はバイパスコンデン
サ、５０はトランジスタ４９のコレクタ負荷抵
抗、５１はそのエミツタ抵抗、５２はトランジス
タ４９と共にスライス回路用の差動増幅器を構成
するトラランジスタ、５３はトランジスタ５２の
負荷抵抗５４，５５および５６は差動増幅器のス
ライスレベルを決める抵抗で可変抵抗５５を調整
して、第４図の信号Ｅの振幅の中央でスライスす
るような値に決める。
トランジスタ５２の出力は第４図Ｆの信号とな
るので、最初の立下りt8（t6以前の信号はトラン
ジスタ４２の出力に含まれない）においてフリツ
プフロツプ１９をセツトし、カウンタ２１のクリ
ア入力を低レベルにしてt8の次の信号Ｆの立上り
パルスからカウントするようにする。６１は信号
Ｆの立上りをカウントさせるための反転器であ
る。t9で３ビツト目の立上りを数えると、NAND
ゲート６２の２つの入力が共に高レベルとなるの
でその出力はt9から負になり、フリツプフロツプ
１９をリセツトするので、そのＱ出力は第４図Ｇ
のようになり、またフリツプフロツプ２０Ｆもリ
セツトされてその出力は信号Ｄの反転したもの
となる。従つてトランジスタ４２の出力には信号
Ｅの波形がt9以降は現われなくなる。これは、ス
タートパルスの後の信号はデータ等であつて
“０”か“１”か決つていないため信号Ｅの終り
の波形が一定しなくなるので、t9以降の波形を除
去するためである。
るので、最初の立下りt8（t6以前の信号はトラン
ジスタ４２の出力に含まれない）においてフリツ
プフロツプ１９をセツトし、カウンタ２１のクリ
ア入力を低レベルにしてt8の次の信号Ｆの立上り
パルスからカウントするようにする。６１は信号
Ｆの立上りをカウントさせるための反転器であ
る。t9で３ビツト目の立上りを数えると、NAND
ゲート６２の２つの入力が共に高レベルとなるの
でその出力はt9から負になり、フリツプフロツプ
１９をリセツトするので、そのＱ出力は第４図Ｇ
のようになり、またフリツプフロツプ２０Ｆもリ
セツトされてその出力は信号Ｄの反転したもの
となる。従つてトランジスタ４２の出力には信号
Ｅの波形がt9以降は現われなくなる。これは、ス
タートパルスの後の信号はデータ等であつて
“０”か“１”か決つていないため信号Ｅの終り
の波形が一定しなくなるので、t9以降の波形を除
去するためである。
以上の如くしてフリツプ１９のＱ出力として、
第４図Ｇの如きゲートパルスを得ることができ
る。これを用いてトランジスタ４２の出力即ち信
号Ｅをゲートすればよいが、振幅変動検出のため
にトランス４５に３次巻線を設けて、これを両波
整流回路５８で両波整流した後に、ゲート５９で
信号によりゲートしてその出力を第４図Ｈのよう
にする。これを積分回路６０で積分して得られる
直流電圧は信号Ａに於けるスタートパルスの振幅
に比例している。６３はオペレーシヨナルアン
プ、６４．６５はサンプルホールドのスイツチを
形成するFETで、サンプル中（t8〜t9）信号Ｇに
よりFET６４が導通し、FET９５が遮断されて
コンデンサ６６に充電しt8以降はFET６４が遮断
してコンデンサ６６に貯えた電荷を保持する。t9
以降はFET６５が導通する。６７もオペレーシ
ヨナルアンプである。６３〜７２は良く知られた
サンプルホールド回路の例である。
第４図Ｇの如きゲートパルスを得ることができ
る。これを用いてトランジスタ４２の出力即ち信
号Ｅをゲートすればよいが、振幅変動検出のため
にトランス４５に３次巻線を設けて、これを両波
整流回路５８で両波整流した後に、ゲート５９で
信号によりゲートしてその出力を第４図Ｈのよう
にする。これを積分回路６０で積分して得られる
直流電圧は信号Ａに於けるスタートパルスの振幅
に比例している。６３はオペレーシヨナルアン
プ、６４．６５はサンプルホールドのスイツチを
形成するFETで、サンプル中（t8〜t9）信号Ｇに
よりFET６４が導通し、FET９５が遮断されて
コンデンサ６６に充電しt8以降はFET６４が遮断
してコンデンサ６６に貯えた電荷を保持する。t9
以降はFET６５が導通する。６７もオペレーシ
ヨナルアンプである。６３〜７２は良く知られた
サンプルホールド回路の例である。
オペレーシヨナルアンプ６７の出力をトランジ
スタ３５へ加えて、トランジスタ２７の増幅度を
制御する。即ち、スタートパルスの振幅でトラン
ジスタ２７の利得を制御することにより、クラン
プ回路１４への入力信号を一定振幅にする。即
ち、付加文字等の情報信号の振幅をこの利得制御
により一定にする。従つてスライス出力も変動し
なくなつて安定した受信ができる。
スタ３５へ加えて、トランジスタ２７の増幅度を
制御する。即ち、スタートパルスの振幅でトラン
ジスタ２７の利得を制御することにより、クラン
プ回路１４への入力信号を一定振幅にする。即
ち、付加文字等の情報信号の振幅をこの利得制御
により一定にする。従つてスライス出力も変動し
なくなつて安定した受信ができる。
なお、t8〜t9の短時間のサンプリングであつて
も、コンデンサ６６の容量他の定数を適当に選べ
ば第20H目或は第２１，２２Ｈ目程度の範囲でト
ランジスタ３５のベースバイアスを一定にするこ
とは容易である。
も、コンデンサ６６の容量他の定数を適当に選べ
ば第20H目或は第２１，２２Ｈ目程度の範囲でト
ランジスタ３５のベースバイアスを一定にするこ
とは容易である。
また、この装置では付加文字等の情報処理回路
９用の第１のスライス回路９′と、トランジスタ
４９，５２からなる第２のスライス回路とを別個
に設けているので、第２のスライス回路では入力
の振幅変動やスライスレベルの変動があつてもト
ランジスタ４９，５２がオフセツトされない限り
信号Ｆの上向きのパルスが得られ、そのパルス幅
が変化するのみであるので前述の動作は確実に行
われる。また、t9からt1の間にオペレーシヨナル
アンプ６７の出力は所望の直流レベルとなり1H
間或はそれ以上保たれることはいうまでもない。
９用の第１のスライス回路９′と、トランジスタ
４９，５２からなる第２のスライス回路とを別個
に設けているので、第２のスライス回路では入力
の振幅変動やスライスレベルの変動があつてもト
ランジスタ４９，５２がオフセツトされない限り
信号Ｆの上向きのパルスが得られ、そのパルス幅
が変化するのみであるので前述の動作は確実に行
われる。また、t9からt1の間にオペレーシヨナル
アンプ６７の出力は所望の直流レベルとなり1H
間或はそれ以上保たれることはいうまでもない。
以上のようにして、本発明によれば情報信号を
受信する場合に受信信号の振幅が変動しても、常
にそれを安定化することができ、安定したスライ
ス動作によつて正確な受信をすることができるも
のである。
受信する場合に受信信号の振幅が変動しても、常
にそれを安定化することができ、安定したスライ
ス動作によつて正確な受信をすることができるも
のである。
第１図および第３図は本発明の一実施例におけ
る自動利得制御装置のブロツク線図、第２図Ａ，
Ｂ，Ｃおよび第４図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇ，Ｈは同装置の動作を説明するための波形図、
第５図は同装置の要部の詳細な回路図である。 ５……増幅回路、６……ゲートパルス発生回
路、７……サンプルホールド回路、８……増幅
器、９……処理回路、９′……スライス回路。
る自動利得制御装置のブロツク線図、第２図Ａ，
Ｂ，Ｃおよび第４図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇ，Ｈは同装置の動作を説明するための波形図、
第５図は同装置の要部の詳細な回路図である。 ５……増幅回路、６……ゲートパルス発生回
路、７……サンプルホールド回路、８……増幅
器、９……処理回路、９′……スライス回路。
Claims (1)
- １ テレビジヨン信号の垂直帰線期間中に多重化
されている情報信号の始まりの部分に付加されて
いるスタートパルスの振幅変動を検出してサンプ
ルホールドし、前記情報信号が送られている期間
のみその増幅出力を一定にするように自動利得制
御する自動利得制御装置において、前記スタート
パルスの振幅変動を検出してサンプルホールドす
る手段は、前記スタートパルスの基本波成分のみ
を通過させるフイルターと、そのフイルターの出
力から作成された前記スタートパルスの振幅変動
をあらわす信号をサンプルホールドして前記自動
利得制御用の制御電圧として出力するサンプルホ
ールド回路と、前記情報信号処理用のスライス回
路とは別個に設けられ前記フイルターの出力をス
ライスするスライス回路と、この別個に設けられ
たスライド回路の出力に基づいて前記サンプルホ
ールド回路を前記スタートパルスの期間のみサン
プル動作させるためのゲートパルスを発生する回
路とを備えていることを特徴とする自動利得制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5562277A JPS53139923A (en) | 1977-05-13 | 1977-05-13 | Automatic gain control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5562277A JPS53139923A (en) | 1977-05-13 | 1977-05-13 | Automatic gain control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53139923A JPS53139923A (en) | 1978-12-06 |
| JPS6134315B2 true JPS6134315B2 (ja) | 1986-08-07 |
Family
ID=13003870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5562277A Granted JPS53139923A (en) | 1977-05-13 | 1977-05-13 | Automatic gain control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53139923A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169973A (en) * | 1980-06-02 | 1981-12-26 | Hitachi Ltd | Automatic gain controlling device |
| JPS57196676A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Character broadcast receiver |
-
1977
- 1977-05-13 JP JP5562277A patent/JPS53139923A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53139923A (en) | 1978-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058551B1 (en) | Fm television signal receiving circuit | |
| JPS6134315B2 (ja) | ||
| US4233629A (en) | Sync separator with a look-ahead clamp | |
| US2736769A (en) | Noise cut-off synchronizing signal separator | |
| US2797259A (en) | Television receiver noise suppression | |
| US2797258A (en) | Sync separator | |
| JPS6111025B2 (ja) | ||
| GB2090499A (en) | Sync separator | |
| JPS6216067B2 (ja) | ||
| US3306976A (en) | Receiver system comprising a transistorized agc circuit | |
| US20080002066A1 (en) | Picture signal detecting apparatus | |
| US3745241A (en) | Television receiver for separating and reproducing multiplexed video signals | |
| EP0059379A2 (en) | Noise detecting circuit and television receiver employing the same | |
| EP0314219A1 (en) | Line synchronising circuit | |
| EP0067168B1 (en) | Horizontal phase detector gain control | |
| US3548097A (en) | Transistorized control circuitry for television receiver | |
| US3003029A (en) | Television receiver fine tuning indication system | |
| US2736768A (en) | Video from sync and sync from sync separator | |
| JPH0534842B2 (ja) | ||
| KR880000411Y1 (ko) | 문자방송 수신기에서 문자 데이타 발췌를 위한 기준전압 발생회로 | |
| KR940017133A (ko) | 방송채널의 자동선국 설정장치와 방법 | |
| JP2581579Y2 (ja) | テレビジョン受信機 | |
| JP2583847B2 (ja) | テレビジヨン受像機 | |
| JPS5819519U (ja) | 自動利得制御装置 | |
| JPH059086U (ja) | 画像ミユート回路 |