JPS6136415B2 - - Google Patents
Info
- Publication number
- JPS6136415B2 JPS6136415B2 JP54127415A JP12741579A JPS6136415B2 JP S6136415 B2 JPS6136415 B2 JP S6136415B2 JP 54127415 A JP54127415 A JP 54127415A JP 12741579 A JP12741579 A JP 12741579A JP S6136415 B2 JPS6136415 B2 JP S6136415B2
- Authority
- JP
- Japan
- Prior art keywords
- mantissa
- floating point
- characteristic
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007667 floating Methods 0.000 claims description 43
- 238000013139 quantization Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000015654 memory Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/24—Conversion to or from floating-point codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
本発明はデイジタル信号処理に関し、特にμ特
性コードワードを浮動小数点表示に変換するコン
バータに関する。 パルスコード変調（PCM）信号は、一般に、
一連のバイナリーコードワードからなつており、
各ワードは周期的に標本化され量子化されたアナ
ログ信号の瞬時の値を表わしている。通常、これ
らのコードワードは、連続したビツト流の形で受
信局に送られ、元のアナログ信号に復号される。
その過程では、デイジタル信号は通常、PCMワ
ードの形で諸々の処理を受ける。例えば、IEEE
トランザクシヨンズ オン コミニユケーシヨン
ズ、Vol.COM−26、No.5（1978年５月）第647−
653頁の本願発明者執筆による“ATwelve−
Channel Digital Echo Canceler”には、浮動小
数点表示を用いたエコーキヤンセラーについて述
べている。しかしながら、典型的なPCMワード
は浮動小数点表示ではない。そこで、PCMコー
ドワードを浮動小数点表示に変換する必要があ
る。数値Ｚの浮動小数点表示は次の式で表わされ
る。 Ｚ＝Ｓ・Ａ・Ｂ〓 ………(1) ここでＳは数値（Ｚ）の極性すなわち符号、Ａ
は仮数、Ｂは基数（２進数表示の場合は、
“２”）、αは指数である。 PCM符号が線形の場合、すなわち圧縮・伸長
をされない場合は、２進数を単に移動させるだけ
で乗算あるいは除算を行うことができる。従つて
線形符号は浮動小数点表示に適する。しかし、
PCM符号が非線形の場合、例えば圧縮された場
合は、単に２進数移動するだけでは正常の乗算あ
るいは除算を行うことができない。電話通信の技
術では一般に非線形のPCM符号を用いている。 IEEEトランザクシヨンズ オン オウデイオ
アンド エレクトロアコウステイクス、Vol.
AU−18、No.4（1970年12月）、第412−417頁の
カンデイグ（A.Kundig）氏による“Digital
Filtering in PCM Telephone Systems”には、
いわゆるＡ−特性に従つて符号化された非線形
PCMワードを浮動小数点表示に変換する方法が
開示されている。このカンデイグの方法は、Ａ−
特性符号化が浮動小数点符号化と密接な関係を有
する故にある面では成功している。 μ−特性として知られている第２の非線形
PCM符号は、圧縮関数： ｙ＝ｌｏｇ（１＋μｘ）／ｌｏｇ（１＋μ）…
……(2) で近似することができる。周知のμ−特性・浮動
小数点変換装置としては２つのタイプがある。第
１のタイプの装置ではメモリを有し、このメモリ
はPCMワードに応答して、メモリのロケーシヨ
ン（記憶位置）から浮動小数点表示を与えてい
る。１つの符号ビツトを有する通常の８ビツト
PCMワードに対して、そのような第１のタイプ
の装置は少なくとも27個のロケーシヨンを有する
メモリを使用している。その各ロケーシヨンは８
ビツトの浮動小数点表示を有する。第２のタイプ
の装置は２段のコンバータからなり、そこで初め
にμ−特性・固定小数点変換がされ、次いで固定
小数点から浮動小数点変換がなされる。従つてこ
のような周知のμ−特性・浮動小数点コンバータ
は複雑、高価となる傾向がある。 従来の装置に関するこのような問題および他の
問題は本願発明に従う改良されたμ−特性・浮動
小数点コンバータによつて解決される。本願発明
に係るコンバータは、μ−特性コードワードのセ
グメント値と前置量子化ステツプに応じて基準の
仮数を与えるトランスレータを含む。浮動小数点
の仮数はさきの基準の仮数と量子化ステツプとを
加えることによつて得られる。浮動小数点の指数
はコードワードのセグメント値であり、また浮動
小数点の符号はコードワードの符号に等しい。 いま非線形PCM符号を考えると、典型的な圧
縮型PCM符号Ｘ（Ｌ，Ｖ）は、セグメントＬを
表わす“特性ビツト”と呼ばれるｍ個の２進数
と、セグメントＬにおける量子化ステツプＶを表
わす“仮数”と呼ばれるｎ個の２進数とを含む。
また圧縮PCM符号は普通１個の極性ビツトＳを
含む。従つて全体のコードワードは（ｍ＋ｎ＋
１）ビツトのビツト流からなつている。また１極
性のセグメントの全体の数Ｍは２mに等しく、各
セグメントの量子化ステツプの全体の数Ｎは２n
に等しい。 従つて通常の圧縮型デイジタル信号は次式 Ｘ（Ｌ、Ｖ）＝Ｖ＋NL (3) によつて与えられ、伸伸張された、すなわち線形
化された信号は次式 Ｙ（Ｌ、Ｖ）＝ΔＬ（Ｖ＋Ｐ）−Ｑ (4) ΔＬ＝２L Ｐ＝Ｎ＋ａ Ｑ＝Ｎ＋ａ−ｃ の関係があり、ａはセグメントエツジパラメー
タ、すなわち１セグメントから次のセグメントへ
の遷移を示し、ｃは中心パラメータ、すなわち特
性曲線のオフセツトを示す。第１図には、ｃ＝０
の場合のμ−特性曲線を示している。これ以降で
は、簡単化のために一般的損失のない場合を考
え、ｃ＝０、ａ＝0.5として話をすすめる。さら
に簡略化して、Ｎ＝16（ｎ＝４）、Ｍ＝８（ｍ＝
３）を仮定すると、伸張された、すなわち線形化
された第(4)式によつて表わされた信号は、 Ｙ（Ｌ、Ｖ）＝２L（Ｖ＋16.5）−16.5 (5) によつて与えられる。極性すなわち符号ビツトは
PCMコードワードの８番目のビツトである。さ
きの仮定は、８ビツト、μ＝255のPCMコードワ
ードに共通のもので、これはベルシステムによる
デイジタルキヤリア装置に使用されている。その
システムではビツト流はSL1，L2，L3，V1，V2，
V3，V4の形で表わされ、ここでＳは符号ビツト
で、L1，L2，L3はコードの特定のセグメントを
規定し、これらはｍ＝３ビツトの特性ビツトであ
る。またV1，V2，V3，V4は量子化ステツプＶを
規定し、これらはｎ＝４ビツトの仮数ビツトであ
る。 第２図は第(5)式からのアナログ出力レベルＹ
（Ｌ，Ｖ）を示す表で、この表から13ビツトの線
形コードはアナログ信号の大きさの全範囲を表わ
すことが解る。第(5)式は浮動表現で次式の如く書
きかえることができる。 Ｙ（Ｌ、Ｖ）＝２L（Ｌ、Ｖ） (6) ここで指数Ｌはセグメントの値で、浮動小数点仮
数Ｕ（Ｌ、Ｖ）は、 Ｕ（Ｌ、Ｖ）＝Ｖ＋16.5−２-L（16.5） (7) で与えられる。この(7)式の仮数は次のように書き
かえることができる。 Ｕ（Ｌ、Ｖ）＝Ｕ（Ｌ、Ｏ）＋Ｖ (8) ここでＵ（Ｌ、Ｏ）は、特定の量子化ステツプＶ
＝０に対する浮動小数点仮数の値を有する基準の
仮数である。第３図は第(7)式からの浮動小数点仮
数の値を示す表である。第３図の表の第１行目は
基準の仮数Ｕ（Ｌ、Ｏ）の値を与えていることが
解る。第(8)式は量子化ステツプＶを第３図の表の
第１行目に示された基準の仮数に単に加えること
によつて解くことができることは明らかである。
またＵ（Ｌ、Ｖ）とその近似値との大きさの差
は、15/32を越えないことが解つた。従つて一連
の整数の組｛０、１、２、………、31｝を考え、
U5（Ｌ、Ｖ）をＵ（Ｌ、Ｖ）に最も近い整数の
組から得られる整数を示すものとする。いま第３
図の表と整数の組｛０、１、２、………、31｝を
参照すると、Ｕ（Ｌ、Ｖ）とU5（Ｌ、Ｖ）との
大きさの差は1/2量子化ステツプ以下、すなわち ｜Ｕ（Ｌ、Ｖ）−U5（Ｌ、Ｖ）｜≦15/32＜1/2 (9) であることは明らかである。 従つて、Ｕ（Ｌ、Ｖ）はU5（Ｌ、Ｖ）に近似
することができ、この場合には1/2量子化ステツ
プ以上の誤差は生じない。この程度の誤差はもと
もと量子化の段階で生じる可能性がある。本発明
の原理に従つて伸張された信号Ｙ（Ｌ，Ｖ）は、
Ｕ（Ｌ、Ｖ）の近似としてのU5（Ｌ、Ｖ）を用
いて表現することができる。すなわち浮動小数点
表現２LU5（Ｌ、Ｖ）が得られる。U5（Ｌ、Ｖ）
は安価なメモリあるいは簡単なアダー装置との組
合せ回路によつて実現することができる。さらに
U5（Ｌ、Ｖ）の場合は必要なビツト数は５ビツ
トですむ。 第４図は本発明の原理に従う装置の実施例を示
す。PCMコードワードは、符号ビツトＳと、セ
グメントＬを表わす特性ビツトL1，L2，L3と、
量子化ステツプＶを表わす仮数ビツトV1，V2，
V3，V4とを有する。これらの信号はそれぞれコ
ンバータ１００の並列入力端子１０，１１−１，
１１−２，１１−３および１２−１，１２−２，
１２−３，１２−４に加えられる。そしてコンバ
ータ１００で処理され浮動小数点表現で与えられ
る。その出力は符号ビツトＳ、指数を表わす特性
ビツトL1，L2，L3およびビツトU5（Ｌ，Ｖ）１
〜U5（Ｌ，Ｖ）５を有する５ビツトの浮動小数
点仮数を含む信号として、それぞれ並列出力端子
２０，２１−１，２１−２，２１−３および２２
−１乃至２２−５に出力される。仮数ビツト
V1，V2，V3，V4は入力端子１２−１，１２−
２，１２−３，１２−４からアダー９０の第１の
入力端子群に並列に加えられる。特性ビツト
L1，L2，L3は入力端子１１−１，１１−２，１
１−３から指数出力端子２１−１，２１−２，２
１−３に加えられ、さらにトランスレータ２００
の入力端子にも加えられ基準仮数Ｕ（Ｌ、Ｏ）の
５ビツトの近似値U5（Ｌ、Ｏ）が得られるよう
にする。トランスレータ２００は入力セグメント
値Ｌに応答して以下の表１に示す翻訳に従つて出
力基準仮数を発生する。
性コードワードを浮動小数点表示に変換するコン
バータに関する。 パルスコード変調（PCM）信号は、一般に、
一連のバイナリーコードワードからなつており、
各ワードは周期的に標本化され量子化されたアナ
ログ信号の瞬時の値を表わしている。通常、これ
らのコードワードは、連続したビツト流の形で受
信局に送られ、元のアナログ信号に復号される。
その過程では、デイジタル信号は通常、PCMワ
ードの形で諸々の処理を受ける。例えば、IEEE
トランザクシヨンズ オン コミニユケーシヨン
ズ、Vol.COM−26、No.5（1978年５月）第647−
653頁の本願発明者執筆による“ATwelve−
Channel Digital Echo Canceler”には、浮動小
数点表示を用いたエコーキヤンセラーについて述
べている。しかしながら、典型的なPCMワード
は浮動小数点表示ではない。そこで、PCMコー
ドワードを浮動小数点表示に変換する必要があ
る。数値Ｚの浮動小数点表示は次の式で表わされ
る。 Ｚ＝Ｓ・Ａ・Ｂ〓 ………(1) ここでＳは数値（Ｚ）の極性すなわち符号、Ａ
は仮数、Ｂは基数（２進数表示の場合は、
“２”）、αは指数である。 PCM符号が線形の場合、すなわち圧縮・伸長
をされない場合は、２進数を単に移動させるだけ
で乗算あるいは除算を行うことができる。従つて
線形符号は浮動小数点表示に適する。しかし、
PCM符号が非線形の場合、例えば圧縮された場
合は、単に２進数移動するだけでは正常の乗算あ
るいは除算を行うことができない。電話通信の技
術では一般に非線形のPCM符号を用いている。 IEEEトランザクシヨンズ オン オウデイオ
アンド エレクトロアコウステイクス、Vol.
AU−18、No.4（1970年12月）、第412−417頁の
カンデイグ（A.Kundig）氏による“Digital
Filtering in PCM Telephone Systems”には、
いわゆるＡ−特性に従つて符号化された非線形
PCMワードを浮動小数点表示に変換する方法が
開示されている。このカンデイグの方法は、Ａ−
特性符号化が浮動小数点符号化と密接な関係を有
する故にある面では成功している。 μ−特性として知られている第２の非線形
PCM符号は、圧縮関数： ｙ＝ｌｏｇ（１＋μｘ）／ｌｏｇ（１＋μ）…
……(2) で近似することができる。周知のμ−特性・浮動
小数点変換装置としては２つのタイプがある。第
１のタイプの装置ではメモリを有し、このメモリ
はPCMワードに応答して、メモリのロケーシヨ
ン（記憶位置）から浮動小数点表示を与えてい
る。１つの符号ビツトを有する通常の８ビツト
PCMワードに対して、そのような第１のタイプ
の装置は少なくとも27個のロケーシヨンを有する
メモリを使用している。その各ロケーシヨンは８
ビツトの浮動小数点表示を有する。第２のタイプ
の装置は２段のコンバータからなり、そこで初め
にμ−特性・固定小数点変換がされ、次いで固定
小数点から浮動小数点変換がなされる。従つてこ
のような周知のμ−特性・浮動小数点コンバータ
は複雑、高価となる傾向がある。 従来の装置に関するこのような問題および他の
問題は本願発明に従う改良されたμ−特性・浮動
小数点コンバータによつて解決される。本願発明
に係るコンバータは、μ−特性コードワードのセ
グメント値と前置量子化ステツプに応じて基準の
仮数を与えるトランスレータを含む。浮動小数点
の仮数はさきの基準の仮数と量子化ステツプとを
加えることによつて得られる。浮動小数点の指数
はコードワードのセグメント値であり、また浮動
小数点の符号はコードワードの符号に等しい。 いま非線形PCM符号を考えると、典型的な圧
縮型PCM符号Ｘ（Ｌ，Ｖ）は、セグメントＬを
表わす“特性ビツト”と呼ばれるｍ個の２進数
と、セグメントＬにおける量子化ステツプＶを表
わす“仮数”と呼ばれるｎ個の２進数とを含む。
また圧縮PCM符号は普通１個の極性ビツトＳを
含む。従つて全体のコードワードは（ｍ＋ｎ＋
１）ビツトのビツト流からなつている。また１極
性のセグメントの全体の数Ｍは２mに等しく、各
セグメントの量子化ステツプの全体の数Ｎは２n
に等しい。 従つて通常の圧縮型デイジタル信号は次式 Ｘ（Ｌ、Ｖ）＝Ｖ＋NL (3) によつて与えられ、伸伸張された、すなわち線形
化された信号は次式 Ｙ（Ｌ、Ｖ）＝ΔＬ（Ｖ＋Ｐ）−Ｑ (4) ΔＬ＝２L Ｐ＝Ｎ＋ａ Ｑ＝Ｎ＋ａ−ｃ の関係があり、ａはセグメントエツジパラメー
タ、すなわち１セグメントから次のセグメントへ
の遷移を示し、ｃは中心パラメータ、すなわち特
性曲線のオフセツトを示す。第１図には、ｃ＝０
の場合のμ−特性曲線を示している。これ以降で
は、簡単化のために一般的損失のない場合を考
え、ｃ＝０、ａ＝0.5として話をすすめる。さら
に簡略化して、Ｎ＝16（ｎ＝４）、Ｍ＝８（ｍ＝
３）を仮定すると、伸張された、すなわち線形化
された第(4)式によつて表わされた信号は、 Ｙ（Ｌ、Ｖ）＝２L（Ｖ＋16.5）−16.5 (5) によつて与えられる。極性すなわち符号ビツトは
PCMコードワードの８番目のビツトである。さ
きの仮定は、８ビツト、μ＝255のPCMコードワ
ードに共通のもので、これはベルシステムによる
デイジタルキヤリア装置に使用されている。その
システムではビツト流はSL1，L2，L3，V1，V2，
V3，V4の形で表わされ、ここでＳは符号ビツト
で、L1，L2，L3はコードの特定のセグメントを
規定し、これらはｍ＝３ビツトの特性ビツトであ
る。またV1，V2，V3，V4は量子化ステツプＶを
規定し、これらはｎ＝４ビツトの仮数ビツトであ
る。 第２図は第(5)式からのアナログ出力レベルＹ
（Ｌ，Ｖ）を示す表で、この表から13ビツトの線
形コードはアナログ信号の大きさの全範囲を表わ
すことが解る。第(5)式は浮動表現で次式の如く書
きかえることができる。 Ｙ（Ｌ、Ｖ）＝２L（Ｌ、Ｖ） (6) ここで指数Ｌはセグメントの値で、浮動小数点仮
数Ｕ（Ｌ、Ｖ）は、 Ｕ（Ｌ、Ｖ）＝Ｖ＋16.5−２-L（16.5） (7) で与えられる。この(7)式の仮数は次のように書き
かえることができる。 Ｕ（Ｌ、Ｖ）＝Ｕ（Ｌ、Ｏ）＋Ｖ (8) ここでＵ（Ｌ、Ｏ）は、特定の量子化ステツプＶ
＝０に対する浮動小数点仮数の値を有する基準の
仮数である。第３図は第(7)式からの浮動小数点仮
数の値を示す表である。第３図の表の第１行目は
基準の仮数Ｕ（Ｌ、Ｏ）の値を与えていることが
解る。第(8)式は量子化ステツプＶを第３図の表の
第１行目に示された基準の仮数に単に加えること
によつて解くことができることは明らかである。
またＵ（Ｌ、Ｖ）とその近似値との大きさの差
は、15/32を越えないことが解つた。従つて一連
の整数の組｛０、１、２、………、31｝を考え、
U5（Ｌ、Ｖ）をＵ（Ｌ、Ｖ）に最も近い整数の
組から得られる整数を示すものとする。いま第３
図の表と整数の組｛０、１、２、………、31｝を
参照すると、Ｕ（Ｌ、Ｖ）とU5（Ｌ、Ｖ）との
大きさの差は1/2量子化ステツプ以下、すなわち ｜Ｕ（Ｌ、Ｖ）−U5（Ｌ、Ｖ）｜≦15/32＜1/2 (9) であることは明らかである。 従つて、Ｕ（Ｌ、Ｖ）はU5（Ｌ、Ｖ）に近似
することができ、この場合には1/2量子化ステツ
プ以上の誤差は生じない。この程度の誤差はもと
もと量子化の段階で生じる可能性がある。本発明
の原理に従つて伸張された信号Ｙ（Ｌ，Ｖ）は、
Ｕ（Ｌ、Ｖ）の近似としてのU5（Ｌ、Ｖ）を用
いて表現することができる。すなわち浮動小数点
表現２LU5（Ｌ、Ｖ）が得られる。U5（Ｌ、Ｖ）
は安価なメモリあるいは簡単なアダー装置との組
合せ回路によつて実現することができる。さらに
U5（Ｌ、Ｖ）の場合は必要なビツト数は５ビツ
トですむ。 第４図は本発明の原理に従う装置の実施例を示
す。PCMコードワードは、符号ビツトＳと、セ
グメントＬを表わす特性ビツトL1，L2，L3と、
量子化ステツプＶを表わす仮数ビツトV1，V2，
V3，V4とを有する。これらの信号はそれぞれコ
ンバータ１００の並列入力端子１０，１１−１，
１１−２，１１−３および１２−１，１２−２，
１２−３，１２−４に加えられる。そしてコンバ
ータ１００で処理され浮動小数点表現で与えられ
る。その出力は符号ビツトＳ、指数を表わす特性
ビツトL1，L2，L3およびビツトU5（Ｌ，Ｖ）１
〜U5（Ｌ，Ｖ）５を有する５ビツトの浮動小数
点仮数を含む信号として、それぞれ並列出力端子
２０，２１−１，２１−２，２１−３および２２
−１乃至２２−５に出力される。仮数ビツト
V1，V2，V3，V4は入力端子１２−１，１２−
２，１２−３，１２−４からアダー９０の第１の
入力端子群に並列に加えられる。特性ビツト
L1，L2，L3は入力端子１１−１，１１−２，１
１−３から指数出力端子２１−１，２１−２，２
１−３に加えられ、さらにトランスレータ２００
の入力端子にも加えられ基準仮数Ｕ（Ｌ、Ｏ）の
５ビツトの近似値U5（Ｌ、Ｏ）が得られるよう
にする。トランスレータ２００は入力セグメント
値Ｌに応答して以下の表１に示す翻訳に従つて出
力基準仮数を発生する。
【表】
表１から解るように、この表は第３図の表の第
１行目のＵ（Ｌ、Ｏ）の値の整数近似に丸められ
た数値と同じものを示している。トランスレータ
２００はメモリあるいは比較的安価な論理回路の
組合せによつて構成することができる。従来技術
では、トランスレータ２００にメモリを用いて構
成する場合、２(m+n=)7のメモリロケーシヨンを
必要とするが、本願発明に従えば単に２(m=)3の
メモリロケーシヨンですむ。第４図の実施例で
は、トランスレータ２００は論理回路の組合せで
与えられ、セグメント値Ｌに応答して表１に従つ
て出力U5（Ｌ、Ｏ）を与えている。 トランスレータ２００の出力はアダー９０の第
２の入力端子群に並列に接続される。そして、第
(8)式に従つてアダー９０の出力はU5（Ｌ、Ｖ）
を発生しその出力は出力端子２２−１乃至２２−
５へ送られ、同時に特性ビツトL1，L2，L3およ
び符号ビツトＳはそれぞれ出力端子２１−１，２
１−２，２１−３および２０に送られる。都合の
よいことに、μ−特性コードワードを浮動小数点
表示に変換するのにクロツク回路は必要としな
い。 コンバータ１００の動作を更に詳細に説明する
ために、Ｌ＝５、Ｖ＝６を有する伸張信号Ｙ
（Ｌ，Ｖ）の浮動小数点表現を与えるための動作
を以下に述べる。初めに第２図に戻つて、線形信
号の値Ｙ（５、６）は703.5である。また第３図
からＵ（５、０）およびＵ（５、６）の値はそれ
ぞれ1563/64及び2163/64である。第(8)式に従つて
Ｕ（５、６）＝Ｕ（５、０）＋６であることは明ら
かである。Ｕ（５、６）に対する５ビツト近似と
さきの表１から、トランスレータ２００はU5
（５、０）＝16を与え、これは２進数表現すると
“U5（５、０）５、U5（５、０）４、………、U5
（５、０）１”となり、ビツト流“10000”に等し
い。第４図のμ−特性浮動小数点コンバータを用
いて、Ｙ（５、６）の値に等価な浮動小数点表現
は704に等しく、これはコンバータ１００の出力
端子に現われる。すなわち第(1)式を参照し、極性
信号すなわち符号ビツトが出力端子２０に現わ
れ、指数はセグメント値Ｌ＝５（これは２進数表
現でビツト流“101”である）としてコンバータ
１００の出力端子２１−１，２１−２，２１−３
に現われ、浮動小数点仮数はU5（５、６）＝16
（これは２進数表現でビツト流“10000”である）
として出力端子２２−１乃至２２−５に現われ
る。第(8)式に従つて、U5（５、６）を得るため
に、仮数ビツトV1，V2，V3，V4は端子１２−１
乃至１２−４から標準的な２進アダー９０の第１
の入力群にそれぞれ加えられる。アダー９０は例
えばテキサスインストルーメントの４ビツトアダ
ー74283の如き通常のアダーでよい。このような
アダーにオバーフロー回路９５が接続されてい
る。このオバーフロー回路９５はインバータ２６
および２７、およびU5（Ｌ，Ｏ）５が論理
“１”あるいはアダー９０からのキヤリーがある
場合、ビツトU5（Ｌ，Ｖ）５として端子２２−
５に論理“１”を与えるナンドゲート６０を含
む。U5（Ｌ、Ｖ）を得るために、基準の仮数U5
（Ｌ、Ｏ）をトランスレータ２００からアダー９
０の第２の入力群に加えられる。基準の仮数はイ
ンバータ２０，２５、およびナンドゲート群３０
および４０によつて決定される。特に、セグメン
ト値Ｌ＝５は２進数“101”の形でコンバータ１
００の各入力１１−１，１１−２および１１−３
から加えられる。２進数の“１”であるビツト
L1はナンドゲート３０−２，３０−４および３
０−６のそれぞれの第１の入力端子に加わり、ま
たインバータ５０−１によつて反転された後は２
進数“０”としてナンドゲート３０−１の第１の
入力に加わる。２進数“０”のセグメントビツト
L2はナンドゲート３０−２の第２の入力と、ナ
ンドゲート３０−３および３０−５のそれぞれの
第１の入力に加わり、またインバータ５０−２に
よつて２進数“１”に反転された後はナンドゲー
ト３０−１，３０−４および３０−６のそれぞれ
の第２の入力に加えられる。２進数“１”のセグ
メントビツトL3はナンドゲート３０−１および
３０−６のそれぞれの第３の入力およびナンドゲ
ート３０−５の第２の入力に加えられ、インバー
タ５０−３によつて“０”に反転された後は、ナ
ンドゲート３０−２および３０−４のそれぞれの
第３の入力およびナンドゲート３０−３の第２の
入力に加えられる。ナンドゲートの出力は、その
入力のいずれかが論理“０”であるならば論理
“１”であることは周知であり、第４図において
ナンドゲート３０−１，３０−２，３０−３，３
０−４，３０−５の出力は、ナンドゲート３０−
６の出力が“０”であるときは“１”となる。イ
ンバータ２５によつて反転されたナンドゲート３
０−１からの出力とナンドゲート４０−１乃至４
０−４の出力とによつてビツト流“10000”とし
てのU5（６、０）、すなわちＵ（６、０）＝16を
与えこれをアダー９０の第２の入力に加える。 以上本発明を実施例を用いて詳細に説明した
が、これは一実施例であり他の変更は当業者に容
易である。例えば一連の整数｛０、１、２、……
…、31｝の組から５ビツトの整数U5（Ｌ、Ｖ）
をＵ（Ｌ、Ｖ）の近似としたが、これは一例でＵ
（Ｌ、Ｖ）をU6（Ｌ、Ｖ）で近似することもでき
る。この場合にはＵ（Ｌ、Ｖ）に対して｛０、1/
２、１、１1/2、………、31、311/2｝の組をとる
ことができ、U5（Ｌ、Ｖ）の場合よりも１ビツ
ト余分のビツト数が必要となる。
１行目のＵ（Ｌ、Ｏ）の値の整数近似に丸められ
た数値と同じものを示している。トランスレータ
２００はメモリあるいは比較的安価な論理回路の
組合せによつて構成することができる。従来技術
では、トランスレータ２００にメモリを用いて構
成する場合、２(m+n=)7のメモリロケーシヨンを
必要とするが、本願発明に従えば単に２(m=)3の
メモリロケーシヨンですむ。第４図の実施例で
は、トランスレータ２００は論理回路の組合せで
与えられ、セグメント値Ｌに応答して表１に従つ
て出力U5（Ｌ、Ｏ）を与えている。 トランスレータ２００の出力はアダー９０の第
２の入力端子群に並列に接続される。そして、第
(8)式に従つてアダー９０の出力はU5（Ｌ、Ｖ）
を発生しその出力は出力端子２２−１乃至２２−
５へ送られ、同時に特性ビツトL1，L2，L3およ
び符号ビツトＳはそれぞれ出力端子２１−１，２
１−２，２１−３および２０に送られる。都合の
よいことに、μ−特性コードワードを浮動小数点
表示に変換するのにクロツク回路は必要としな
い。 コンバータ１００の動作を更に詳細に説明する
ために、Ｌ＝５、Ｖ＝６を有する伸張信号Ｙ
（Ｌ，Ｖ）の浮動小数点表現を与えるための動作
を以下に述べる。初めに第２図に戻つて、線形信
号の値Ｙ（５、６）は703.5である。また第３図
からＵ（５、０）およびＵ（５、６）の値はそれ
ぞれ1563/64及び2163/64である。第(8)式に従つて
Ｕ（５、６）＝Ｕ（５、０）＋６であることは明ら
かである。Ｕ（５、６）に対する５ビツト近似と
さきの表１から、トランスレータ２００はU5
（５、０）＝16を与え、これは２進数表現すると
“U5（５、０）５、U5（５、０）４、………、U5
（５、０）１”となり、ビツト流“10000”に等し
い。第４図のμ−特性浮動小数点コンバータを用
いて、Ｙ（５、６）の値に等価な浮動小数点表現
は704に等しく、これはコンバータ１００の出力
端子に現われる。すなわち第(1)式を参照し、極性
信号すなわち符号ビツトが出力端子２０に現わ
れ、指数はセグメント値Ｌ＝５（これは２進数表
現でビツト流“101”である）としてコンバータ
１００の出力端子２１−１，２１−２，２１−３
に現われ、浮動小数点仮数はU5（５、６）＝16
（これは２進数表現でビツト流“10000”である）
として出力端子２２−１乃至２２−５に現われ
る。第(8)式に従つて、U5（５、６）を得るため
に、仮数ビツトV1，V2，V3，V4は端子１２−１
乃至１２−４から標準的な２進アダー９０の第１
の入力群にそれぞれ加えられる。アダー９０は例
えばテキサスインストルーメントの４ビツトアダ
ー74283の如き通常のアダーでよい。このような
アダーにオバーフロー回路９５が接続されてい
る。このオバーフロー回路９５はインバータ２６
および２７、およびU5（Ｌ，Ｏ）５が論理
“１”あるいはアダー９０からのキヤリーがある
場合、ビツトU5（Ｌ，Ｖ）５として端子２２−
５に論理“１”を与えるナンドゲート６０を含
む。U5（Ｌ、Ｖ）を得るために、基準の仮数U5
（Ｌ、Ｏ）をトランスレータ２００からアダー９
０の第２の入力群に加えられる。基準の仮数はイ
ンバータ２０，２５、およびナンドゲート群３０
および４０によつて決定される。特に、セグメン
ト値Ｌ＝５は２進数“101”の形でコンバータ１
００の各入力１１−１，１１−２および１１−３
から加えられる。２進数の“１”であるビツト
L1はナンドゲート３０−２，３０−４および３
０−６のそれぞれの第１の入力端子に加わり、ま
たインバータ５０−１によつて反転された後は２
進数“０”としてナンドゲート３０−１の第１の
入力に加わる。２進数“０”のセグメントビツト
L2はナンドゲート３０−２の第２の入力と、ナ
ンドゲート３０−３および３０−５のそれぞれの
第１の入力に加わり、またインバータ５０−２に
よつて２進数“１”に反転された後はナンドゲー
ト３０−１，３０−４および３０−６のそれぞれ
の第２の入力に加えられる。２進数“１”のセグ
メントビツトL3はナンドゲート３０−１および
３０−６のそれぞれの第３の入力およびナンドゲ
ート３０−５の第２の入力に加えられ、インバー
タ５０−３によつて“０”に反転された後は、ナ
ンドゲート３０−２および３０−４のそれぞれの
第３の入力およびナンドゲート３０−３の第２の
入力に加えられる。ナンドゲートの出力は、その
入力のいずれかが論理“０”であるならば論理
“１”であることは周知であり、第４図において
ナンドゲート３０−１，３０−２，３０−３，３
０−４，３０−５の出力は、ナンドゲート３０−
６の出力が“０”であるときは“１”となる。イ
ンバータ２５によつて反転されたナンドゲート３
０−１からの出力とナンドゲート４０−１乃至４
０−４の出力とによつてビツト流“10000”とし
てのU5（６、０）、すなわちＵ（６、０）＝16を
与えこれをアダー９０の第２の入力に加える。 以上本発明を実施例を用いて詳細に説明した
が、これは一実施例であり他の変更は当業者に容
易である。例えば一連の整数｛０、１、２、……
…、31｝の組から５ビツトの整数U5（Ｌ、Ｖ）
をＵ（Ｌ、Ｖ）の近似としたが、これは一例でＵ
（Ｌ、Ｖ）をU6（Ｌ、Ｖ）で近似することもでき
る。この場合にはＵ（Ｌ、Ｖ）に対して｛０、1/
２、１、１1/2、………、31、311/2｝の組をとる
ことができ、U5（Ｌ、Ｖ）の場合よりも１ビツ
ト余分のビツト数が必要となる。
第１図はμ−特性コードを説明するための特性
図、第２図はμ−特性コードにおけるるμ＝255
に対するアナログ出力レベルを示す図表、第３図
はμ−特性コードにおけるμ＝255に対する基準
の仮数と浮動小数点仮数とを示す図表、および第
４図は本発明の原理に従つてμ−法則コードワー
ドを浮動小数点表現に変換するための装置を説明
するための回路図である。 〔主要部分の符号の説明〕、入力端子……１
０，１１−１，１１−２，１１−３，１２−１〜
１２−４、出力端子……２０，２１−１，２１−
２，２１−３，２２−１〜２２−５、第１の接続
手段……１２、第１の所定の端子群……２０，２
１−１，２１−２，２１−３、トランスレータ…
…２００、浮動小数点仮数を与える手段……９
０，９５、第２の接続手段……２３、加算装置…
…９０，９５、トランスレータの入力……２１
０、トランスレータの出力……２２０、基準の仮
数の近似値を与える装置……５０，３０，２５，
４０、加算手段……９０，９５、結合手段……２
３。
図、第２図はμ−特性コードにおけるるμ＝255
に対するアナログ出力レベルを示す図表、第３図
はμ−特性コードにおけるμ＝255に対する基準
の仮数と浮動小数点仮数とを示す図表、および第
４図は本発明の原理に従つてμ−法則コードワー
ドを浮動小数点表現に変換するための装置を説明
するための回路図である。 〔主要部分の符号の説明〕、入力端子……１
０，１１−１，１１−２，１１−３，１２−１〜
１２−４、出力端子……２０，２１−１，２１−
２，２１−３，２２−１〜２２−５、第１の接続
手段……１２、第１の所定の端子群……２０，２
１−１，２１−２，２１−３、トランスレータ…
…２００、浮動小数点仮数を与える手段……９
０，９５、第２の接続手段……２３、加算装置…
…９０，９５、トランスレータの入力……２１
０、トランスレータの出力……２２０、基準の仮
数の近似値を与える装置……５０，３０，２５，
４０、加算手段……９０，９５、結合手段……２
３。
Claims (1)
- 【特許請求の範囲】 １ 極性を表わす符号ビツトと、セグメント値を
表わす特性ビツトと、コードワード量子化ステツ
プを表わす仮数ビツトとを含むμ特性コードワー
ドを受信する複数の入力端子と； 前記コードワードの浮動小数点表現されたもの
を送出する複数の出力端子と、ここで前記浮動小
数点表現型式は符号と、指数と浮動小数点仮数と
を含む； 前記極性と前記セグメント値とを前記出力端子
のうちの第１の所定の端子群に結合する第１の接
続手段とを含むμ特性・浮動小数点変換器におい
て、 前記セグメント値を入力とし、当該入力される
セグメント値に応答して、該セグメント値との所
定の関係に従つて基準の仮数を出力とするトラン
スレータ； 前記コードワード量子化ステツプは第１の入力
とし前記トランスレータからの基準の仮数を第２
の入力とし、当該入力される量子化ステツプと基
準の仮数とに応答して、前記コードワード量子化
ステツプと基準の仮数との和として前記浮動小数
点仮数を出力として与える手段；および 前記浮動小数点仮数を前記出力端子のうちの第
２の所定の端子群に結合する第２の接続手段とを
さらに含み、もつて前記浮動小数点表現型式は前
記符号ビツトと、前記指数としての前記特性ビツ
トと、前記浮動小数点仮数とからなることを特徴
とするμ特性・浮動小数点変換器。 ２ 特許請求の範囲第１項記載の変換器におい
て、前記浮動小数点仮数を与える手段は前記基準
の仮数と前記コードワード量子化ステツプとの和
をとる加算装置を含むμ特性・浮動小数点変換
器。 ３ 特許請求の範囲第１項記載の変換器におい
て、前記トランスレータは該トランスレータの入
力に印加される前記セグメント値に応答して該ト
ランスレータの出力に前記基準の仮数を与えるメ
モリ装置を含むμ特性・浮動小数点変換器。 ４ 特許請求の範囲第１項記載の変換器におい
て、前記トランスレータはその入力に印加される
前記セグメント値に応答して、該トランスレータ
の出力に前記基準の仮数の近似値を与える装置を
含み、前記近似値は所定の組から得られる数値で
あり、前記数値は前記基準の仮数に最も近い数で
あり、前記変換器は前記近似値と前記コードワー
ド量子化ステツプとを加え和を得る加算手段と；
前記和を前記第２の所定出力端子群へ浮動小数点
仮数として結合する結合手段とを含むμ特性・浮
動小数点変換器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/948,328 US4189715A (en) | 1978-10-04 | 1978-10-04 | μ-Law to floating point converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558621A JPS5558621A (en) | 1980-05-01 |
| JPS6136415B2 true JPS6136415B2 (ja) | 1986-08-18 |
Family
ID=25487665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12741579A Granted JPS5558621A (en) | 1978-10-04 | 1979-10-04 | Micron characteristic floating point converter |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4189715A (ja) |
| JP (1) | JPS5558621A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149539A (ja) * | 1983-01-28 | 1984-08-27 | Toshiba Corp | 固定小数点−浮動小数点変換装置 |
| JPS6097435A (ja) * | 1983-11-02 | 1985-05-31 | Hitachi Ltd | 演算処理装置 |
| US5161117A (en) * | 1989-06-05 | 1992-11-03 | Fairchild Weston Systems, Inc. | Floating point conversion device and method |
| US5038309A (en) * | 1989-09-15 | 1991-08-06 | Sun Microsystems, Inc. | Number conversion apparatus |
| JP2621535B2 (ja) * | 1990-02-01 | 1997-06-18 | 日本電気株式会社 | 符号変換回路 |
| JPH05152229A (ja) * | 1991-11-26 | 1993-06-18 | Mitsubishi Materials Corp | 熱処理炉 |
| US6523233B1 (en) | 1999-04-22 | 2003-02-25 | Agere Systems, Inc. | Method and apparatus for telephone network impairment detection and compensation in signal transmission between modems |
| US7467982B2 (en) * | 2005-11-17 | 2008-12-23 | Research In Motion Limited | Conversion from note-based audio format to PCM-based audio format |
| US8280936B2 (en) * | 2006-12-29 | 2012-10-02 | Intel Corporation | Packed restricted floating point representation and logic for conversion to single precision float |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3825924A (en) * | 1972-06-27 | 1974-07-23 | Bell Telephone Labor Inc | Pulse code modulation code conversion |
-
1978
- 1978-10-04 US US05/948,328 patent/US4189715A/en not_active Expired - Lifetime
-
1979
- 1979-10-04 JP JP12741579A patent/JPS5558621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4189715A (en) | 1980-02-19 |
| JPS5558621A (en) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4270027A (en) | Telephone subscriber line unit with sigma-delta digital to analog converter | |
| US3707680A (en) | Digital differential pulse code modulation system | |
| US4209773A (en) | Code converters | |
| EP0060583B1 (en) | System for the quantization of signals | |
| US3500247A (en) | Non-linear pulse code modulation with threshold selected sampling | |
| JPS6131658B2 (ja) | ||
| JPS6136415B2 (ja) | ||
| EP0188332A2 (en) | Digital-to-analog converter and method relating thereto | |
| US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
| US6255967B1 (en) | Frame-based spectral shaping method and apparatus | |
| GB1558720A (en) | Delta madulator | |
| US3883864A (en) | Analog-to-digital and digital-to-analog converter apparatus | |
| US3652957A (en) | Adaptive delta modulator | |
| US4231101A (en) | Digital filter arrangement for non-uniformly quantized PCM | |
| US4393367A (en) | Digital compandor having nonlinear companding characteristics | |
| US3175212A (en) | Nonlinear pcm encoders | |
| US4163871A (en) | Digital CVSD telephone conference circuit | |
| US3882426A (en) | Increment varying means for incremental encoder and decoder | |
| JPS61154246A (ja) | 情報伝送方法及び該方法に使用する符号化及び復号化装置 | |
| GB1597468A (en) | Conversion between linear pcm representation and compressed pcm | |
| US3766546A (en) | Converter for segment companded pcm codes | |
| EP0090314A2 (en) | PCM encoder conformable to the A-law | |
| EP0079658B1 (en) | Differential pulse code modulation transmission system | |
| CA1127307A (en) | .mu.-LAW TO FLOATING POINT CONVERTER | |
| US6816098B2 (en) | High-speed oversampling modulator device |