JPS6136678B2 - - Google Patents
Info
- Publication number
- JPS6136678B2 JPS6136678B2 JP56201968A JP20196881A JPS6136678B2 JP S6136678 B2 JPS6136678 B2 JP S6136678B2 JP 56201968 A JP56201968 A JP 56201968A JP 20196881 A JP20196881 A JP 20196881A JP S6136678 B2 JPS6136678 B2 JP S6136678B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- vector data
- binary
- string
- multiplication processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、ベクトル・データ乗算処理方式、特
に例えば図形認識装置などにおける例えば照合処
理において用いられる所の重みづけされた多値の
標準パターンと入力図形パターンとのマツチング
をとる場合に相当するベクトル・データの乗算を
効率よくするようにしたベクトル・データ乗算処
理方式に関するものである。
に例えば図形認識装置などにおける例えば照合処
理において用いられる所の重みづけされた多値の
標準パターンと入力図形パターンとのマツチング
をとる場合に相当するベクトル・データの乗算を
効率よくするようにしたベクトル・データ乗算処
理方式に関するものである。
(2) 技術の背景と問題点
従来から、例えば印刷文字などの図形認識装置
においては、位置ずれの影響を少なくするため
に、多値の標準パターンを辞書メモリ上に格納し
ておき、入力図形パターン（一般に２値の形で検
出される）との照合をとることが行なわれる。
においては、位置ずれの影響を少なくするため
に、多値の標準パターンを辞書メモリ上に格納し
ておき、入力図形パターン（一般に２値の形で検
出される）との照合をとることが行なわれる。
本発明は上記の如き場合にのみ限られるもので
はないが、上記の如き照合処理において多値のエ
レメントよりなる標準パターンと２種のエレメン
トよりなる入力図形パターンとの各エレメント相
互が乗算される形となる。
はないが、上記の如き照合処理において多値のエ
レメントよりなる標準パターンと２種のエレメン
トよりなる入力図形パターンとの各エレメント相
互が乗算される形となる。
このような場合、上記エレメントの個数は一般
に大であり、多値の各エレメントを順次乗算して
いたのでは処理時間が大となる。また上記照合処
理などにおいては明らかに照合のとれないものに
ついてはすべてのエレメントについて乗算を行な
わずに途中で打切つて次の標準パターンとの照合
を開始することが望まれるが、多値のエレメント
を順次乗算してゆく方式の場合には、いわばすべ
てのエレメントについての乗算を行なつてみて初
めて上記照合がとれないことが判る形となつて、
途中で打切ることができない。
に大であり、多値の各エレメントを順次乗算して
いたのでは処理時間が大となる。また上記照合処
理などにおいては明らかに照合のとれないものに
ついてはすべてのエレメントについて乗算を行な
わずに途中で打切つて次の標準パターンとの照合
を開始することが望まれるが、多値のエレメント
を順次乗算してゆく方式の場合には、いわばすべ
てのエレメントについての乗算を行なつてみて初
めて上記照合がとれないことが判る形となつて、
途中で打切ることができない。
(3) 発明の目的と構成
本発明は、上記の点を解決することを目的とし
ており、上記標準パターンの場合などにおいて各
エレメントが例えば３ビツト程度で表現できる点
に着目して上記の点を解決することを目的として
いる。そしてそのため、本発明のベクトル・デー
タ乗算処理方式は、乗数または被乗数のいずれか
一方が多値エレメント列で構成されると共に他方
が２値のエレメント列で構成される形となつて乗
算処理が行なわれるベクトル・データ乗算処理方
式において、上記多値のエレメント列で構成され
る側のベクトル・データについて、重みを異にす
る複数個の２値のエレメント列に分解すると共
に、上記２値のエレメント列で構成される側のベ
クトル・データの各エレメントと上記各重みを異
にする２値のエレメント列における各エレメント
とを２値相互の乗算処理によつて処理する２値相
互乗算回路部と該２値相互乗算回路部からの出力
について重みを与えて加算する加算回路部とをも
うけ、各エレメント毎に２値相互の乗算処理を実
行して多値乗算を行なうことを目的としている。
以下図面を参照しつつ説明する。
ており、上記標準パターンの場合などにおいて各
エレメントが例えば３ビツト程度で表現できる点
に着目して上記の点を解決することを目的として
いる。そしてそのため、本発明のベクトル・デー
タ乗算処理方式は、乗数または被乗数のいずれか
一方が多値エレメント列で構成されると共に他方
が２値のエレメント列で構成される形となつて乗
算処理が行なわれるベクトル・データ乗算処理方
式において、上記多値のエレメント列で構成され
る側のベクトル・データについて、重みを異にす
る複数個の２値のエレメント列に分解すると共
に、上記２値のエレメント列で構成される側のベ
クトル・データの各エレメントと上記各重みを異
にする２値のエレメント列における各エレメント
とを２値相互の乗算処理によつて処理する２値相
互乗算回路部と該２値相互乗算回路部からの出力
について重みを与えて加算する加算回路部とをも
うけ、各エレメント毎に２値相互の乗算処理を実
行して多値乗算を行なうことを目的としている。
以下図面を参照しつつ説明する。
(4) 発明の実施例
第１図は本発明による乗算処理の一実施例につ
いて概念的に説明する説明図、第２図は本発明の
一実施例を示す。
いて概念的に説明する説明図、第２図は本発明の
一実施例を示す。
第１図において、１は入力図形パターンに対応
するベクトル・データ、２は標準パターンに対応
するベクトル・データを示している。そして、図
示の如く、ベクトル・データ２の各エレメントが
多値データであるとする。
するベクトル・データ、２は標準パターンに対応
するベクトル・データを示している。そして、図
示の如く、ベクトル・データ２の各エレメントが
多値データであるとする。
このようなテータ１と２とについて各エレメン
ト相互で乗算を行なう場合には、最も単純に考え
れば多値乗算を第１図Ａ図示の場合25回行なうこ
とが必要となる。
ト相互で乗算を行なう場合には、最も単純に考え
れば多値乗算を第１図Ａ図示の場合25回行なうこ
とが必要となる。
これに対して、本発明の場合には、第１図Ｂ図
示の如く、第１図Ａ図示のベクトル・データ２に
ついて、各エレメントを、重み「４」をもつエレ
メント・データ列３，４と重み「２」をもつエレ
メント・データ列３，２と重み「１」をもつエレ
メント・データ列３，１とに分解する。そして、
最初にベクトル・データ１とエレメント・データ
列３，４との各エレメント相互の乗算を行ない、
次いでベクトル・データ１とエレメント・データ
列３，２との各エレメント相互の乗算を行ない、
そしてベクトル・データ１とエレメント・データ
列３，１との各エレメント相互の乗算を行なうよ
うにする。そして重みを異にする乗算結果を加算
する。勿論このとき必要に応じて各エレメント毎
に別々に加算することもできる。
示の如く、第１図Ａ図示のベクトル・データ２に
ついて、各エレメントを、重み「４」をもつエレ
メント・データ列３，４と重み「２」をもつエレ
メント・データ列３，２と重み「１」をもつエレ
メント・データ列３，１とに分解する。そして、
最初にベクトル・データ１とエレメント・データ
列３，４との各エレメント相互の乗算を行ない、
次いでベクトル・データ１とエレメント・データ
列３，２との各エレメント相互の乗算を行ない、
そしてベクトル・データ１とエレメント・データ
列３，１との各エレメント相互の乗算を行なうよ
うにする。そして重みを異にする乗算結果を加算
する。勿論このとき必要に応じて各エレメント毎
に別々に加算することもできる。
このようにすることによつて、各エレメント列
は１ビツトのものとなり、２値相互の乗算処理は
単にアンド回路を通過せしめれば足りることから
回路構成が大幅に簡単となる。また、上記照合処
理の場合では、重み「４」をもつエレメント・デ
ータ列３，４について乗算が終了した段階で照合
の度合いを大略知ることができ、乗算打切りなど
の処置をとることが容易となる。更に１回の乗算
処理に８ビツトずつ処理してゆくとすれば、25個
のエレメント・データは各エレメント・データが
１ビツトであるために４回分をもつて処理するこ
とができ、第１図Ｂ図示の場合には、 ４〔回〕×３＝12〔回〕 の乗算処理にて乗算を済ませることが可能とな
る。
は１ビツトのものとなり、２値相互の乗算処理は
単にアンド回路を通過せしめれば足りることから
回路構成が大幅に簡単となる。また、上記照合処
理の場合では、重み「４」をもつエレメント・デ
ータ列３，４について乗算が終了した段階で照合
の度合いを大略知ることができ、乗算打切りなど
の処置をとることが容易となる。更に１回の乗算
処理に８ビツトずつ処理してゆくとすれば、25個
のエレメント・データは各エレメント・データが
１ビツトであるために４回分をもつて処理するこ
とができ、第１図Ｂ図示の場合には、 ４〔回〕×３＝12〔回〕 の乗算処理にて乗算を済ませることが可能とな
る。
第２図は本発明の一実施例を示している。図中
の符号１，３，４，３，２，３，１は第１図に対
応し４はアンド回路、５はROMであつてアンド
回路４からの１バイト分の出力のうち論理「１」
をもつビツトに対応して重み「４」又は「２」又
は「１」を与えるようにする多値出力発生回路に
対応するもの、６は多値加算回路、７はレジスタ
を表わしている。
の符号１，３，４，３，２，３，１は第１図に対
応し４はアンド回路、５はROMであつてアンド
回路４からの１バイト分の出力のうち論理「１」
をもつビツトに対応して重み「４」又は「２」又
は「１」を与えるようにする多値出力発生回路に
対応するもの、６は多値加算回路、７はレジスタ
を表わしている。
最初にエレメント・データ列３，４から、例え
ば左上からラスタ状に右下に向う順に、１バイト
分のビツト列「00100001」が抽出されてアンド回
路４に供給される。一方ベクトル・データ１にお
いても同様に１バイト分のビツト列「10101011」
が抽出されてアンド回路４に供給される。
ば左上からラスタ状に右下に向う順に、１バイト
分のビツト列「00100001」が抽出されてアンド回
路４に供給される。一方ベクトル・データ１にお
いても同様に１バイト分のビツト列「10101011」
が抽出されてアンド回路４に供給される。
これらが各エレメント毎にアンド論理がとられ
て、ビツト列「00100001」となつてROM５に導
びかれる。
て、ビツト列「00100001」となつてROM５に導
びかれる。
ROM５は、このとき論理「１」に対して重み
「４」を加え、多値データ列「00400004」を加算
回路６に出力する。最初にはレジスタ７の内容は
零であるために、加算回路６による加算結果は、
値「８」となり、レジスタ７に保持される。以下
同様に３回分の処理がエレメント・データ列３，
４について行なわれる。
「４」を加え、多値データ列「00400004」を加算
回路６に出力する。最初にはレジスタ７の内容は
零であるために、加算回路６による加算結果は、
値「８」となり、レジスタ７に保持される。以下
同様に３回分の処理がエレメント・データ列３，
４について行なわれる。
次いでエレメント・データ列３，２について同
様にROMから重み「２」を加えたデータ列が出
力される。そしてレジスタ７中の対応するエレメ
ントの値と加算されて、レジスタ７にセツトされ
る。エレメント・データ列３，１についても同様
である。そして最終的にレジスタ７上に乗算結果
が得られる形となる。なおレジスタ７の内容は随
時抽出できるようにされ、上述の乗算処理打切り
を行なうべきか否かの判断を行ない得るようにさ
れる。
様にROMから重み「２」を加えたデータ列が出
力される。そしてレジスタ７中の対応するエレメ
ントの値と加算されて、レジスタ７にセツトされ
る。エレメント・データ列３，１についても同様
である。そして最終的にレジスタ７上に乗算結果
が得られる形となる。なおレジスタ７の内容は随
時抽出できるようにされ、上述の乗算処理打切り
を行なうべきか否かの判断を行ない得るようにさ
れる。
なお上記説明において、ベクトル・データの一
方が最初から２値のエレメントをもつものとして
説明した。しかし、本発明はこれに限られるもの
ではなく、多値のエレメント列相互の乗算におい
ても、必要に応じて２値相互の乗算に変換して行
ない得ることは言うまでもない。また、必要に応
じて各エレメント毎に乗算結果を分離して出力す
るようにレジスタ７を用意することも自由であ
る。
方が最初から２値のエレメントをもつものとして
説明した。しかし、本発明はこれに限られるもの
ではなく、多値のエレメント列相互の乗算におい
ても、必要に応じて２値相互の乗算に変換して行
ない得ることは言うまでもない。また、必要に応
じて各エレメント毎に乗算結果を分離して出力す
るようにレジスタ７を用意することも自由であ
る。
(5) 発明の効果
以上説明した如く、本発明によれば、回路構成
が簡単となると共に、演算時間が小となる。そし
て特に上述の照合処理の場合などに用いる際に
は、演算を早期に打切るか否かの判断を行なうこ
とが可能となつて、処理速度を向上することが可
能となる。
が簡単となると共に、演算時間が小となる。そし
て特に上述の照合処理の場合などに用いる際に
は、演算を早期に打切るか否かの判断を行なうこ
とが可能となつて、処理速度を向上することが可
能となる。
第１図は本発明による乗算処理の一実施例につ
いて概念的に説明する説明図、第２図は本発明の
一実施例を示す。 図中、１，２は夫々ベクトル・データ、３はエ
レメント・データ列、４はアンド回路、５は
ROMで重みを与えるもの、６は加算回路、７は
レジスタを表わす。
いて概念的に説明する説明図、第２図は本発明の
一実施例を示す。 図中、１，２は夫々ベクトル・データ、３はエ
レメント・データ列、４はアンド回路、５は
ROMで重みを与えるもの、６は加算回路、７は
レジスタを表わす。
Claims (1)
- １ 乗数または複乗数のいずれか一方が多値のエ
レメント列で構成されると共に他方が２値のエレ
メント列で構成される形となつて乗算処理が行な
われるベクトル・データ乗算処理方式において、
上記多値のエレメント列で構成される側のベクト
ル・データについて、重みを異にする複数個の２
値のエレメント列に分解すると共に、上記２値の
エレメント列で構成される側のベクトル・データ
の各エレメントと上記各重みを異にする２値のエ
レメント列における各エレメントとを２値相互の
乗算処理によつて処理する２値相互乗算処理回路
部と該２値相互乗算回路部からの出力について重
みを与えて加算する加算回路部とをもうけ、各エ
レメント毎に２値相互の乗算処理を実行して多値
乗算を行なうことを特徴とするベクトル・データ
乗算処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56201968A JPS58103068A (ja) | 1981-12-15 | 1981-12-15 | ベクトル・デ−タ乗算処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56201968A JPS58103068A (ja) | 1981-12-15 | 1981-12-15 | ベクトル・デ−タ乗算処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103068A JPS58103068A (ja) | 1983-06-18 |
| JPS6136678B2 true JPS6136678B2 (ja) | 1986-08-19 |
Family
ID=16449744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56201968A Granted JPS58103068A (ja) | 1981-12-15 | 1981-12-15 | ベクトル・デ−タ乗算処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0664694U (ja) * | 1993-02-24 | 1994-09-13 | 株式会社共栄商会 | パチンコ機用球受装置 |
-
1981
- 1981-12-15 JP JP56201968A patent/JPS58103068A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0664694U (ja) * | 1993-02-24 | 1994-09-13 | 株式会社共栄商会 | パチンコ機用球受装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103068A (ja) | 1983-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Li et al. | Highly efficient forward and backward propagation of convolutional neural networks for pixelwise classification | |
| US4153897A (en) | Method and device for detecting the similarity between standard and unknown patterns | |
| Perez et al. | Learning visual reasoning without strong priors | |
| JP2015210709A (ja) | 演算処理装置 | |
| JPH0334082A (ja) | 文字認識用計算ネットワーク | |
| CN110287969A (zh) | 基于图残差注意力网络的摩尔文本图像二值化系统 | |
| Kamal et al. | A generalized pipeline array | |
| Agranat et al. | A CCD based neural network integrated circuit with 64K analog programmable synapses | |
| JPS6136678B2 (ja) | ||
| Caruso | A local selection algorithm for switching function minimization | |
| US4325056A (en) | BCD To binary converter | |
| You et al. | Network model for invariant object recognition | |
| CN107038451B (zh) | 适用于灰度图片的神经网络学习方法以及训练方法 | |
| JPH08339360A (ja) | ニューラルネットを応用した学習システム | |
| CN121996525A (zh) | 一种基于深度集成学习的软件缺陷预测方法及系统 | |
| CN106980869B (zh) | 适用于黑白图片的神经网络学习方法以及训练方法 | |
| JPH03268183A (ja) | パターン・マッチング回路 | |
| US5958001A (en) | Output-processing circuit for a neural network and method of using same | |
| JPS5930317B2 (ja) | パタ−ンニンシキホウシキ | |
| Porter et al. | Evolving network architectures with custom computers for multi-spectral feature identification | |
| JPH0318965A (ja) | ニューラルネットにおける学習方法 | |
| Garcia et al. | An extended Hamming neural network for non binary pattern recognition | |
| JPS59161783A (ja) | パタ−ン・マツチング方法 | |
| JPH02181863A (ja) | 学習機械 | |
| JPS622329B2 (ja) |