Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6137586B2 - - Google Patents
[go: Go Back, main page]

JPS6137586B2 - - Google Patents

Info

Publication number
JPS6137586B2
JPS6137586B2 JP11557976A JP11557976A JPS6137586B2 JP S6137586 B2 JPS6137586 B2 JP S6137586B2 JP 11557976 A JP11557976 A JP 11557976A JP 11557976 A JP11557976 A JP 11557976A JP S6137586 B2 JPS6137586 B2 JP S6137586B2
Authority
JP
Japan
Prior art keywords
output
signal
current
drive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11557976A
Other languages
Japanese (ja)
Other versions
JPS5341270A (en
Inventor
Sakiho Okazaki
Kiichi Kawamura
Minoru Hosokawa
Hiroshi Ishii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP11557976A priority Critical patent/JPS5341270A/en
Publication of JPS5341270A publication Critical patent/JPS5341270A/en
Publication of JPS6137586B2 publication Critical patent/JPS6137586B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C13/00Driving mechanisms for clocks by primary clocks
    • G04C13/08Secondary clocks actuated intermittently
    • G04C13/10Secondary clocks actuated intermittently by electromechanical step-advancing mechanisms
    • G04C13/11Secondary clocks actuated intermittently by electromechanical step-advancing mechanisms with rotating armature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromechanical Clocks (AREA)
  • Control Of Stepping Motors (AREA)

Description

【発明の詳細な説明】 本発明は電子腕時計に関し、特にその電気機械
変換機構であるステツプモーターの改良に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic wristwatch, and more particularly to an improvement of a step motor, which is an electromechanical conversion mechanism thereof.

水晶振動子を時間標準振動子としたいわゆる水
晶腕時計が実用化されて以来、数多くの技術革新
や改良により次第に生産数量の増加と低価格化に
より現在この水晶腕時計が広く普及するに至つ
た。しかしながら指針表示式のアナログ水晶腕時
計においては、水晶振動子、電子回路関係の技術
革新はめざましく、これに比し電気機械変換機構
の立ち遅れが目立つてきている。即ちコスト面で
は水晶腕時計構成要素の内これが大きなウエイト
をしめているし、又性能面では特に消費電力の殆
んど大部分がこの電気機械変換機構で消費され水
晶腕時計の長寿命化、もしくは電池の小型化によ
る時計体の小型、薄型化の大きなネツクとなつて
きている。
Since the so-called quartz wristwatch, which uses a quartz oscillator as a time standard oscillator, was put into practical use, numerous technological innovations and improvements have gradually increased production volume and lowered prices, leading to the widespread use of quartz wristwatches today. However, in analog quartz wristwatches with pointer displays, technological innovations related to crystal oscillators and electronic circuits have been remarkable, but compared to this, electromechanical conversion mechanisms have lagged behind. In other words, from a cost standpoint, this component plays a large role among the components of a quartz wristwatch, and from a performance standpoint, most of the power consumption is consumed by this electromechanical conversion mechanism, which increases the lifespan of the quartz wristwatch or increases battery life. Due to miniaturization, watch bodies are becoming smaller and thinner, which is becoming a major problem.

本発明はこれら上記諸欠点を改良するため電気
機械変換機構として二極ローター形ステツプモー
ターを採用し、これを最適形状化することにより
ステツプモーターを無調整化し、低コスト化を図
るとともに、このステツプモーターに適した駆動
方式を採用することにより低電力で安定作動を可
能にしたものであり、以下実施例につき図に従つ
て詳説する。
In order to improve the above-mentioned drawbacks, the present invention employs a bipolar rotor type step motor as an electromechanical conversion mechanism, and by optimizing the shape of the step motor, it eliminates the need for adjustment and reduces costs. By adopting a drive system suitable for the motor, stable operation is possible with low power.Examples will be explained in detail below with reference to the drawings.

第1図において1は2極に着磁された永久磁石
製のローターで、このローター1をはさんでステ
ーター2,3が対向して配置されているが、これ
らのステーター2,3はそれぞれコイル4を巻い
た継鉄5に接続して1組のステーターを構成して
いる。ステーター2,3はローター1が一定方向
に回転できる様にローター1の中心に対しステー
ター2,3の円弧部2a,3aをXだけ偏心さ
せ、ローター1の静止時の磁極(NおよびS)位
置をステーター2,3の一方にずらしている。こ
の種のステツプモーターは従来から実用化されて
おり第2図に示す様な回路で駆動されていた。1
0は水晶振動子であり、発振回路11により駆動
され、その周波数は分周器12により分周され、
波形整形器13で適当な時間間隔で適当な時間幅
の180゜位相の異なる2つのパルスが成形され
る。
In Fig. 1, reference numeral 1 denotes a rotor made of a permanent magnet magnetized into two poles, and stators 2 and 3 are arranged facing each other with this rotor 1 in between.These stators 2 and 3 each have a coil 4 is connected to a wound yoke 5 to form a set of stators. The stators 2 and 3 are arranged so that the arcuate parts 2a and 3a of the stators 2 and 3 are eccentric by an amount X with respect to the center of the rotor 1 so that the rotor 1 can rotate in a fixed direction, and the magnetic poles (N and S) of the rotor 1 are positioned at rest. is shifted to one of stators 2 and 3. This type of step motor has been in practical use for some time and was driven by a circuit as shown in FIG. 1
0 is a crystal oscillator, which is driven by an oscillation circuit 11, whose frequency is divided by a frequency divider 12,
The waveform shaper 13 shapes two pulses having an appropriate time width and a phase difference of 180° at an appropriate time interval.

その一例は2″毎7.8msecのパルスである。これ
をCMOSインバーターで構成されるドライバー1
4,15に入力し、その出力をコイル4の端子4
a,4bに供給される。第3図はこのドライバー
部の詳細図であり、一方のインバーター14の入
力端子16に18なる信号を印加すると矢印19
で示す様に電流が流れ、逆に他方のインバーター
15の入力端子17に同様の信号を印加すると矢
印19と対称的なルートに電流が流れる。即ち両
インバーターの入力端子16,17に交互に信号
を印加することによりコイル4に流れる電流を交
互に反転させることができ、具体的には1秒毎に
流すことができる。このような駆動電流により第
1図のステツプモーターのステーター2,3には
N極、S極が交互に発生し、ローター1の磁極と
反撥、吸引によりローター1を180゜ずつ回転さ
せることができる。そしてこのローター1の回転
は中間車6を介して4番車7に伝達され、さらに
3番車8、2番車9、さらには図示しないが筒カ
ナ、筒車にカレンダー機構に伝達され、時針、分
針、秒針、カレンダー等からなる指示機構を作動
させる。
An example of this is a pulse of 7.8 msec every 2″.
4 and 15, and the output is sent to terminal 4 of coil 4.
a, 4b. FIG. 3 is a detailed diagram of this driver section, and when a signal 18 is applied to the input terminal 16 of one inverter 14, an arrow 19
A current flows as shown by arrow 19, and conversely, when a similar signal is applied to the input terminal 17 of the other inverter 15, a current flows in a route symmetrical to arrow 19. That is, by alternately applying signals to the input terminals 16 and 17 of both inverters, the current flowing through the coil 4 can be alternately reversed, and more specifically, it can be caused to flow every second. Due to this drive current, N and S poles are generated alternately in the stators 2 and 3 of the step motor shown in Figure 1, and the rotor 1 can be rotated 180 degrees by repulsion and attraction with the magnetic poles of the rotor 1. . The rotation of the rotor 1 is transmitted to the fourth wheel 7 via the intermediate wheel 6, and further transmitted to the third wheel 8, second wheel 9, and further to the cylinder pinion and hour wheel (not shown) to the calendar mechanism, and the hour hand. , operates an indicating mechanism consisting of a minute hand, second hand, calendar, etc.

第1図のステツプモーターは原理的には以上の
説明の如く作動する。しかし、従来使用されてき
た、このようなステツプモーターは後に詳述する
ような駆動パルス幅の制御を行なうには不適当で
ある。すなわち第9図に示す曲線Aが従来のステ
ツプモーターの駆動パルス幅対出力トルクの特性
である。従来のステツプモーターは、駆動パルス
幅は一定であつたためにその駆動パルス幅におい
てだけ、できるだけ大きな出力トルクが取り出せ
ればよかつたので曲線Aのように急傾斜の特性を
示すものでもよかつたわけである。しかし、これ
では駆動パルス幅をあまり小さくすることができ
ず、パルス幅制御を行なつても大幅な低電力化は
期待できない。パルス幅制御を有効に行なうため
にはそれに適した特性のステツプモーターを使用
しなければならないのであるが、本発明において
は第9図の曲線Bのような特性のステツプモータ
ーを用いる。すなわち、曲線Bのような特性のス
テツプモーターでは通常使用するパルス幅、(例
えば7.8msec)Cに対して、最低必要なトルクF
の取り出せるパルス幅であるDより短かくはでき
ないのであるが、曲線Aに比べて平担な特性をも
つ曲線Bで示すようなステツプモーターを使用す
ればパルス幅Eでも駆動可能であり、知電力化が
できる。後述するようなパルス幅制御回路を用い
るステツプモーターではこのような特性をもつモ
ーターを使用することが効果的に低電力化を行な
うために絶対に必要であり、本発明のステツプモ
ーターは無負荷時は負荷のかかつた時に比べて3/
5以下のパルス幅で駆動が可能である。
The step motor shown in FIG. 1 operates in principle as explained above. However, such step motors that have been used in the past are unsuitable for controlling the drive pulse width as will be described in detail later. That is, curve A shown in FIG. 9 is the characteristic of drive pulse width versus output torque of the conventional step motor. In conventional step motors, the drive pulse width was constant, so it was only necessary to extract as much output torque as possible within that drive pulse width, so it was sufficient to have a characteristic with a steep slope as shown in curve A. It is. However, this does not allow the driving pulse width to be made very small, and even if pulse width control is performed, a significant reduction in power cannot be expected. In order to effectively control the pulse width, it is necessary to use a step motor with characteristics suitable for the purpose, and in the present invention, a step motor with characteristics as shown by curve B in FIG. 9 is used. In other words, for a step motor with characteristics like curve B, the minimum required torque F is
Although it is not possible to make the pulse width shorter than D, which is the pulse width that can be obtained by can be converted into In a step motor using a pulse width control circuit as described below, it is absolutely necessary to use a motor with such characteristics in order to effectively reduce power consumption. is 3/ compared to when under load.
Driving is possible with a pulse width of 5 or less.

本発明はこのステツプモーターを以下に説明す
る駆動方式により非常な低電力化を図つたもので
以下に詳説する。
The present invention aims at extremely low power consumption of this step motor by the drive method described below, and will be explained in detail below.

ところで第3図のドライブ回路で端子中に信号
18が印加し、矢印19の如く電流を流したとき
MOSトランジスタ15のチヤンネルインピーダ
ンスによつて駆動電流に基づく電圧降下が生じコ
イルの一端4bでこの電流に相当する信号を検出
することができる。この電流波形は第4図の実線
で示した波形20の如くになる。この電流波形2
0の大きな特徴は図でも明らかなように途中で電
流値の減少する部分(へこみ)がある点で、この
様に電流変化が激しいのは駆動されたローターの
回転によつてコイルに誘起電流が流れるためで、
電流波形のへこみはこの誘起電流の最大になる部
分であり、この条件を満たすのはコイル内の磁束
変化の最大のとき、即ちローターの磁極が両ステ
ーターのスキマ(δ、δ部)を通過するとき
である。
By the way, when signal 18 is applied to the terminal in the drive circuit shown in Fig. 3 and current flows as shown by arrow 19,
A voltage drop based on the drive current occurs due to the channel impedance of the MOS transistor 15, and a signal corresponding to this current can be detected at one end 4b of the coil. This current waveform becomes a waveform 20 shown by a solid line in FIG. This current waveform 2
As is clear from the diagram, the major feature of 0 is that there is a part (indentation) where the current value decreases in the middle, and the reason why the current changes so drastically is that the induced current in the coil is caused by the rotation of the driven rotor. To flow,
The dent in the current waveform is the part where this induced current is maximum, and this condition is met when the magnetic flux change in the coil is maximum, that is, when the rotor's magnetic pole crosses the gap between both stators (δ 1 , δ 2 part). It's time to pass.

以上はステツプモーターは無負荷状態での作動
であるが、モーターに負荷をかけると電流波形は
変化する。その状態が第4図点線で示した波形2
1であり、さらには波形22となる。負荷に耐え
るのはこの波形22が限界でこれ以上の負荷をか
けるとローターは停止する。電流波形からこの事
実を観察すると駆動パルス内に電流波形のへこみ
がある間はモーターは作動することでさらに換言
するとローターの磁極が両ステーター間のスキマ
に至るまで電流を流せばローターは作動するので
ある。従つて負荷時の波形20は負荷が加つた時
の余裕をもつてはいるが、無負荷時には大量の無
駄な電流を流していることになる。
The above description shows that the step motor operates under no-load conditions, but when a load is applied to the motor, the current waveform changes. This state is shown in waveform 2 by the dotted line in Figure 4.
1, and furthermore, the waveform becomes 22. This waveform 22 is the limit that can withstand the load, and if more load is applied, the rotor will stop. Observing this fact from the current waveform, the motor will operate while there is a dent in the current waveform within the drive pulse.In other words, if the current flows until the rotor's magnetic pole reaches the gap between both stators, the rotor will operate. be. Therefore, although the waveform 20 under load has a margin when a load is applied, a large amount of wasted current flows when no load is applied.

本発明の駆動方式はこの欠点に着眼し、無負荷
時、負荷時にかかわらず、モーター駆動電流の波
形からローターの回転状態を検出して必要以上の
駆動電流を遮断することにより負荷の大きさに応
じて駆動パルス幅を変化させ常に最低の消費電力
で駆動させる様にしたもので、その駆動回路の1
例を第5図に示し、そのタイムチヤートを第6図
に示す。
The drive method of the present invention focuses on this drawback, and detects the rotational state of the rotor from the waveform of the motor drive current, regardless of whether it is under no load or under load, and cuts off the drive current that is more than necessary, thereby adjusting to the size of the load. The drive pulse width is changed accordingly to always drive with the lowest power consumption, and one of the drive circuits
An example is shown in FIG. 5, and a time chart thereof is shown in FIG.

端子23,24は第2図の従来の回路図の端子
16,17に相当し、第6図A,Bなる信号を印
加する。即ち夫々位相は180゜異なるが2秒毎に
7.8msecのパルスが印加される。今端子23が
LOWからHIGHになるとNAND(ナンド)ゲート
25の出力は第6図Dに示すHIGHからLOWに変
化する。他方のNANDゲート26の出力はHIGH
であるからコイル4には端子4aから4bへ電流
が流れ、前述の様にMOSトランジスタのチヤン
ネルインピーダンスによつて駆動電流に基づく電
圧降下が生じ、端子4aには第6図Cに示すよう
にコイルに流れる電流波形が観測される。この電
流波形をトランスミツシヨンゲートで構成したア
ナログスイツチにより、4a端子と4b端子を交互
に選択し、コンデンサ29を介してCMOS増幅器
30により増幅する。コンデンサ29はAC結合
コンデンサであつて検出すべき4a、あるいは4
bの信号レベルをCMOSインバータ増幅器の動作
レベルまでシフトする。抵抗37はCMOSインバ
ータ30を増幅器として使用するための帰還抵抗
であり、且つ前記コンデンサ29と共に入力信号
に対して微分回路を形成している。コンデンサ2
9並に抵抗37の値は、従つて入力信号及び増幅
器30の特性によつて定められるが本発明におい
て、例として述べている回路第5図及び波形第4
図に対しては、コンデンサ29は数百PF、抵抗
37は数十MΩが得られた。以下、増幅器30の
動作を説明する。
Terminals 23 and 24 correspond to terminals 16 and 17 in the conventional circuit diagram of FIG. 2, and apply signals A and B in FIG. 6. In other words, the phase differs by 180 degrees, but every 2 seconds
A 7.8 msec pulse is applied. Now terminal 23
When the signal changes from LOW to HIGH, the output of the NAND gate 25 changes from HIGH to LOW as shown in FIG. 6D. The output of the other NAND gate 26 is HIGH
Therefore, a current flows in the coil 4 from the terminal 4a to 4b, and as mentioned above, a voltage drop occurs based on the drive current due to the channel impedance of the MOS transistor, and the coil 4 is connected to the terminal 4a as shown in FIG. 6C. The waveform of the current flowing through is observed. This current waveform is alternately selected between terminals 4a and 4b by an analog switch constituted by a transmission gate, and is amplified by a CMOS amplifier 30 via a capacitor 29. Capacitor 29 is an AC coupling capacitor, and 4a or 4 to be detected.
Shift the signal level of b to the operating level of the CMOS inverter amplifier. The resistor 37 is a feedback resistor for using the CMOS inverter 30 as an amplifier, and together with the capacitor 29 forms a differentiating circuit for the input signal. capacitor 2
9 and the resistor 37 are therefore determined by the input signal and the characteristics of the amplifier 30. In the present invention, the values of the circuit shown in FIG.
In the figure, the capacitor 29 has a value of several hundred PF, and the resistor 37 has a value of several tens of MΩ. The operation of the amplifier 30 will be explained below.

第8図Iは4a及び4bに交互に生ずる電位の
変化であつて、駆動電流波形に相当する。この信
号はトランスミツシヨンゲート27,28によつ
て選択され、コンデンサ29の入力端に供給され
る。第8図Jは増幅器30の出力であつて待機状
態における出力レベルは、Jに示す如く中間値に
あり、論理レベルは取らない。この時、増幅器3
0の出力を入力とするインバータバツフア38の
出力は第8図Kに示す如く論理レベルLOWの状
態にある。コンデンサ29を通して、第8図Iに
示す電流波形信号が供給されると、コンデンサ2
9と抵抗37によつて微分され、増幅器30で位
相が反転してJの微分信号が得られる。ゲート3
8は前述した如く待機状態でLOWである。増幅
器30の微分出力信号が待機レベル及び待機レベ
ル以上の時、バツフア38の出力はLOWであ
り、待機レベル以下でバツフア38の出力は
HIGHとなる。第8図K及び第6図Eはバツフア
38の出力を示す。
FIG. 8I shows changes in potential that occur alternately at 4a and 4b, and corresponds to the drive current waveform. This signal is selected by transmission gates 27, 28 and applied to the input of capacitor 29. 8J is the output of the amplifier 30, and the output level in the standby state is at an intermediate value as shown at J, and does not take a logic level. At this time, amplifier 3
The output of the inverter buffer 38 which receives the output of 0 is at the logic level LOW as shown in FIG. 8K. When the current waveform signal shown in FIG. 8I is supplied through the capacitor 29, the capacitor 2
9 and a resistor 37, and the phase is inverted by an amplifier 30 to obtain a differential signal of J. gate 3
8 is LOW in the standby state as described above. When the differential output signal of the amplifier 30 is at the standby level and above the standby level, the output of the buffer 38 is LOW; when the differential output signal of the amplifier 30 is below the standby level, the output of the buffer 38 is LOW.
It becomes HIGH. 8K and 6E show the output of buffer 38. FIG.

第8図Kの波形は1回のモーター駆動に対して
2発のパルスが発生することを表わしているが最
初のパルスの立下り位置はモーター駆動電流が減
少した位置、即ちローターの磁極がステーターの
スキマ部分を通過する位置にほぼ対応しているこ
とがわかる。ローターの磁極がスキマ部を通過し
た後は、ローターは自身の慣性あるいは磁力等に
よつて一秒の歩進が達成されると見てほぼさしつ
かえないから概略最初のパルスの立下り以降の電
流は無用な電流と見なせる。第8図Iの波形はモ
ーターの負荷状態に応じて変化することは前述し
た通りであるから、各負荷状態に対して、検出さ
れる信号波形に対し、Kの最初のパルスの立下り
位置で駆動電流を遮断してやれば負荷に応じた効
率の良いモーター駆動が行なえることになる。具
体的にはフリツプフロツプ31がパルス信号を発
生していないときは常にリセツト状態としてお
き、パルス信号A,Bが発生したときにリセツト
を解除し、バツフアインバータ38の出力Kの最
初の立下がりでフリツプフロツプ31をセツトす
るように構成すれば良い。フリツプフロツプ31
はリセツト解除状態で出力がLowであり、セツト
状態でHighとなるのでインバータ33の出力は
ナンドゲート25,26の作動時間を決定するこ
とにある。実際には、パルスの立下り位置に対し
増幅回路の特性、あるいは負荷等に応じて駆動電
流の遮断位置を多少遅延させることも可能であ
る。第5図にあつては遅延回路は省略してある
が、この種の回路は極く一般的であるから省く。
第5図31はフリツプフロツプであり、バツフア
38の出力に従つてパルス幅を制限した駆動信号
を発生する回路である。このフリツプフロツプ3
1の出力は第6図Fとなり、これをインバータ3
3で反転した信号でNANDゲート25を遮断し、
第6図Gにその出力を示す様に元の印加パルス幅
(7.8msec)より短いパルス駆動される。ロータ
ーに負荷がかかりローターの動きが遅くなれば当
然それに従つてパルス幅は拡大される。
The waveform in Figure 8K shows that two pulses are generated for one motor drive, but the falling position of the first pulse is the position where the motor drive current decreases, that is, the magnetic pole of the rotor is closer to the stator. It can be seen that the position approximately corresponds to the position where the gap passes through the gap. After the magnetic poles of the rotor pass through the gap, it is safe to assume that the rotor achieves one-second steps due to its own inertia or magnetic force, so approximately the current after the fall of the first pulse is It can be considered as unnecessary current. As mentioned above, the waveform in Fig. 8 I changes depending on the load condition of the motor, so for each load condition, the falling position of the first pulse of K By cutting off the drive current, the motor can be driven efficiently according to the load. Specifically, when the flip-flop 31 is not generating a pulse signal, it is always kept in the reset state, and when the pulse signals A and B are generated, the reset state is released. The flip-flop 31 may be configured to be set. flipflop 31
Since the output of the inverter 33 is low in the reset release state and high in the set state, the output of the inverter 33 is used to determine the operating time of the NAND gates 25 and 26. In reality, it is possible to delay the cut-off position of the drive current to some extent depending on the characteristics of the amplifier circuit, the load, etc. with respect to the falling position of the pulse. Although the delay circuit is omitted in FIG. 5, this type of circuit is extremely common and is therefore omitted.
FIG. 5 31 shows a flip-flop, which is a circuit that generates a drive signal whose pulse width is limited according to the output of the buffer 38. This flip flop 3
The output of 1 is F in Figure 6, which is sent to inverter 3.
Block the NAND gate 25 with the inverted signal in step 3,
As shown in the output shown in FIG. 6G, the pulse is driven with a pulse shorter than the original applied pulse width (7.8 msec). If the rotor is loaded and its movement slows down, the pulse width will naturally expand accordingly.

しかし最大の駆動パルス幅は端子23,24に
印加されるパルス幅(この場合7.8msec)であ
る。これはモーターの出力トルクはこの程度のパ
ルス幅で十分であり、これ以上のパルス幅まで許
すと逆にローターが完全に止つたときなど電流の
増加につながり益が少ないからである。
However, the maximum driving pulse width is the pulse width applied to the terminals 23 and 24 (7.8 msec in this case). This is because a pulse width of this level is sufficient for the output torque of the motor, and if a pulse width greater than this is allowed, the current will increase when the rotor completely stops, resulting in little benefit.

なおCMOS増幅器30はクロツクドゲート
CMOSインバータで構成され、図に示す様にステ
ツプモーターの駆動時のみ作動する様に構成し、
無駄な電流をカツトしている。
Note that the CMOS amplifier 30 is a clocked gate.
It is composed of a CMOS inverter, and as shown in the figure, it is configured to operate only when the step motor is driven.
Cuts out unnecessary current.

ところで第7図は本駆動回路で駆動したときの
電流波形を示したもので、波形34は無負荷時の
電流波形35,36は負荷時の電流波形で、波形
36で示した以上の負荷をかけるとモーターは作
動しなくなる。これを第4図と比較したときモー
ターの出力トルクには変化はないが、低電流化が
はかられているのは明らかであろう。
By the way, FIG. 7 shows the current waveforms when driven by this drive circuit. Waveform 34 is the current waveform when there is no load, and 35 and 36 are the current waveforms when the load is on. If you do, the motor will stop working. Comparing this with Figure 4, there is no change in the output torque of the motor, but it is clear that the current has been reduced.

上述の如く、本発明はステツプモーターに無駄
な電流を遮断することにより低電力化をはかると
ともに、駆動用MOSトランジスタの内部ドロツ
プを利用してモーターに流れる電流を検出するた
め電流検出用素子(たとえば抵抗)を必要とする
ことなく、また抵抗を挿入したときの損失もない
し、さらに制御回路内の増幅器もCMOSで構成す
るとともに必要なときのみ増幅器が作動するよう
に制御回路での合理化、低電力化をはかつたもの
である。
As described above, the present invention aims to reduce power consumption by cutting off unnecessary current to the step motor, and also uses a current detection element (for example, There is no need for a resistor (resistance), and there is no loss when inserting a resistor.Furthermore, the amplifier in the control circuit is also configured with CMOS, and the amplifier operates only when necessary, streamlining the control circuit and reducing power consumption. It is something that has been transformed.

以上本発明の実施例につき詳説したが、本駆動
回路は駆動パルスが遮断された後、コイルの両端
は電気的には短絡された状態になる。コイルの両
端を短絡すると、その後のローターの動きに応じ
た誘起電流をコイル内で吸収するため、ローター
にブレーキが動き、ローターの作動後のふらつき
を防止し、作動の安定化がはかれる。しかし駆動
パルス遮断直後から短絡せず、遮断後数msec後
に短絡すれば上記効果が発揮されるとともに、無
駄なブレーキをかけず逆に出力アツプをはかるこ
とができる。この様な回路に変更することは素子
が多少増加するが第5図の回路を若干変更するこ
とにより簡単に実現できる。
The embodiments of the present invention have been described in detail above, and in this drive circuit, after the drive pulse is cut off, both ends of the coil are electrically short-circuited. When both ends of the coil are shorted, the coil absorbs the induced current generated by the subsequent movement of the rotor, which applies a brake to the rotor, which prevents the rotor from wobbling after operation and stabilizes its operation. However, if the short-circuit does not occur immediately after the driving pulse is cut off, but rather is short-circuited several milliseconds after the cut-off, the above effect can be achieved, and the output can be increased without unnecessary braking. Although changing to such a circuit requires a slight increase in the number of elements, it can be easily realized by slightly changing the circuit shown in FIG. 5.

ここで本発明を適用した1例および従来のもの
についてその消費電流値を示す。第9図Aで示す
ような特性のステツプモーターを従来の駆動回路
で駆動した場合、そのステツプモーターにおける
平均消費電流は約1.8μA(パルス幅は7.8ms、
第9図Cの位置)であつた。それに対してこのス
テツプモーターにパルス幅制御を行なう駆動回路
を用いて駆動すれば無負荷での駆動時間を1日の
間で18時間、日付、曜日送り時など負荷のかかる
時間を6時間とすれば負荷時は従来と同じで1.8
μAであるが無負荷時はパルス幅約6.2ms(第
9図D)で駆動して、この時の消費電流は約1.2
μAとなり33%減少したことになる。さらに本発
明の方法によれば、すなわち第9図Bのような特
性のステツプモーターにパルス幅制御を施せば負
荷時、7.8msのパルス幅で動いている時の平均
消費電流は、1.8μAで駆動するとしても無負荷
時には約4.5msのパルス幅(第9図E)で駆動
し、この時の平均消費電流は約0.7μAである。
従つて、1日の平均消費電流は1.0μA以下とな
り、さらに20%もの低電力化が達成できることに
なる。
Here, the current consumption values of one example to which the present invention is applied and a conventional one are shown. When a step motor with characteristics as shown in FIG. 9A is driven by a conventional drive circuit, the average current consumption in the step motor is approximately 1.8 μA (pulse width is 7.8 ms,
Figure 9C position). On the other hand, if this step motor is driven using a drive circuit that performs pulse width control, the drive time without load will be 18 hours in a day, and the time under load such as when changing the date or day of the week will be 6 hours. Under load, it is 1.8 as before.
μA, but when there is no load, it is driven with a pulse width of about 6.2 ms (Fig. 9 D), and the current consumption at this time is about 1.2
μA, which is a 33% decrease. Furthermore, according to the method of the present invention, if pulse width control is applied to a step motor with characteristics as shown in FIG. Even if it is driven, it is driven with a pulse width of about 4.5 ms (Fig. 9E) when there is no load, and the average current consumption at this time is about 0.7 μA.
Therefore, the average current consumption per day is less than 1.0 μA, and a further 20% reduction in power can be achieved.

本願の構造によれば駆動回路がコイルの両端に
設けられた1対のCMOSトランジスターより形成
されるとともに、1つのトランジスタを負荷検出
用のインピーダンスとして用いてあるので次のよ
うな効果を有する。
According to the structure of the present application, the drive circuit is formed of a pair of CMOS transistors provided at both ends of the coil, and one transistor is used as an impedance for load detection, so the following effects are achieved.

(a) 駆動回路の構成電子素子と負荷検出手段の電
子素子を共通部品で兼用して用いる構成なので
その分部品数が低減することになり、構成の簡
略化と低コスト化が図れる。
(a) Since the electronic elements of the drive circuit and the electronic elements of the load detection means are shared as common parts, the number of parts can be reduced accordingly, and the construction can be simplified and costs can be reduced.

(b) 駆動回路のトランジスターを負荷検出手段の
検出インピーダンスとして用いているので、
IC化が容易になり全体として小型で低コスト
な駆動装置を提供できる。
(b) Since the transistor of the drive circuit is used as the detection impedance of the load detection means,
It is easy to integrate it into an IC, and it is possible to provide a small and low-cost drive device as a whole.

さらに増幅部をクロツクドCMOSインバータよ
り形成したので波形整形回路からの信号があるの
きのみクロツクドゲート作動して、消費電力がい
ちじるしく低下した。
Furthermore, since the amplifier section was formed from a clocked CMOS inverter, the clocked gate was activated only when there was a signal from the waveform shaping circuit, significantly reducing power consumption.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すステツプモータ
ー、輪列を示す図である。第2図は従来の電子腕
時計の電子回路ブロツク図である。第3図は第2
図のドライバーの詳細図である。第4図はその電
流波形図、第5図は本発明の一実施例を示す駆動
回路、第6図はそのタイムチヤート、第7図はそ
の電流波形図である。第8図は第6図の回路波形
図である。第9図は従来のステツプモーターおよ
び本発明を適用するステツプモーターの駆動パル
ス幅対出力トルクの特性図である。 1……ローター、2,3……ステーター、4…
…コイル、10……水晶振動子、25,26……
NANDゲート、30……増幅器、34,35,3
6……電流波形。
FIG. 1 is a diagram showing a step motor and a wheel train according to an embodiment of the present invention. FIG. 2 is a block diagram of an electronic circuit of a conventional electronic wristwatch. Figure 3 is the second
FIG. 3 is a detailed view of the driver shown in FIG. FIG. 4 is a current waveform diagram thereof, FIG. 5 is a drive circuit showing an embodiment of the present invention, FIG. 6 is a time chart thereof, and FIG. 7 is a current waveform diagram thereof. FIG. 8 is a circuit waveform diagram of FIG. 6. FIG. 9 is a characteristic diagram of drive pulse width versus output torque of a conventional step motor and a step motor to which the present invention is applied. 1...Rotor, 2, 3...Stator, 4...
...Coil, 10...Crystal oscillator, 25, 26...
NAND gate, 30...amplifier, 34, 35, 3
6...Current waveform.

Claims (1)

【特許請求の範囲】 1 (a) 水晶振動子を有する発振回路と、 (b) 前記発振回路からの出力を分周する分周器
と、 (c) 前記分周器からの出力を入力して波形整形を
する波形整形器と、 (d) 前記波形整形器の出力を入力して永久磁石ロ
ーター、ステーター及びコイルを有するステツ
プモーターを駆動する駆動回路とからなり、 (e) 前記駆動回路は前記コイルの両端に設けられ
たナンドゲートと、前記ナンドゲートの出力を
前記波形整形器からの信号でゲートするトラン
スミツシヨンゲートからなるアナログスイツチ
と、前記アナログスイツチにAC結合するコン
デンサーと、前記コンデンサに接続される増幅
器と、前記増幅器の信号を波形成形するバツフ
アインバータと、前記バツフアインバータの出
力をセツト端子の入力とするフリツプフロツプ
と、前記フリツプフロツプと前記ナンドゲート
の間に接続され、前記フリツプフロツプの出力
に応じて前記ナンドゲートの作動を制御するイ
ンバータとから構成され、且つ前記増幅器は前
記波形整形器からの信号のオア入力によつてク
ロツクドゲートされたクロツクドゲートCMOS
インバータからなり、前記フリツプフロツプは
前記波形成形器からの出力信号のオア入力が接
続されるリセツト端子を有するとともに、前記
リセツト端子に入力される出力信号と前記セツ
ト端子に入力される前記バツフアインバータの
出力信号により前記ナンドゲートが前記コイル
に駆動電流を発生する時間を設定して成ること
を特徴とした電子時計。
[Scope of Claims] 1 (a) an oscillation circuit having a crystal resonator; (b) a frequency divider that divides the output from the oscillation circuit; and (c) an input circuit that receives the output from the frequency divider. (d) a drive circuit that inputs the output of the waveform shaper to drive a step motor having a permanent magnet rotor, a stator, and a coil; (e) the drive circuit comprises: an analog switch consisting of a NAND gate provided at both ends of the coil, a transmission gate that gates the output of the NAND gate with a signal from the waveform shaper, a capacitor AC coupled to the analog switch, and a capacitor connected to the capacitor. a buffer inverter that shapes the signal of the amplifier; a flip-flop whose set terminal inputs the output of the buffer inverter; and an inverter that controls the operation of the NAND gate accordingly, and the amplifier is a clocked gate CMOS clocked by the OR input of the signal from the waveform shaper.
The flip-flop is composed of an inverter, and the flip-flop has a reset terminal to which the OR input of the output signal from the waveform shaper is connected, and the output signal input to the reset terminal and the output signal of the buffer inverter input to the set terminal. An electronic timepiece characterized in that a time for the NAND gate to generate a driving current to the coil is set by an output signal.
JP11557976A 1976-09-27 1976-09-27 Electronic wristwatch Granted JPS5341270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11557976A JPS5341270A (en) 1976-09-27 1976-09-27 Electronic wristwatch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11557976A JPS5341270A (en) 1976-09-27 1976-09-27 Electronic wristwatch

Publications (2)

Publication Number Publication Date
JPS5341270A JPS5341270A (en) 1978-04-14
JPS6137586B2 true JPS6137586B2 (en) 1986-08-25

Family

ID=14666066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11557976A Granted JPS5341270A (en) 1976-09-27 1976-09-27 Electronic wristwatch

Country Status (1)

Country Link
JP (1) JPS5341270A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587976A (en) * 1978-12-26 1980-07-03 Seiko Instr & Electronics Ltd Device for detecting electronic watch

Also Published As

Publication number Publication date
JPS5341270A (en) 1978-04-14

Similar Documents

Publication Publication Date Title
JPS649597B2 (en)
JPS6137586B2 (en)
US4227135A (en) Step motor driving circuit
JPH04217900A (en) Method of supplying power to single-phase stepping motor
JPS6243147B2 (en)
JPS6148110B2 (en)
JPS6113191B2 (en)
JPS6113192B2 (en)
JP2655645B2 (en) Stepping motor control method and its control device
JP2020112446A (en) Analog electronic timepiece, stepping motor control device and control method of analog electronic timepiece
JP3653850B2 (en) Step motor driving device, control method thereof, and timing device
JPS6212477B2 (en)
JPS6045381B2 (en) electronic watch
JPS6261909B2 (en)
JPS6130224B2 (en)
JPS607480B2 (en) Pulse motor operation detection circuit
JPS6115385B2 (en)
JPS6118151B2 (en)
JPH0429319B2 (en)
JPS6245507B2 (en)
JPH0810997B2 (en) How to drive an electronic watch
JPS6137587B2 (en)
JPS63746B2 (en)
JPS586400B2 (en) electronic clock
JPS60259982A (en) Load detection circuit of pulse motor for electronic timepiece