JPS6137777B2 - - Google Patents
Info
- Publication number
- JPS6137777B2 JPS6137777B2 JP56086579A JP8657981A JPS6137777B2 JP S6137777 B2 JPS6137777 B2 JP S6137777B2 JP 56086579 A JP56086579 A JP 56086579A JP 8657981 A JP8657981 A JP 8657981A JP S6137777 B2 JPS6137777 B2 JP S6137777B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- under test
- test
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、半導体ウエハー上の半導体装置の試
験方法に関するものである。
験方法に関するものである。
半導体ウエハー上に多数形成された半導体装置
をウエハー状態のまま載物台（ステージ）に載
せ、間欠送り機構によつて１チツプづつ送りなが
ら自動的に電気特性を測定し、良品と不良品に判
別する試験装置（ウエハープローバー）がある。
この試験装置は、電気特性試験時に載物台に電圧
を印加し、半導体装置の電極群に探針をそれぞれ
あてて、電気的特性試験を行なうものである。
をウエハー状態のまま載物台（ステージ）に載
せ、間欠送り機構によつて１チツプづつ送りなが
ら自動的に電気特性を測定し、良品と不良品に判
別する試験装置（ウエハープローバー）がある。
この試験装置は、電気特性試験時に載物台に電圧
を印加し、半導体装置の電極群に探針をそれぞれ
あてて、電気的特性試験を行なうものである。
載物台からの電圧は半導体基板を通して半導体
装置に印加されるが、半導体装置の半導体基板と
電気的に導通がとれた電極からも印加される。こ
れは、電極からだけ半導体装置に電圧を印加する
と半導体基板の抵抗のため、半導体装置内で半導
体基板に印加された電圧が不均一となり、半導体
装置の試験が正しく行なわれないため、載物台か
らも電圧を半導体基板に印加している。ところ
が、半導体ウエハーの裏面には半導体装置製造時
に拡散された不純物を含んだ層がある。このた
め、不純物の種類によつては、ステージの金属表
面との間にオーミツク・コンタクトができない場
合がある。このような場合は一種のダイオード特
性を示し、ステージに印加された電圧が半導体基
板に正しく印加されない。このため、半導体装置
特性試験時に半導体装置が正しく動作せず、良品
を不良品と判断してしまうことが起きる。
装置に印加されるが、半導体装置の半導体基板と
電気的に導通がとれた電極からも印加される。こ
れは、電極からだけ半導体装置に電圧を印加する
と半導体基板の抵抗のため、半導体装置内で半導
体基板に印加された電圧が不均一となり、半導体
装置の試験が正しく行なわれないため、載物台か
らも電圧を半導体基板に印加している。ところ
が、半導体ウエハーの裏面には半導体装置製造時
に拡散された不純物を含んだ層がある。このた
め、不純物の種類によつては、ステージの金属表
面との間にオーミツク・コンタクトができない場
合がある。このような場合は一種のダイオード特
性を示し、ステージに印加された電圧が半導体基
板に正しく印加されない。このため、半導体装置
特性試験時に半導体装置が正しく動作せず、良品
を不良品と判断してしまうことが起きる。
本発明の目的は、上記のステージからの電圧が
半導体基板に正しく印加されない問題を解決し、
半導体装置の良、不良を正しく判定する試験方法
を提供することにある。
半導体基板に正しく印加されない問題を解決し、
半導体装置の良、不良を正しく判定する試験方法
を提供することにある。
本発明の試験方法は、夫々が基板電位印加用電
極を有する複数の半導体装置が縦横方向に配列さ
れた半導体ウエハーの特性試験において、被試験
用の半導体装置およびそれに隣接する周囲の複数
の半導体装置群の各基板電位印加用電極に対して
のみウエハープローバーの基板電位印加用探針を
直接接触せしめることによつて、前記被試験用の
半導体装置およびそれに隣接する周囲の複数の半
導体装置群のみに対して同一の基板電位を同時に
印加し、その状態で前記被試験用の半導体装置を
試験することを特徴とする。
極を有する複数の半導体装置が縦横方向に配列さ
れた半導体ウエハーの特性試験において、被試験
用の半導体装置およびそれに隣接する周囲の複数
の半導体装置群の各基板電位印加用電極に対して
のみウエハープローバーの基板電位印加用探針を
直接接触せしめることによつて、前記被試験用の
半導体装置およびそれに隣接する周囲の複数の半
導体装置群のみに対して同一の基板電位を同時に
印加し、その状態で前記被試験用の半導体装置を
試験することを特徴とする。
本発明によれば、ウエハープローバーのステー
ジから正しく電圧が印加されなくても、被試験中
の半導体装置の半導体基板と電気的に導通がとれ
た電極（サブパツドとよぶ）からの他に、隣接す
る半導体装置のサブパツドからも半導体基板に電
圧が印加されるため、半導体装置内の半導体基板
に印加された電圧不布が殆んど均一となり、半導
体装置の試験が正しく行なわれる。
ジから正しく電圧が印加されなくても、被試験中
の半導体装置の半導体基板と電気的に導通がとれ
た電極（サブパツドとよぶ）からの他に、隣接す
る半導体装置のサブパツドからも半導体基板に電
圧が印加されるため、半導体装置内の半導体基板
に印加された電圧不布が殆んど均一となり、半導
体装置の試験が正しく行なわれる。
さらに、本発明では、被試験中の半導体装置の
サブパツドおよびこれに隣接する周囲の複数の半
導体装置群の各サブパツドのみに対して、直接探
針を接触せしめて、同一の基板電位を同時に印加
できるようにしている。このように、サブパツド
に接触せしめた探針から直接基板電位を印加する
ことによつて、被試験用装置に対しその近傍から
最短距離で基板電位を与えることができる。従つ
て、他に余分な配線を使わずに安定した基板電位
を供給することができる。しかも、各半導体装置
の基板電位用サブパツドは一般に同じ位置に設け
られているので、その位置に対応する探針を設け
るだけで、殆どの半導体装置に対して同一の基板
電位を与えることができる。この結果、ウエハー
上に試験時にのみ使用する基板電位供給用配線を
設けることなく、ウエハーテストが実行できると
いう優れた効果が得られる。
サブパツドおよびこれに隣接する周囲の複数の半
導体装置群の各サブパツドのみに対して、直接探
針を接触せしめて、同一の基板電位を同時に印加
できるようにしている。このように、サブパツド
に接触せしめた探針から直接基板電位を印加する
ことによつて、被試験用装置に対しその近傍から
最短距離で基板電位を与えることができる。従つ
て、他に余分な配線を使わずに安定した基板電位
を供給することができる。しかも、各半導体装置
の基板電位用サブパツドは一般に同じ位置に設け
られているので、その位置に対応する探針を設け
るだけで、殆どの半導体装置に対して同一の基板
電位を与えることができる。この結果、ウエハー
上に試験時にのみ使用する基板電位供給用配線を
設けることなく、ウエハーテストが実行できると
いう優れた効果が得られる。
以下図面を用いて説明する。
第１図は本発明を説明する模式図である。第２
図は本発明の断面図である。第１図で半導体ウエ
ハー３上には、半導体装置４が多数形成されてい
る。被試験中の半導体装置Ａの電極には、測定用
探針群１，２が探触し、試験を実行している。こ
の中で電極ａは半導体の基板と電気的に導通がと
れた電極で探針１が接触している。半導体装置Ａ
に隣接する半導体装置B1の電極ａに対応する電
極a′にも、探針１′が接触し、電極ａと電極a′に
は、探針１，１′を通して同時に同一の電圧が印
加されている。これは半導体装置B2、B3，B4，
B5，B6についても同様である。これにより、半
導体装置Ａの半導体基板の電位は周囲から同電圧
を印加されるので殆んど均一になり、正しく試験
を行なうことができる。第２図の断面図ではステ
ージ６及びプローブ・カード５と半導体ウエハー
３及び測定用探針１，１′，２及び半導体装置４
の関係を示してある。
図は本発明の断面図である。第１図で半導体ウエ
ハー３上には、半導体装置４が多数形成されてい
る。被試験中の半導体装置Ａの電極には、測定用
探針群１，２が探触し、試験を実行している。こ
の中で電極ａは半導体の基板と電気的に導通がと
れた電極で探針１が接触している。半導体装置Ａ
に隣接する半導体装置B1の電極ａに対応する電
極a′にも、探針１′が接触し、電極ａと電極a′に
は、探針１，１′を通して同時に同一の電圧が印
加されている。これは半導体装置B2、B3，B4，
B5，B6についても同様である。これにより、半
導体装置Ａの半導体基板の電位は周囲から同電圧
を印加されるので殆んど均一になり、正しく試験
を行なうことができる。第２図の断面図ではステ
ージ６及びプローブ・カード５と半導体ウエハー
３及び測定用探針１，１′，２及び半導体装置４
の関係を示してある。
第１図は本発明の実施例を説明する模式図、第
２図は本発明の実施例を説明する断面図である。 尚、図において、１……被試験中のサブパツド
に接触している測定用探針、２……被試験中のサ
ブパツド以外の電極に接触している探針、３……
半導体ウエハー、４……半導体装置、１′……被
試験中の半導体装置に隣接する半導体装置のサブ
パツドに接触している探針、ａ……被試験中の半
導体装置のサブパツド、a′……被試験中の半導体
装置に隣接している半導体装置のサブパツド、Ａ
……被試験中の半導体装置、B1〜B6……被試験
中の半導体装置に隣接する半導体装置、５……プ
ローブ・カード、６……ウエハープローバーのス
テージである。
２図は本発明の実施例を説明する断面図である。 尚、図において、１……被試験中のサブパツド
に接触している測定用探針、２……被試験中のサ
ブパツド以外の電極に接触している探針、３……
半導体ウエハー、４……半導体装置、１′……被
試験中の半導体装置に隣接する半導体装置のサブ
パツドに接触している探針、ａ……被試験中の半
導体装置のサブパツド、a′……被試験中の半導体
装置に隣接している半導体装置のサブパツド、Ａ
……被試験中の半導体装置、B1〜B6……被試験
中の半導体装置に隣接する半導体装置、５……プ
ローブ・カード、６……ウエハープローバーのス
テージである。
Claims (1)
- １ 夫々が基板電位印加用電極を有する複数の半
導体装置が縦横方向に配列された半導体ウエハー
の特性試験において、被試験用の半導体装置およ
びそれに隣接する周囲の複数の半導体装置群の各
基板電位印加用電極に対してのみウエハープロー
バーの基板電位印加用探針を直接接触せしめるこ
とによつて、前記被試験用の半導体装置およびそ
れに隣接する周囲の複数の半導体装置群のみに対
して同一の基板電位を同時に印加し、その状態で
前記被試験用の半導体装置を試験することを特徴
とする半導体ウエハーの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086579A JPS57201042A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086579A JPS57201042A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201042A JPS57201042A (en) | 1982-12-09 |
| JPS6137777B2 true JPS6137777B2 (ja) | 1986-08-26 |
Family
ID=13890910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56086579A Granted JPS57201042A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57201042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556731A (ja) * | 1991-09-02 | 1993-03-09 | Koichi Yamamoto | ルアーの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5051267A (ja) * | 1973-09-07 | 1975-05-08 | ||
| JPS5649536A (en) * | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-06-05 JP JP56086579A patent/JPS57201042A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0556731A (ja) * | 1991-09-02 | 1993-03-09 | Koichi Yamamoto | ルアーの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201042A (en) | 1982-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801869A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| US6911834B2 (en) | Multiple contact vertical probe solution enabling Kelvin connection benefits for conductive bump probing | |
| US6605951B1 (en) | Interconnector and method of connecting probes to a die for functional analysis | |
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US3777260A (en) | Grid for making electrical contact | |
| US3801910A (en) | Externally accessing mechanical difficult to access circuit nodes using photo-responsive conductors in integrated circuits | |
| US3882532A (en) | Externally accessing mechanically difficult to access circuit nodes in integrated circuits | |
| JPS6137777B2 (ja) | ||
| JP2657315B2 (ja) | プローブカード | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JPS58101434A (ja) | プロ−ブカ−ド | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPS6123654B2 (ja) | ||
| JPS618939A (ja) | 半導体装置 | |
| JPH0566732B2 (ja) | ||
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| JPH04342150A (ja) | 半導体装置の検査方法 | |
| JPS626653B2 (ja) | ||
| JP2827285B2 (ja) | ウェーハ検査装置 | |
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| JPH0262947B2 (ja) | ||
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPH06295942A (ja) | 基板検査装置 |