Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6137779B2 - - Google Patents
[go: Go Back, main page]

JPS6137779B2 - - Google Patents

Info

Publication number
JPS6137779B2
JPS6137779B2 JP7647280A JP7647280A JPS6137779B2 JP S6137779 B2 JPS6137779 B2 JP S6137779B2 JP 7647280 A JP7647280 A JP 7647280A JP 7647280 A JP7647280 A JP 7647280A JP S6137779 B2 JPS6137779 B2 JP S6137779B2
Authority
JP
Japan
Prior art keywords
pattern
silicon nitride
layer
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7647280A
Other languages
English (en)
Other versions
JPS572546A (en
Inventor
Katsumi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7647280A priority Critical patent/JPS572546A/ja
Publication of JPS572546A publication Critical patent/JPS572546A/ja
Publication of JPS6137779B2 publication Critical patent/JPS6137779B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は0.5μm以上の厚みを有する微細かつ
高精度の金属パターンの形成方法に関するもので
ある。
近年半導体装置の小型化に伴い、微細パターン
を高精度に形成する必要性が生じている。特に、
1μm前後もしくはそれ以下の線幅を含む微細パ
ターンの高精度転写をも可能にする新技術として
注目されているX線リソグラフイ技術において
は、上記のごとき微細パターンを含む任意の転写
パターンを、例えばAuのような軟X線をよく吸
収する金属で少なくとも0.5μm程度の厚さをも
つて形成したX線リソグラフイマスクが不可欠と
なる。従来X線リソグラフイマスク上の前記転写
パターンは、X線リソグラフイマスク基板上に金
属層から成るX線吸収層およびレジスト膜を順次
被着せしめ、電子線露光法もしくは通常のフオト
リソグラフイ技術を用いて所望のパターンを該レ
ジスト膜に描画または転写して形成し、このレジ
ストパターンをマスクにしてイオンミリング法に
より、該金属層の露出した領域を蝕刻除去して形
成するか、もしくは電子ビーム露光法を用いてX
線リソグラフイマスク基板上にレジストパターン
を形成した後、該レジストパターン上から真空蒸
着法によりX線吸収層とする金属を被着せしめ、
前記レジストパターンを除去し、該レジストパタ
ーンの開口部に被着した金属を残して所望のパタ
ーンを形成するいわゆるリフト・オフ法を用いる
か、または、X線リソグラフイマスク基板上に予
め導電性の金属薄膜を被着させ、該金属薄膜上に
所望の転写パターンと相補のパターンをなすレジ
ストパターンを電子線露光法もしくはフオトリソ
グラフイ技術を用いて形成し、このレジストパタ
ーンをマスクにして該レジストパターンの開口部
に電気めつき方法により、金属を被着せしめ該レ
ジストパターンを除去して所望の金属パターンを
形成するか、のいずれかの方法を用いていた。こ
の中、イオンミリング法を用いたパターン形成方
法で形成される金属パターンは、側壁の傾斜がゆ
るやかになる欠点があり、微細パターンの転写精
度を高めるためにマスク基板に対して垂直もしく
はそれに近い急峻な側壁が要求されるX線リソグ
ラフイマスクの転写パターンの形成方法としては
不適当である。また、リフト・オフ法の場合に
は、金属から成る所望の転写パターンを得るため
には、形成すべき金属パターンの厚さ以上の厚み
を持つたレジストパターンを、その断面が逆台形
状を呈するようにすなわちいわゆるアンダー・カ
ツト状態で形成しなければならない。波長が4000
Å程度の紫外線を転写媒体とする通常のフオトリ
ソグラフイ技術で形成したレジストパターンの断
面形状は台形状もしくはすそ広がりとなるため、
フオトリソグラフイ技術をリフト・オフ法に適用
することは殆ど不可能である。この困難性を避け
るためリフト・オフ法で金属パターンを形成せん
とする場合、レジストパターンの形成は電子線露
光法を用いて行い、レジスト中における電子線の
散乱および基板からの電子線の散乱を利用してむ
しろアンダー・カツト気味のパターンを得るよう
にする。こうすれば確かに急峻な側壁を呈する金
属パターンを形成することは可能ではあるが、多
大な露光時間を要するという欠点がある。また、
前記の電気めつき法による転写パターン形成方法
においては、レジストパターンをマスクにして被
着せしめた金属パターン形状は該レジストパター
ン形状を既ね忠実に反映するので、リフト・オフ
法の場合と同様、通常のフオトリソグラフイ技術
では所望のパターン精度を到底実現し得ない。従
つて、従来微細かつ高精度な金属パターンを電気
めつき法で形成する場合には、電子線露光法を用
いて、電子線の直径、電流量、加速電圧および現
像条件等を厳密に制御し、基板に対し垂直な壁面
を呈するレジストパターンを形成することが先決
問題であつた。ところが、電子線露光法において
レジスト膜に照射する電子線のエネルギーは数
KeVないし数十KeVと非常に大きく、レジスト中
における散乱効果および基板からの散乱効果が大
きいため厚肉をレジスト層に所望のパターン形状
を再現性よく形成することは容易でない。また、
電子線露光法では多大な露光時間を要することも
生産性の点で大きな欠点となつている。
本発明の目的は、上記のごとく従来多くの困難
を伴つていた厚膜微細金属パターンの形成を容易
且つ再現性良く行えるようにして提供することに
ある。この目的を達成するためには、電子ビーム
露光法若しくは光学露光法で形成した高精度の微
細レジストパターンを忠実に厚膜の金属パターン
に変換することが重要である。この点を解決する
ために本発明では次のような工程によることとし
た。すなわち、まず基板上に導電性金属薄層を被
着させ、該導電性金属薄層上にプラズマCVD法
により0.5μm以上の厚みを有するシリコン窒化
物層を被着させ、該シリコン窒化物層上にレジス
トを塗布し、該レジスト膜を電子ビーム露光法若
しくは光学露光法により所望のパターンに成形
し、前記レジストパターンの開口部に露出した部
位の前記シリコン窒化物層を該レジストパターン
をエツチングマスクとしてプラズマエツチングや
リアクテイブスパツタエツチング等々のドライエ
ツチング法により蝕刻除去して前記導電性金属薄
層表面の一部を露出させ、こうして露出せしめた
該導電性金属薄層表面上に前記シリコン窒化物層
の開口部を埋めるようにして所望の金属をめつき
法によつて被着せしめ、残留している前記レジス
トパターン及び前記シリコン窒化物層を蝕刻除去
する、という手順がそれである。
以下、本発明の典型的な一実施例について図面
を用いて詳細に説明する。
先ず第1図に示すように所望の厚膜微細金属パ
ターンを形成しようとする基板11の表面上に例
えばAu等の導電性金属薄層12をRFスパツタリ
ング法、真空蒸着法、またはイオンプレーテイン
グ法等々の薄膜形成法により数十Åないし数百Å
の膜厚になるように形成する。次に第2図に示す
ように該導電性金属薄層12の表面上にプラズマ
CVD法により0.5μm以上の厚さのシリコン窒化
物層13を堆積する。次に第3図に示すように該
シリコン窒化物層13の表面上にレジストを塗布
し、電子ビーム露光法若しくは光学露光法により
所定の微細パターンを該レジスト層に描画又は転
写せしめ、レジストパターン14を形成する。次
に第4図に示すように該レジストパターン14を
保護膜にして、CF4ガス等を用いたプラズマエツ
チング法やリアクテイブパツタエツチング等々の
ドライエツチング法により、該レジストパターン
の開口部に露出した前記シリコン窒化物層を蝕刻
除去し、前記導電層12の表面を露出せしめる。
このドライエツチング工程では、該レジストパタ
ーン14の平面寸法及び形状を忠実にシリコン窒
化物のパターン13′に変換することが重要であ
る。平行平板型プラズマエツチング装置を用いる
と良い成績を得易い。プラズマCVD法で堆積し
たシリコン窒化物は一般に、弗化水素又はCF4
等々の弗素化合物のガスを用いたプラズマエツチ
ングやリアクテイブスパツタエツチング等々のド
ライエツチング法による蝕刻速度が大きく、気相
成長法で堆積したシリコン窒化物の数倍ないし数
十倍の蝕刻速度を呈するし、熱酸化法で形成した
二酸化シリコンの数倍以上の速度で蝕刻される
為、エツチングの保護膜とするレジストパターン
の形状を良く保存した状態で厚いシリコン窒化物
層を思いのままにパターン化出来るので、本発明
の目的に好都合である。本発明はこの性質を積極
的に利用したものである。この様にすることによ
り充分に厚いシリコン窒化物層13を極めて精度
良くパターン化できる。こうして得た厚膜パター
ン13′は矩形の断面形状を呈しており、その平
面寸法は前記レジストパターン14の平面寸法を
そのまま転写したものとなる。第5図に示すよう
に該シリコン窒化物で形成した厚膜パターン1
3′をマスクにして該厚膜パターン13′の開口部
を埋めるようにして所望の金属を所望の厚さにな
るまでめつき法によつて形成する。めつきの手法
としては通常は電気めつき法を用いるが、無電界
めつき法によることも勿論可能である。こうして
被着した金属層はマスクに用いたパターンの断面
形状を殆どそのまま反映するので、それと相補の
関係を有する矩形の断面形状を呈する厚膜微細金
属パターン15が容易に形成できる。しかる後
に、マスクとして使用した該レジストパターン1
4を所定のレジスト剥離液若しくは有機溶剤等を
用いて除去するか又は酸素ガスを用いたプラズマ
エツチングを用いて除去する。続いてシリコン窒
化物で形成した厚膜パターン13′を弗酸又はリ
ン酸等を用いた湿式エツチング法により除去する
か又はCF4の弗素化合物のガスを用いたプラズマ
エツチング法やリアクテイブスパツタエツチング
法等のドライエツチング法により蝕刻除去する。
この時先に形成した金属パターン15は殆んどエ
ツチングされないので、そのまま残る。この状態
を示したのが第6図である。めつきに際して下地
層として用いた導電性金属層が邪魔である場合に
は、それを例えばCCl2F2等のガスを用いたリア
クテイブスパツタエツチング法又はプラズマエツ
チング法等により蝕刻除去するか又はAr等の不
活性ガスを用いたイオンビームエツチング法によ
り蝕刻除去することができる。この時蝕刻する前
記導電性金属層は該金属パターン15の高々数十
分の1程度の厚みであるので、該金属パターン1
5の形状を損うことなく除去することができる。
【図面の簡単な説明】
第1図から第6図に至る各図は、本発明に従つ
て厚膜微細金属パターンを形成する典型的な一実
施例について各製造工程を追つて示した被加工物
の概略断面図である。 図中、11は基板、12は導電性金属薄層、1
3はプラズマCVD法で形成したシリコン窒化物
層、13′は該シリコン窒化物層13の一部で形
成したパターン、14はレジストパターン、15
は目的とする厚膜微細金属パターン、をそれぞれ
示す。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に導電性金属薄層を被着させる工程
    と、該導電性金属薄層上にプラズマCVD法によ
    り0.5μm以上の厚みを有するシリコン窒化物層
    を被着させる工程と、該シリコン窒化物層上にレ
    ジストを塗布し、該レジスト膜を電子ビーム露光
    法若しくは光学露光法により所望のパターンに成
    形する工程と、前記レジストパターンの開口部に
    露出した部位の前記シリコン窒化物層を該レジス
    トパターンをエツチングマスクとしてドライエツ
    チング法により蝕刻除去して前記導電性金属薄層
    表面の一部を露出させる工程と、こうして露出せ
    しめた該導電性金属薄層表面上に前記シリコン窒
    化物層のパターン化した開口部を埋めるようにし
    て所望の金属をめつき法によつて被着せしめる工
    程と、残留している前記レジストパターン及び前
    記シリコン窒化物層を蝕刻除去する工程と、を含
    むことを特徴とする厚膜微細金属パターンの形成
    方法。
JP7647280A 1980-06-06 1980-06-06 Forming method for thick film infinitesimal metallic pattern Granted JPS572546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7647280A JPS572546A (en) 1980-06-06 1980-06-06 Forming method for thick film infinitesimal metallic pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7647280A JPS572546A (en) 1980-06-06 1980-06-06 Forming method for thick film infinitesimal metallic pattern

Publications (2)

Publication Number Publication Date
JPS572546A JPS572546A (en) 1982-01-07
JPS6137779B2 true JPS6137779B2 (ja) 1986-08-26

Family

ID=13606111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7647280A Granted JPS572546A (en) 1980-06-06 1980-06-06 Forming method for thick film infinitesimal metallic pattern

Country Status (1)

Country Link
JP (1) JPS572546A (ja)

Also Published As

Publication number Publication date
JPS572546A (en) 1982-01-07

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS6037130A (ja) 薄膜のパタ−ニング方法
US4597826A (en) Method for forming patterns
JPS6323657B2 (ja)
US4853080A (en) Lift-off process for patterning shields in thin magnetic recording heads
JPS5851412B2 (ja) 半導体装置の微細加工方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0466345B2 (ja)
JPS6137779B2 (ja)
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH061764B2 (ja) パタ−ン形成法
JPH0629968B2 (ja) パタ−ン形成法
KR0147996B1 (ko) 박막 헤드의 패턴 평탄화 방법
JPH0458167B2 (ja)
JP2531608B2 (ja) 半導体装置の製造方法
JPH0314172B2 (ja)
JP2745988B2 (ja) フォトマスクの製造方法
CA1260627A (en) Lithographic image size reduction photomask
JP2973426B2 (ja) 微細パターンの形成方法
JPS583232A (ja) パタ−ン形成方法
JPH07135194A (ja) ドライエッチング用マスクの形成方法
JPH0511432B2 (ja)
JPS627001A (ja) 回折格子の製造方法
JP2585320B2 (ja) パターン形成方法
JPS6269624A (ja) 半導体装置の微細パタ−ン形成方法