JPS6137784B2 - - Google Patents
Info
- Publication number
- JPS6137784B2 JPS6137784B2 JP55120735A JP12073580A JPS6137784B2 JP S6137784 B2 JPS6137784 B2 JP S6137784B2 JP 55120735 A JP55120735 A JP 55120735A JP 12073580 A JP12073580 A JP 12073580A JP S6137784 B2 JPS6137784 B2 JP S6137784B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- base member
- electrode
- glass cover
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/136—Containers comprising a conductive base serving as an interconnection having other interconnections perpendicular to the conductive base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/17—Containers or parts thereof characterised by their materials
- H10W76/18—Insulating materials, e.g. resins, glasses or ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体デバイス用のパツケージに関す
るもので、更に詳しく言えば、半導体デバイス用
の安価な気密パツケージに関する。
るもので、更に詳しく言えば、半導体デバイス用
の安価な気密パツケージに関する。
ダイオード、トランジスタ、サイリスタなどの
半導体デバイスの容器封入は多くのデバイスの価
値を実質的に左右するものであつて、多くの場合
に極めて繊細で破損し易いデバイスを確実に封入
すると同時にデバイスへの良好な電気的接続を達
成するための所望の電気的および機械的特性を示
すパツケージを得るには多大の努力が必要であ
る。その上にかかるパツケージは、温度循環や環
境変化や機械的衝撃に関する厳しい条件および当
業者にとつて公知であるその他の条件を伴うデバ
イスの寿命期間全体にわたつてその特性を維持す
るように設計されなければならない。更にまた、
半導体デバイス用パツケージの原価をできるだけ
低く保つことが望ましいのは勿論であつて、パツ
ケージ自体がその中に封入されるデバイスの電気
的性能を向上させない限り原価の上昇を正当化す
ることは難しい。なお、最良のパツケージとはそ
のような性能を顕著に低下させないものであると
言える。
半導体デバイスの容器封入は多くのデバイスの価
値を実質的に左右するものであつて、多くの場合
に極めて繊細で破損し易いデバイスを確実に封入
すると同時にデバイスへの良好な電気的接続を達
成するための所望の電気的および機械的特性を示
すパツケージを得るには多大の努力が必要であ
る。その上にかかるパツケージは、温度循環や環
境変化や機械的衝撃に関する厳しい条件および当
業者にとつて公知であるその他の条件を伴うデバ
イスの寿命期間全体にわたつてその特性を維持す
るように設計されなければならない。更にまた、
半導体デバイス用パツケージの原価をできるだけ
低く保つことが望ましいのは勿論であつて、パツ
ケージ自体がその中に封入されるデバイスの電気
的性能を向上させない限り原価の上昇を正当化す
ることは難しい。なお、最良のパツケージとはそ
のような性能を顕著に低下させないものであると
言える。
従来、本発明の対象となるような種類のデバイ
ス用のパツケージは熱的インピーダンスの小さい
材料、通例は銅、から成る実質的に大きいヒート
シンク部分を含んでいた。かかるデバイス・パツ
ケージのヒートシンク部分はしばしば材料の点だ
けから見てもかなりの費用を要することを表わし
ている。気密またはほぼ気密の容器内に半導体素
子を封入するためには、これまでのところ、かか
る金属製ヒートシンク部材にセラミツクキヤツプ
を圧縮封止などにより接合することが行われてい
た。そのようなセラミツクキヤツプの価格自体は
高いものではないが、キヤツプを熱伝導性ベース
に接合する費用はかなり多額である。かかる構造
物は、たとえば、米国特許第3585454号中に記載
されている。キヤツプを金属製ベース部材に接合
する作業に伴う諸問題に加えて、半導体素子への
電気的接続を達成するために1本以上の電気用リ
ード線がキヤツプを貫通する部分が弱点となる可
能性もある。それらのリード線は取扱い時や外部
回路への接続時に分断してしまうことのない十分
な機械的強度をもつてキヤツプに取付ける必要が
あると同時に、パツケージ全体としての気密性を
破壊しないような封止構造を電気用リード線とキ
ヤツプとの間に形成する必要もある。
ス用のパツケージは熱的インピーダンスの小さい
材料、通例は銅、から成る実質的に大きいヒート
シンク部分を含んでいた。かかるデバイス・パツ
ケージのヒートシンク部分はしばしば材料の点だ
けから見てもかなりの費用を要することを表わし
ている。気密またはほぼ気密の容器内に半導体素
子を封入するためには、これまでのところ、かか
る金属製ヒートシンク部材にセラミツクキヤツプ
を圧縮封止などにより接合することが行われてい
た。そのようなセラミツクキヤツプの価格自体は
高いものではないが、キヤツプを熱伝導性ベース
に接合する費用はかなり多額である。かかる構造
物は、たとえば、米国特許第3585454号中に記載
されている。キヤツプを金属製ベース部材に接合
する作業に伴う諸問題に加えて、半導体素子への
電気的接続を達成するために1本以上の電気用リ
ード線がキヤツプを貫通する部分が弱点となる可
能性もある。それらのリード線は取扱い時や外部
回路への接続時に分断してしまうことのない十分
な機械的強度をもつてキヤツプに取付ける必要が
あると同時に、パツケージ全体としての気密性を
破壊しないような封止構造を電気用リード線とキ
ヤツプとの間に形成する必要もある。
かなりの期間にわたり、半導体デバイスの製造
に際して圧縮型のガラス−金属封止構造が使用さ
れてきた。かかる封止構造の形成には費用がかか
る。また、ペトリ(Petri)の米国特許第2868862
号中には混成型のガラス−金属封止構造が記載さ
れているが、この場合には接着層を大気による劣
化から保護するための追加の金属製保護スリーブ
をその粘着性接合層周囲に配置することが要求さ
れる。更にロバーツ(Roberts)の米国特許第
3585454号中には、ヒートシンクにリングを溶接
した後、不特定の手段によつてそのリングにセラ
ミツクキヤツプを取付けるという複雑な構造の半
導体デバイスが示されている。
に際して圧縮型のガラス−金属封止構造が使用さ
れてきた。かかる封止構造の形成には費用がかか
る。また、ペトリ(Petri)の米国特許第2868862
号中には混成型のガラス−金属封止構造が記載さ
れているが、この場合には接着層を大気による劣
化から保護するための追加の金属製保護スリーブ
をその粘着性接合層周囲に配置することが要求さ
れる。更にロバーツ(Roberts)の米国特許第
3585454号中には、ヒートシンクにリングを溶接
した後、不特定の手段によつてそのリングにセラ
ミツクキヤツプを取付けるという複雑な構造の半
導体デバイスが示されている。
最近、その構造中にプラスチツクを使用した半
導体パツケージが見られるようになつた。通例、
かかるプラスチツクは上記のごときセラミツクキ
ヤツプ部の代用品として使用される。しかるに、
プラスチツクキヤツプの使用には本当の気密パツ
ケージが得られないこともあるという欠点が伴
う。その理由は、半導体デバイスにとつて有害な
元素に対してプラスチツク材料が透過性を示すこ
とにある。
導体パツケージが見られるようになつた。通例、
かかるプラスチツクは上記のごときセラミツクキ
ヤツプ部の代用品として使用される。しかるに、
プラスチツクキヤツプの使用には本当の気密パツ
ケージが得られないこともあるという欠点が伴
う。その理由は、半導体デバイスにとつて有害な
元素に対してプラスチツク材料が透過性を示すこ
とにある。
さて、本発明の現時点において好適な実施例に
従つて略述すれば、本発明によつて提供される半
導体パツケージは大きい熱伝導率を持つた比較的
薄いベース部材を含んでいる。たとえば、かかる
ベース部材は銅から成り得る。そのベース部材に
は、たとえばはんだ層により、モリブデンから成
り得る第1の熱応力除去板が接合される。このモ
リブデンの応力除去板には同様に第2のはんだ層
によつてシリコン半導体素子が接合され、また半
導体素子の反対面にはやはりモリブデンから成り
得る第2の応力除去板が同様にして接合される。
第2の応力除去板にはやはり銅から成り得る第2
の電極が同様にして接合される。なお、半導体素
子は本発明を例証する目的のためにシリコンから
成るものと見なされるが、当業者にとつて公知の
任意の半導体材料から成り得る。こうして形成さ
れたサブアセンブリは、半導体素子、かかる半導
体素子の第1および第2の主面に接合された第1
および第2の応力除去板、並びにこれらの応力除
去板に接合された第1および第2の低抵抗の電極
を含んでいる。次いて、かかる上部および下部電
極に対して封止状態が達成されるようにしてガラ
ス製のカバーが配置される。この場合の封止構造
は、カバーとこれら2個の電極各々との間にそれ
ぞれエポキシ系接着剤層を使用することによつて
形成される。上部電極はカバーを貫通して伸びる
ことによつて半導体デバイスの上面への電気的接
続を可能にする一方、下部電極は半導体デバイス
の下側の取付けベースとして役立つと同時に、半
導体素子を封入する容器の密封を可能にする。
従つて略述すれば、本発明によつて提供される半
導体パツケージは大きい熱伝導率を持つた比較的
薄いベース部材を含んでいる。たとえば、かかる
ベース部材は銅から成り得る。そのベース部材に
は、たとえばはんだ層により、モリブデンから成
り得る第1の熱応力除去板が接合される。このモ
リブデンの応力除去板には同様に第2のはんだ層
によつてシリコン半導体素子が接合され、また半
導体素子の反対面にはやはりモリブデンから成り
得る第2の応力除去板が同様にして接合される。
第2の応力除去板にはやはり銅から成り得る第2
の電極が同様にして接合される。なお、半導体素
子は本発明を例証する目的のためにシリコンから
成るものと見なされるが、当業者にとつて公知の
任意の半導体材料から成り得る。こうして形成さ
れたサブアセンブリは、半導体素子、かかる半導
体素子の第1および第2の主面に接合された第1
および第2の応力除去板、並びにこれらの応力除
去板に接合された第1および第2の低抵抗の電極
を含んでいる。次いて、かかる上部および下部電
極に対して封止状態が達成されるようにしてガラ
ス製のカバーが配置される。この場合の封止構造
は、カバーとこれら2個の電極各々との間にそれ
ぞれエポキシ系接着剤層を使用することによつて
形成される。上部電極はカバーを貫通して伸びる
ことによつて半導体デバイスの上面への電気的接
続を可能にする一方、下部電極は半導体デバイス
の下側の取付けベースとして役立つと同時に、半
導体素子を封入する容器の密封を可能にする。
本発明の現時点において好適な実施例に従え
ば、上部電極にはそれをカバーにしつかりと固定
するためのかみ合い部分が設けられ、それによつ
て機械的応力が半導体素子に伝達されることが防
止される。このように半導体素子を外部応力から
隔離すれば、それの寿命期間全体にわたつてデバ
イスの性能が大いに向上する。なお、ガラスカバ
ーと上部電極との間の封止構造もエポキシ系接着
剤層を用いて形成される。
ば、上部電極にはそれをカバーにしつかりと固定
するためのかみ合い部分が設けられ、それによつ
て機械的応力が半導体素子に伝達されることが防
止される。このように半導体素子を外部応力から
隔離すれば、それの寿命期間全体にわたつてデバ
イスの性能が大いに向上する。なお、ガラスカバ
ーと上部電極との間の封止構造もエポキシ系接着
剤層を用いて形成される。
こうして製造された半導体デバイスは気密であ
り、従つて半導体デバイスにおけるプラスチツク
材料の使用に伴う問題すなわちプラスチツク材料
の透過性に関する問題が回避される。その上、か
かる半導体デバイスは単純な構成を有すると同時
に組立ても容易である。更にまた、半導体素子に
対して応力の少ない環境が提供されると共に、銅
やセラミツクのごとき高価な材料の使用が最少限
に抑えられる。
り、従つて半導体デバイスにおけるプラスチツク
材料の使用に伴う問題すなわちプラスチツク材料
の透過性に関する問題が回避される。その上、か
かる半導体デバイスは単純な構成を有すると同時
に組立ても容易である。更にまた、半導体素子に
対して応力の少ない環境が提供されると共に、銅
やセラミツクのごとき高価な材料の使用が最少限
に抑えられる。
新規なものと信じられる本発明の特徴は前記特
許請求の範囲中に詳細に記載されている。とは言
え、本発明の構成および実施方法並びにその目的
および利点は添付の図面に関連してなされる以下
の説明を読めば最も良く理解されよう。
許請求の範囲中に詳細に記載されている。とは言
え、本発明の構成および実施方法並びにその目的
および利点は添付の図面に関連してなされる以下
の説明を読めば最も良く理解されよう。
添付の図面はこの発明に基づく半導体デバイス
の切断透視図である。ここで、添付の図面を参照
すれば、本発明に基づく半導体デバイス8が示さ
れている。かかるデバイスは熱伝導性のベース部
材10を含んでいるが、これはまた小さな電気抵
抗をも示すことが好ましい。ベース部材10はた
とえば開口12および14中に配置されたボル
ト、リベツトなどにより平坦な表面に取付けるこ
とが可能であつて、その場合の表面はデバイスか
らの伝導による放熱を可能にするものであること
が好ましい。ベース部材10は任意の熱伝導性か
つ導電性の材料たとえば銅、アルミニウム、鋼な
どから成り得る。これらの材料の中では銅が最も
高価であるが、現時点ではそれが好適である。な
お、ベース部材10の場合には、固定表面に半導
体デバイスを取付けるために大きいねじ切り支柱
部分を有していた従来のものに比べ、比較的少量
の材料を使用するに過ぎない。ベース部材10の
上面には、カバー部材18の下端周縁部分を受入
れるための環状の溝16が設けられている。この
溝16は、カバー部材18の位置を決定すると同
時に、一層詳しく後述するごとく封止面の長さを
増加させるのに役立つ。ベース部材10の上面2
2には第1の応力除去部材20が配置され、かつ
たとえばはんだ層23によつて、熱的および電気
的インピーダンスが小さくなるように接合されて
いる。熱除去部材20の上面にははんだ層25に
よつて半導体素子24が接合され、また半導体素
子24の上面にははんだ層27によつて第2の熱
除去部材26が接合されている。応力除去部材2
6の上面にははんだ層29によつて導電性の電極
28が接合されているが、この電極28は応力除
去部材26の直径に近似した寸法の拡大末端部分
30を有することが好ましい。
の切断透視図である。ここで、添付の図面を参照
すれば、本発明に基づく半導体デバイス8が示さ
れている。かかるデバイスは熱伝導性のベース部
材10を含んでいるが、これはまた小さな電気抵
抗をも示すことが好ましい。ベース部材10はた
とえば開口12および14中に配置されたボル
ト、リベツトなどにより平坦な表面に取付けるこ
とが可能であつて、その場合の表面はデバイスか
らの伝導による放熱を可能にするものであること
が好ましい。ベース部材10は任意の熱伝導性か
つ導電性の材料たとえば銅、アルミニウム、鋼な
どから成り得る。これらの材料の中では銅が最も
高価であるが、現時点ではそれが好適である。な
お、ベース部材10の場合には、固定表面に半導
体デバイスを取付けるために大きいねじ切り支柱
部分を有していた従来のものに比べ、比較的少量
の材料を使用するに過ぎない。ベース部材10の
上面には、カバー部材18の下端周縁部分を受入
れるための環状の溝16が設けられている。この
溝16は、カバー部材18の位置を決定すると同
時に、一層詳しく後述するごとく封止面の長さを
増加させるのに役立つ。ベース部材10の上面2
2には第1の応力除去部材20が配置され、かつ
たとえばはんだ層23によつて、熱的および電気
的インピーダンスが小さくなるように接合されて
いる。熱除去部材20の上面にははんだ層25に
よつて半導体素子24が接合され、また半導体素
子24の上面にははんだ層27によつて第2の熱
除去部材26が接合されている。応力除去部材2
6の上面にははんだ層29によつて導電性の電極
28が接合されているが、この電極28は応力除
去部材26の直径に近似した寸法の拡大末端部分
30を有することが好ましい。
電極28は更にカバー部材18を貫通する直立
部分32を有し、それに柔軟なリード線34を取
付け得るようになつていることも好ましい。かか
る取付けは、当業者にとつて公知のごときカツプ
リング手段36によつて行うのが好都合である。
電極28のかみ合い部分37には、応力が半導体
素子24に伝達されるのを防止するため、カバー
18の内面とかみ合うような形状を持つた複数の
平坦部が設けられている。
部分32を有し、それに柔軟なリード線34を取
付け得るようになつていることも好ましい。かか
る取付けは、当業者にとつて公知のごときカツプ
リング手段36によつて行うのが好都合である。
電極28のかみ合い部分37には、応力が半導体
素子24に伝達されるのを防止するため、カバー
18の内面とかみ合うような形状を持つた複数の
平坦部が設けられている。
本発明の現時点において好適な一実施例につい
て述べれば、ベース部材10は大きい熱伝導率お
よび低い電気抵抗が得られるように銅成分から成
る。なお、ベース部材10の厚さは約0.125イン
チとするのが好都合である。本発明に基づく半導
体デバイスの原価をできるだけ引下げるために
は、機械加工でなく押抜きや打抜きによつてベー
ス部材10を成形することが好ましく、またフラ
イス削りでなく型打ちによつて溝16を形成する
ことが好ましい。図示されたデバイスの最終的な
組立てに先立ち、半導体ウエーハ24並びに応力
除去部材20および26をサブアセンブリとして
組立てるのが好適である。そのためには、これら
の要素をはんだの予備成形物を介してサンドイツ
チ状に組合せた後、炉の中などで十分な温度に加
熱することによつて半導体素子と2個の応力除去
部材との間にはんだ接着層を形成すればよい。応
力除去部材20および26は、半導体素子24と
ベース部材10および電極28との中間の熱膨張
率を有するように選ばれる。それらはモリブデン
から成ることが好ましく、その厚さは約0.020イ
ンチであり得る。またデバイスの温度循環に際し
て半導体素子24に加わる応力をできるだけ小さ
くするためには、軟質はんだ接着層を使用するこ
とが好ましい。半導体ウエーハおよび2個の応力
除去部材を含むサブアセンブリを組立てた後、ベ
ース部材10および上部電極30への接合が同時
に行われる。この作業もまた、半導体サブアセン
ブリとベース部材および上部電極との間にそれぞ
れはんだの予備成形物を配置した後、それらを十
分な温度に加熱してはんだ接着層を形成すること
によつて行えばよい。
て述べれば、ベース部材10は大きい熱伝導率お
よび低い電気抵抗が得られるように銅成分から成
る。なお、ベース部材10の厚さは約0.125イン
チとするのが好都合である。本発明に基づく半導
体デバイスの原価をできるだけ引下げるために
は、機械加工でなく押抜きや打抜きによつてベー
ス部材10を成形することが好ましく、またフラ
イス削りでなく型打ちによつて溝16を形成する
ことが好ましい。図示されたデバイスの最終的な
組立てに先立ち、半導体ウエーハ24並びに応力
除去部材20および26をサブアセンブリとして
組立てるのが好適である。そのためには、これら
の要素をはんだの予備成形物を介してサンドイツ
チ状に組合せた後、炉の中などで十分な温度に加
熱することによつて半導体素子と2個の応力除去
部材との間にはんだ接着層を形成すればよい。応
力除去部材20および26は、半導体素子24と
ベース部材10および電極28との中間の熱膨張
率を有するように選ばれる。それらはモリブデン
から成ることが好ましく、その厚さは約0.020イ
ンチであり得る。またデバイスの温度循環に際し
て半導体素子24に加わる応力をできるだけ小さ
くするためには、軟質はんだ接着層を使用するこ
とが好ましい。半導体ウエーハおよび2個の応力
除去部材を含むサブアセンブリを組立てた後、ベ
ース部材10および上部電極30への接合が同時
に行われる。この作業もまた、半導体サブアセン
ブリとベース部材および上部電極との間にそれぞ
れはんだの予備成形物を配置した後、それらを十
分な温度に加熱してはんだ接着層を形成すること
によつて行えばよい。
ベース部材、半導体サブアセンブリおよび上部
電極が接合された後、カバー18が取付けられ
る。本発明が特に有利である点は、圧縮型のガラ
ス−金属封止構造を形成する必要がないことにあ
る。カバー18は、その下端周縁部分が溝16の
中に配置された状態で接着剤層17によりベース
部材10に接着的に接合され、また接着剤層33
により電極30に接着的に接合される。
電極が接合された後、カバー18が取付けられ
る。本発明が特に有利である点は、圧縮型のガラ
ス−金属封止構造を形成する必要がないことにあ
る。カバー18は、その下端周縁部分が溝16の
中に配置された状態で接着剤層17によりベース
部材10に接着的に接合され、また接着剤層33
により電極30に接着的に接合される。
カバー18を電極30およびベース部材10に
物理的に接合すると共にそれらの間に気密封止構
造を形成するための特殊な接着剤の選択はかなり
重要である。その場合の封止構造は気密でなけれ
ばならない。ここでの気密の意味は、ヘリウムの
漏れ速度が毎秒10-9c.c.(標準状態)以下であり、
湿気に対して透過性を示さず、しかも劣化するこ
となく温度循環に耐えるような熱的特性を有する
ことにあると理解すべきである。接着剤は、選ば
れたベース部材並びに選ばれたガラスおよび上部
電極材料に対して熱的かつ化学的に適合するもの
でなければならない。従来、カバー18によつて
例示されるような種類のケース部材を製造するた
めにはガラス充填エポキシ樹脂が使用されてい
た。しかるに、本発明では本質的に純粋なガラス
が使用されるのであつて、その好適な実例はコー
ニング社(Corning Corporation)製のタイプ
7052ブラツク・グラスである。本発明において使
用するのに好ましい特性を持つた接着剤として
は、アメリカ合衆国マサチユーセツツ州ビレリカ
市所在のエポキシ・テクノロジー社(Epoxy
Technology,Inc.)製のエポーテク(Epo−
tek)H77エポキシ樹脂が挙げられる。かかるエ
ポキシ樹脂の熱膨張率はベース部材および電極用
として選ばれた材料の熱膨張率と本質的に等しい
ことが好ましい。実際、銅の熱膨張率は16.5×
10-6in/℃であるのに対し、上記のエポキシ樹脂
の熱膨張率は17.4×10-6in/℃である。ガラスは
−50〜+200℃の使用温度範囲を有するように選
ぶべきであつて、上記のガラスはその実例を成
す。またガラスは接着剤を用いて気密封止構造を
形成し得るものであることを要する。
物理的に接合すると共にそれらの間に気密封止構
造を形成するための特殊な接着剤の選択はかなり
重要である。その場合の封止構造は気密でなけれ
ばならない。ここでの気密の意味は、ヘリウムの
漏れ速度が毎秒10-9c.c.(標準状態)以下であり、
湿気に対して透過性を示さず、しかも劣化するこ
となく温度循環に耐えるような熱的特性を有する
ことにあると理解すべきである。接着剤は、選ば
れたベース部材並びに選ばれたガラスおよび上部
電極材料に対して熱的かつ化学的に適合するもの
でなければならない。従来、カバー18によつて
例示されるような種類のケース部材を製造するた
めにはガラス充填エポキシ樹脂が使用されてい
た。しかるに、本発明では本質的に純粋なガラス
が使用されるのであつて、その好適な実例はコー
ニング社(Corning Corporation)製のタイプ
7052ブラツク・グラスである。本発明において使
用するのに好ましい特性を持つた接着剤として
は、アメリカ合衆国マサチユーセツツ州ビレリカ
市所在のエポキシ・テクノロジー社(Epoxy
Technology,Inc.)製のエポーテク(Epo−
tek)H77エポキシ樹脂が挙げられる。かかるエ
ポキシ樹脂の熱膨張率はベース部材および電極用
として選ばれた材料の熱膨張率と本質的に等しい
ことが好ましい。実際、銅の熱膨張率は16.5×
10-6in/℃であるのに対し、上記のエポキシ樹脂
の熱膨張率は17.4×10-6in/℃である。ガラスは
−50〜+200℃の使用温度範囲を有するように選
ぶべきであつて、上記のガラスはその実例を成
す。またガラスは接着剤を用いて気密封止構造を
形成し得るものであることを要する。
以上、現今の用途において非常に望ましい低原
価かつ高性能の条件を共に満たす半導体パツケー
ジが記載された。かかるパツケージは、同様な性
能の半導体パツケージを製造するためにこれまで
使用されてきた圧縮型のガラス−金属封止構造の
必要性を完全に排除するものである。かかるパツ
ケージはまた、安価な材料のみを用いて製造され
るものでもある。
価かつ高性能の条件を共に満たす半導体パツケー
ジが記載された。かかるパツケージは、同様な性
能の半導体パツケージを製造するためにこれまで
使用されてきた圧縮型のガラス−金属封止構造の
必要性を完全に排除するものである。かかるパツ
ケージはまた、安価な材料のみを用いて製造され
るものでもある。
図面は本発明に基づく半導体デバイスの切断斜
視図である。 図中、8は半導体デバイス、10はベース部
材、16は溝、17および33は接着剤層、18
はカバー部材、20および26は応力除去部材、
23,25,27および29ははんだ層、24は
半導体素子、28は電極、32直立部分、34は
リード線、そして36はカツプリング手段を表わ
す。
視図である。 図中、8は半導体デバイス、10はベース部
材、16は溝、17および33は接着剤層、18
はカバー部材、20および26は応力除去部材、
23,25,27および29ははんだ層、24は
半導体素子、28は電極、32直立部分、34は
リード線、そして36はカツプリング手段を表わ
す。
Claims (1)
- 【特許請求の範囲】 1 第1の表面を有するベース部材と、 半導体素子及び該半導体素子の第1および第2
の主面に夫々接合された第1および第2の応力除
去部材を含み、前記第1の表面に接合された半導
体サブアセンブリと、 かみ合い部分を含み、前記半導体サブアセンブ
リに接合された電極と、 該電極のかみ合い部分に係合する手段を含み、
前記半導体サブアセンブリを包囲しかつ前記電極
が貫通する開口を有する鐘形ガラス製カバー手段
と、 前記鐘形ガラス製カバー手段を、前記ベース部
材と前記かみ合い部分を含む前記電極とに接合し
て前記半導体サブアセンブリを封入した気密容器
を形成する接着封止手段とを包含する半導体デバ
イス。 2 前記接着封止手段が前記ベース部材の熱膨張
率と本質的に同じ熱膨張率を有するエポキシ系接
着剤から成る特許請求の範囲第1項記載の半導体
デバイス。 3 前記ガラス製カバー手段が約−50℃〜+200
℃の使用温度範囲を有するガラスから成る特許請
求の範囲第2項記載の半導体デバイス。 4 前記ガラス製カバー手段と前記ベース部材ベ
ース部材との間の封止距離を長くする手段が包含
される特許請求の範囲第3項記載の半導体デバイ
ス。 5 前記封止距離を長くする手段が、前記半導体
サブアセンブリを取巻いて前記ベース部材中に設
けられかつその中に前記ガラス製カバー手段を受
入れる溝から成る特許請求の範囲第4項記載の半
導体デバイス。 6 少なくとも1つのpn接合を内部に含んだ前
記半導体素子、並びに該半導体素子に接合しかつ
前記ベース部材および前記電極に夫々接合した第
1および第2の応力除去部材から前記半導体サブ
アセンブリが成る特許請求の範囲第4項記載の半
導体デバイス。 7 前記半導体サブアセンブリ、前記ベース部材
および前記電極がそれらの間に配置された軟質は
んだ層によつて接合される特許請求の範囲第6項
記載の半導体デバイス。 8 大きい熱伝導率を有しかつ第1の表面に取付
け溝を備えた実質的に平坦なベース部材と、 大きい熱伝導率および高い導電率を有しかつ前
記取付け溝に囲まれて前記第1の表面上に配置さ
れた第1の応力除去部材と、 該第1の応力除去部材に接触する第1の主面を
備えた平形の半導体素子と、 前記半導体素子の第2の主面に接触して配置さ
れた第2の応力除去部材と、 複数の平坦部を持つたかみ合い部分を含み、高
い導電率を有しかつ前記第2の応力除去部材に接
合された電極手段と、 前記半導体素子を封入した気密室を形成する、
前記取付け溝の中に配置され且つ前記第1の表面
上に延在する鐘形ガラス製カバー手段であつて、
該ガラス製カバー手段は前記電極が貫通して伸び
る開口を含み、該開口は前記かみ合い部分の平坦
部に係合する複数の合せ面を備えて、該かみ合い
部分により該ガラス製カバー手段が前記電極手段
と固定され機械的応力が前記半導体素子に伝達さ
れることを防いでおり、 前記取付け溝の中に配置されて前記ガラスカバ
ー手段を前記ベース部材に気密封止接合する第1
の接着封止手段と、 前記開口の中に配置されて前記ガラスカバー手
段を前記電極手段に気密封止接合する第2の接着
封止手段とから成る半導体デバイス。 9 前記ガラス製カバー手段と前記ベース部材と
の間および前記ガラス製カバー手段と前記電極手
段との間にそれぞれ配置された第1および第2の
熱伝導性接着剤層から前記第1および第2の接着
封止手段が成る特許請求の範囲第8項記載の半導
体デバイス。 10 前記ベース部材が銅製のベース部材から成
る特許請求の範囲第9項記載の半導体デバイス。 11 前記ベース部材と前記第1の応力除去部材
との間、前記第1の応力除去部材と前記半導体素
子との間、前記半導体素子と前記第2の応力除去
部材との間、および前記第2の応力除去部材と前
記電極手段との間にそれぞれ配置された第1,
2,3及び4のはんだ層が包含される特許請求の
範囲第9項記載の半導体デバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/071,834 US4349831A (en) | 1979-09-04 | 1979-09-04 | Semiconductor device having glass and metal package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650542A JPS5650542A (en) | 1981-05-07 |
| JPS6137784B2 true JPS6137784B2 (ja) | 1986-08-26 |
Family
ID=22103890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12073580A Granted JPS5650542A (en) | 1979-09-04 | 1980-09-02 | Semiconductor package |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4349831A (ja) |
| JP (1) | JPS5650542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323988U (ja) * | 1986-07-29 | 1988-02-17 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307682A (ja) * | 1998-04-23 | 1999-11-05 | Hitachi Ltd | 半導体装置 |
| US6560085B1 (en) * | 1999-12-20 | 2003-05-06 | Square D Company | Circuit breaker including positive temperature coefficient resistivity element and current limiting element |
| JP2002359328A (ja) * | 2001-03-29 | 2002-12-13 | Hitachi Ltd | 半導体装置 |
| US6991969B2 (en) * | 2003-02-19 | 2006-01-31 | Octavian Scientific, Inc. | Methods and apparatus for addition of electrical conductors to previously fabricated device |
| JP2006269848A (ja) * | 2005-03-25 | 2006-10-05 | Hitachi Ltd | 半導体装置 |
| JP4875902B2 (ja) * | 2006-02-08 | 2012-02-15 | 株式会社日立製作所 | 半導体装置 |
| US20100066395A1 (en) | 2008-03-13 | 2010-03-18 | Johnson Morgan T | Wafer Prober Integrated With Full-Wafer Contacter |
| JP4961398B2 (ja) * | 2008-06-30 | 2012-06-27 | 株式会社日立製作所 | 半導体装置 |
| CN112951773A (zh) * | 2021-01-28 | 2021-06-11 | 安阳师范学院 | 一种大功率半导体装置的焊接及密封结构 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2868862A (en) * | 1953-10-12 | 1959-01-13 | American Optical Corp | Sealed casings for crystal elements |
| US2881369A (en) * | 1955-03-21 | 1959-04-07 | Pacific Semiconductors Inc | Glass sealed crystal rectifier |
| US2975928A (en) * | 1956-11-23 | 1961-03-21 | Philips Corp | Method of joining two metal parts in a vacuum-tight manner and object manufactured by the use of such method |
| BE572922A (ja) * | 1957-12-18 | |||
| US3223903A (en) * | 1961-02-24 | 1965-12-14 | Hughes Aircraft Co | Point contact semiconductor device with a lead having low effective ratio of length to diameter |
| US3265805A (en) * | 1964-02-03 | 1966-08-09 | Power Components Inc | Semiconductor power device |
| DE1514474C3 (de) * | 1965-06-05 | 1981-04-30 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
| DE1564749A1 (de) * | 1966-10-27 | 1970-01-08 | Semikron Gleichrichterbau | Halbleiteranordnung |
| US3560180A (en) * | 1968-05-15 | 1971-02-02 | Philco Ford Corp | Glass metal sealing technique |
| US3735211A (en) * | 1971-06-21 | 1973-05-22 | Fairchild Camera Instr Co | Semiconductor package containing a dual epoxy and metal seal between a cover and a substrate, and method for forming said seal |
| US3831067A (en) * | 1972-05-15 | 1974-08-20 | Int Rectifier Corp | Semiconductor device with pressure connection electrodes and with headers cemented to insulation ring |
| US3760237A (en) * | 1972-06-21 | 1973-09-18 | Gen Electric | Solid state lamp assembly having conical light director |
| CA1081411A (en) * | 1975-12-24 | 1980-07-15 | Philipp W.H. Schuessler | Method for hermetically sealing an electronic circuit package |
| US4249034A (en) * | 1978-11-27 | 1981-02-03 | General Electric Company | Semiconductor package having strengthening and sealing upper chamber |
| US4233620A (en) * | 1979-02-27 | 1980-11-11 | International Business Machines Corporation | Sealing of integrated circuit modules |
-
1979
- 1979-09-04 US US06/071,834 patent/US4349831A/en not_active Expired - Lifetime
-
1980
- 1980-09-02 JP JP12073580A patent/JPS5650542A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323988U (ja) * | 1986-07-29 | 1988-02-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650542A (en) | 1981-05-07 |
| US4349831A (en) | 1982-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646129A (en) | Hermetic power chip packages | |
| US4249034A (en) | Semiconductor package having strengthening and sealing upper chamber | |
| JPH11330283A (ja) | 半導体モジュール及び大型半導体モジュール | |
| US3325586A (en) | Circuit element totally encapsulated in glass | |
| US4025716A (en) | Dual in-line package with window frame | |
| US4131911A (en) | Hermetically sealed opto-electrical semiconductor device | |
| JPS6137784B2 (ja) | ||
| US3742599A (en) | Processes for the fabrication of protected semiconductor devices | |
| US3992717A (en) | Housing for a compression bonded encapsulation of a semiconductor device | |
| US4673961A (en) | Pressurized contact type double gate static induction thyristor | |
| US3328650A (en) | Compression bonded semiconductor device | |
| US3323022A (en) | Package for discrete and integrated circuit components | |
| US3450962A (en) | Pressure electrical contact assembly for a semiconductor device | |
| JPH05283757A (ja) | 光電変換素子 | |
| US5559373A (en) | Hermetically sealed surface mount diode package | |
| JP3830919B2 (ja) | 大型半導体モジュール | |
| JP2584785B2 (ja) | 熱電素子モジュ−ル | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS5892241A (ja) | 半導体装置用容器 | |
| JPH0724272B2 (ja) | 光透過用窓を有する半導体装置の製造方法 | |
| JPH0797611B2 (ja) | 半導体装置 | |
| JP2621722B2 (ja) | 半導体装置 | |
| JPS6259887B2 (ja) | ||
| JP2922719B2 (ja) | 半導体素子収納用パッケージ | |
| JPS5946051A (ja) | 絶縁型半導体装置 |