JPS6138403B2 - - Google Patents
Info
- Publication number
- JPS6138403B2 JPS6138403B2 JP53131231A JP13123178A JPS6138403B2 JP S6138403 B2 JPS6138403 B2 JP S6138403B2 JP 53131231 A JP53131231 A JP 53131231A JP 13123178 A JP13123178 A JP 13123178A JP S6138403 B2 JPS6138403 B2 JP S6138403B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- circuit
- terminal
- vehicle speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Measurement Of Distances Traversed On The Ground (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Navigation (AREA)
Description
【発明の詳細な説明】
本発明は自動車において、目的地に到着する予
想時刻を随時表示する到着時刻計に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an arrival time meter for an automobile that displays the expected time of arrival at a destination at any time.
従来、目的地に到着する時刻は、目的地までの
距離を標識によつて知ることで運転者が経験的に
求めていたが、何ら具体的手段はなかつた。 Conventionally, drivers have determined the time to arrive at their destination empirically by knowing the distance to the destination from signs, but there has been no concrete means.
本発明は上述の問題点に鑑みてなされたもの
で、運転者の運転操作を煩わすことなく、目的地
に到着する到着予定時刻を、一目で運転者に知ら
せることができる到着時刻を提供することを目的
とするものである。更に本発明は、到着予定時刻
を演算するに際して目的地までの運行途中の多数
のデータを記憶することなく、演算を行うことの
できる到着時刻計を提供することを目的とする。 The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide an arrival time that can inform a driver of the estimated arrival time at a destination at a glance without bothering the driver with driving operations. The purpose is to A further object of the present invention is to provide an arrival time meter that can calculate the estimated time of arrival without storing a large amount of data during the journey to the destination.
以下本発明を図に示す一実施例について説明す
る。まず本発明の全体概要構成を示す第1図にお
いて、10はスイツチを操作することにより、予
定走行距離に応じた2進化10進信号(以下BCD
信号という)を発生させる距離設定回路である。
20はスイツチを操作することにより予定車速に
応じたBCD信号を発生させる車速設定回路であ
る。30は押し釦スイツチを一定時間以上閉成す
ることにより設定信号を30aに発生する設定信
号発生回路である。40は時刻に応じたBCD信
号を発生させる時計回路である。50は前記時計
回路40から時刻に応じたBCD信号とまた前記
端子30aに発生する設定信号を受けて、設定信
号発生時点の時刻を記憶する出発時刻記憶回路で
ある。60は前記時計回路40から1Hzのパルス
信号を受けて設定信号発生地点からの時間を計数
する走行時間計数回路である。1は車両の車軸回
転数を検出する車速センサで、スピード・メー
タ・ケーブルに磁石を固定し、その周縁近接にリ
ードスイツチを配設して前記ケーブルの1回転当
り4パルスとなる走行距離信号を端子1aに発生
するものである。70は前記端子1aの走行距離
信号を受け、設定信号発生時点からの走行距離を
計数する走行距離計数回路である。80は前記距
離設定回路10、車速設定回路20、出発時刻記
憶回路50、走行時間計数回路60、走行距離計
数回路70からそれぞれ予定走行距離D、予定車
速V、出発時刻Ts、走行時間t、走行距離dの
信号を受け、(D−d)+V+Ts+tの式の演算
を行ない、その結果を出力する演算回路である。
90は10進法の7セグメント信号として出力され
た前記演算回路80の信号を何時何分という60進
数と12進数に変換し、表示する変換表示回路であ
る。そして、距離設定回路10および車速設定回
路20にで設定手段を構成し、設定信号発生回路
30、時計回路40、出発時刻記憶回路50、走
行時間計数回路60、走行距離計数回路70、演
算信号80にて演算処理手段を構成し、変換表示
回路90にて表示手段を構成している。 An embodiment of the present invention shown in the drawings will be described below. First, in FIG. 1 showing the general configuration of the present invention, reference numeral 10 indicates a binary coded decimal signal (hereinafter referred to as BCD) corresponding to the planned travel distance by operating a switch.
This is a distance setting circuit that generates a signal.
20 is a vehicle speed setting circuit that generates a BCD signal according to the scheduled vehicle speed by operating a switch. 30 is a setting signal generating circuit which generates a setting signal to 30a by closing the push button switch for a certain period of time or more. 40 is a clock circuit that generates a BCD signal according to the time. Reference numeral 50 denotes a departure time storage circuit which receives a BCD signal corresponding to the time from the clock circuit 40 and a setting signal generated at the terminal 30a, and stores the time at the time when the setting signal is generated. 60 is a running time counting circuit which receives a 1 Hz pulse signal from the clock circuit 40 and counts the time from the point where the set signal is generated. 1 is a vehicle speed sensor that detects the rotational speed of the axle of the vehicle. A magnet is fixed to a speedometer cable, and a reed switch is placed near the periphery of the magnet to generate a mileage signal of 4 pulses per revolution of the cable. This occurs at the terminal 1a. Reference numeral 70 denotes a mileage counting circuit which receives the mileage signal from the terminal 1a and counts the mileage from the time when the set signal is generated. Reference numeral 80 indicates a scheduled travel distance D, a scheduled vehicle speed V, a departure time Ts, a travel time t, and a travel time from the distance setting circuit 10, vehicle speed setting circuit 20, departure time storage circuit 50, traveling time counting circuit 60, and traveling distance counting circuit 70, respectively. This is an arithmetic circuit that receives a signal at a distance d, performs an arithmetic operation using the formula (D-d)+V+Ts+t, and outputs the result.
Reference numeral 90 is a conversion/display circuit that converts the signal of the arithmetic circuit 80, which is output as a 7-segment signal in decimal system, into sexagesimal and decimal numbers representing hours and minutes, and displays the converted signals. The distance setting circuit 10 and the vehicle speed setting circuit 20 constitute a setting means, including a setting signal generation circuit 30, a clock circuit 40, a departure time storage circuit 50, a running time counting circuit 60, a running distance counting circuit 70, and a calculation signal 80. The conversion display circuit 90 constitutes an arithmetic processing means, and the conversion display circuit 90 constitutes a display means.
ここで、本例では上記演算式に示されるように
任意の走行距離dにおける時刻を求めるのに、時
計回路40による時刻情報をそのまま用いず、わ
ざわざ出発時刻Tsと走行時間tとの加算により
求めているが、このことは演算回路80は通常2
進法で論理演算を行うため、時刻情報は用いる場
合には時分を2進数に変換して行う必要があり、
回路構成が雑雑になるのを防ぐためである。 Here, in this example, in order to obtain the time at an arbitrary traveling distance d as shown in the above calculation formula, the time information from the clock circuit 40 is not used as is, but the time is calculated by adding the departure time Ts and the traveling time t. However, this means that the arithmetic circuit 80 usually has 2
Logical operations are performed in base notation, so when using time information, it is necessary to convert hours and minutes into binary numbers.
This is to prevent the circuit configuration from becoming complicated.
次に、上記構成になる本発明装置の作動を説明
する。まず運転者が、自動車に乗つた時点におい
て、これから行く目的地までの距離を想定して、
スイツチ操作によりその距離を距離設定回路10
に設定し、さらに目的地までの平均的車速の1つ
である平均車速を想定して、スイツチ操作により
その平均車速を車速設定回路20に設定し、その
後設定信号発生回路30のスイツチを操作して、
出発時刻記憶回路50に時計回路40による現時
刻を記憶させると共に、走行時間計数回路60及
び走行距離計数回路70を初期状態にリセツト
し、全操作を終了する。そしてその直後、運転者
は自動車を走らせて目的地に向つて出発する。そ
して走行中、走行距離計数回路70は車速センサ
1からの車速パルスを計数して出発地点からの走
行距離を求める一方、走行時間計数回路60は時
計回路40からの単位時間信号を計数して出発時
刻からの経過時間を求め続け、演算信号80は各
回路10,20,50,60,70からの信号を
受けて、予定の平均車速で走行した場合の到着予
定時刻を演算して変換表示回路90により刻々表
示させることになる。従つて、運転者は変換表示
回路90によつて表示される到着予定時刻を認知
し、その予定時刻が希望する到着時刻に比べて遅
くなるときには車速を上げ、また希望する到着時
刻に比べて早過ぎるときには車速を下げ、交通状
況に応じて車速を適確に調整することができる。 Next, the operation of the apparatus of the present invention having the above structure will be explained. First, when a driver gets into a car, he estimates the distance to his destination.
Distance setting circuit 10 to set the distance by switch operation
Furthermore, assuming an average vehicle speed that is one of the average vehicle speeds to the destination, set the average vehicle speed in the vehicle speed setting circuit 20 by operating a switch, and then operating the switch of the setting signal generation circuit 30. hand,
The current time determined by the clock circuit 40 is stored in the departure time storage circuit 50, and the traveling time counting circuit 60 and the traveling distance counting circuit 70 are reset to their initial states, and the entire operation is completed. Immediately after that, the driver drives the car and leaves for the destination. While driving, the mileage counting circuit 70 counts the vehicle speed pulses from the vehicle speed sensor 1 to determine the mileage from the starting point, while the mileage counting circuit 60 counts the unit time signal from the clock circuit 40 and departs. Continuing to calculate the elapsed time from the time, the calculation signal 80 receives signals from each circuit 10, 20, 50, 60, and 70, calculates the estimated arrival time when the vehicle travels at the scheduled average speed, and converts and displays the circuit. 90, it is displayed every moment. Therefore, the driver recognizes the estimated arrival time displayed by the conversion display circuit 90, increases the vehicle speed when the estimated time is later than the desired arrival time, and increases the vehicle speed when the estimated arrival time is later than the desired arrival time. When the vehicle passes by, the vehicle speed can be lowered and the vehicle speed can be adjusted appropriately depending on the traffic situation.
次に第1図に示す各ブロツクの具体的回路につ
いて第2図乃至第10図を用いて説明する。まず
第2図は第1図の距離設定回路10の詳細を示す
電気結線図で、101,102,103は公知の
デジタルスイツチで、端子101a〜d、102
a〜d、103a〜dにKm単位の3桁のBCD信
号を出力する。また各抵抗はプルダウン用であ
る。 Next, specific circuits of each block shown in FIG. 1 will be explained using FIGS. 2 to 10. First, FIG. 2 is an electrical wiring diagram showing the details of the distance setting circuit 10 shown in FIG.
A 3-digit BCD signal in km is output to a to d and 103a to d. Also, each resistor is for pull-down.
第3図は第1図の車速設定回路20の詳細を示
す電気結線図で、201,202は公知のデジタ
ル・スイツチで、端子201a〜d、202a〜
dにKm/Hの8桁のBCD信号を出力する。 FIG. 3 is an electrical wiring diagram showing details of the vehicle speed setting circuit 20 shown in FIG.
An 8-digit BCD signal of Km/H is output to d.
第4図は第1図中、設定信号発生回路30の詳
細を示す電気結線図で、301は公知の押し釦ス
イツチ及びその入力回路で、出力端子301aに
は定常時“1”レベルで、押し釦スイツチ閉成時
に“0”レベルとなる信号が発生する。302は
公知のCR発振回路で、端子302aはスイツチ
を閉成操作して端子301aが“0”レベルのと
き発振し、“1”レベルの時は“1”レベルにな
つている。この発振周波数は約2KHzである。3
04は2進カウンタであり、前記の押し釦スイツ
チが閉成されるとこの2進カウンタ304のR端
子が“0”レベルとなり、また302d端子から
NORゲート303を介してクロツクがC端子に
入つて計数をはじめ、約2秒後Q13端子が“1”
レベルとなり、NORゲート303の出力は
“0”レベルとなつて計数を終了する。このQ13
端子の信号はD型フリツプフロツプ305のD端
に入り、端子30Aに入る1Hz信号に同期して端
子30aが“1”レベルとなる。そして押し釦ス
イツチを開放すると、端子30aは1Hz信号に同
期して“0”レベルに戻る。 FIG. 4 is an electrical wiring diagram showing details of the setting signal generation circuit 30 in FIG. When the button switch is closed, a signal that goes to the "0" level is generated. Reference numeral 302 designates a known CR oscillation circuit, whose terminal 302a oscillates when the switch is closed and the terminal 301a is at the "0" level, and when it is at the "1" level, it becomes the "1" level. This oscillation frequency is approximately 2KHz. 3
04 is a binary counter, and when the push button switch is closed, the R terminal of this binary counter 304 becomes "0" level, and the signal from the terminal 302d
The clock enters the C terminal through the NOR gate 303 and starts counting, and after about 2 seconds the Q13 terminal becomes “1”.
The output of the NOR gate 303 becomes the "0" level and the counting ends. This Q 13
The signal at the terminal enters the D terminal of the D-type flip-flop 305, and the terminal 30a goes to the "1" level in synchronization with the 1 Hz signal that enters the terminal 30A. When the push button switch is released, the terminal 30a returns to the "0" level in synchronization with the 1Hz signal.
第5図は第1図の時計回路40の詳細を示す電
気結線図で、401は2097152Hzの固有周波数を
もつ水晶振動子、コンデンサ、抵抗、発振分周回
路で構成される1Hz信号発生回路であり、端子4
0aに1Hz信号を発生する。402は10進計数回
路、NANDゲート、NOTゲートによつて構成さ
れ60進計数を行なう秒計数回路であり、端子40
2aには1分おきに1パルスの分信号が発生す
る。403は前記秒計数回路402と同じ構成の
分計数回路で、端子40M1a〜40M1d、4
0M10a〜40M10cには分の単位の計数信
号が、端子403aには1時間おきに1パルスの
時間信号が発生する。404は10進計数回路、
NANDゲートによつて構成され12進計数を行なう
時計数回路で、端子40H1a〜1d、40H1
0aには時の単位の計数信号が発生する。405
は、公知のスイツチ回路、NOTゲート、アン
ド・オア・セレクト・ゲートによつて構成される
分調整回路で、端子405aには定常時に1分お
きに1パルスの信号を発生させて正規の計数を行
ない、調整時に1Hz信号を発生して分の調整を行
なう。また端子405bには定常時“0”レベ
ル、調整時“1”レベルの信号を発生させて、分
調整終了まで秒計数回路をリセツトし、分調整終
了と共に秒の計数をスタートさせてやる。406
も前記分計数回路405と同じ構成の時調整回路
で、端子406aには定常時に1時間おきに1パ
ルスの信号を発生させ、正規の時計計数を行なわ
せ、調整時に1Hz信号を発生して時刻調整を行な
う。 FIG. 5 is an electrical wiring diagram showing details of the clock circuit 40 shown in FIG. 1, and 401 is a 1Hz signal generation circuit consisting of a crystal resonator with a natural frequency of 2097152Hz, a capacitor, a resistor, and an oscillation frequency divider circuit. , terminal 4
Generates a 1Hz signal at 0a. 402 is a second counting circuit that performs sexagesimal counting, which is composed of a decimal counting circuit, a NAND gate, and a NOT gate;
2a, a signal of one pulse is generated every minute. 403 is a minute counting circuit having the same configuration as the second counting circuit 402, and terminals 40M1a to 40M1d, 4
A count signal in minutes is generated at 0M10a to 40M10c, and a time signal of one pulse every hour is generated at the terminal 403a. 404 is a decimal counting circuit,
A clock counting circuit configured with NAND gates and performing decimal counting, with terminals 40H1a to 1d, 40H1
A count signal in units of hours is generated at 0a. 405
is a minute adjustment circuit composed of a known switch circuit, a NOT gate, and an AND-OR select gate, and generates a signal of one pulse every minute at terminal 405a during normal operation to perform normal counting. During adjustment, a 1Hz signal is generated to perform minute adjustments. In addition, a signal of "0" level during normal operation and "1" level during adjustment is generated at the terminal 405b, and the second counting circuit is reset until the minute adjustment is completed, and counting of seconds is started at the end of the minute adjustment. 406
is a time adjustment circuit having the same configuration as the minute counting circuit 405, which generates a one-pulse signal every hour at the terminal 406a during normal operation to perform regular clock counting, and generates a 1Hz signal during adjustment to determine the time. Make adjustments.
第6図は第1図の出発時刻記憶回路50の詳細
を示す電気結線図で、501はD型フリツプ・フ
ロツプと、パライン・パラアウト・シフトレジス
タ(例えばRCA社製ICCD4035)で構成された時
刻記憶回路で、入力端子50M1A〜1D、50
M10A〜10C、50H1A〜1D、50H1
0Aは前記時計回路40の出力端子40M1a〜
1d、40M10a〜10c、40H1a〜1
d、40H10aにそれぞれ結線され、また端子
50Aは前記設定信号発生回路30の出力端子3
0aに接続され、押し釦スイツチの開成による設
定信号発生時の時刻を記憶する。そして50LM
1a〜1d、50LM10a〜10d、50LH1
a〜1d、50LH10aに出力される。502
は時刻記憶回路501で記憶されれた値が何時何
分という60進の値であるのでこれを10進演算でき
るように時間の値を分の単位に換算するための変
換回路で、プリセツト付10進逆計数回路5021
(例えばRCA社製ICCD40102)に時間の値をプリ
セツトし、1/6分周回路5022を介して16KHz
CR発振回路5023の発振パルス数を逆計数
し、逆計数回路5021のCO端子が“0”レベ
ルになつたところで計数を止めると、出力端子5
02aには逆計数回路5021にプリセツトされ
た時間の値に相当する数の10分単位のパルスが発
生する。5024、5025、5026はそれぞ
れ制御用のANDゲート、NORゲート、NANゲー
トである。また端子50aは前記変換回路502
の変換動作中“0”で変換終了後“1”となる信
号が発生する。503は10進計数回路(RCA社
CD4518)で構成される変換パルス計数回路で、
変換回路502に発生する10分単位のパルスを計
数して出力端子50LHM10a〜10d、50
LHM100a〜100d、50LHM1000a
〜1000dに出力する。端子50bは16KHz基
準発振信号を発生する。 FIG. 6 is an electrical wiring diagram showing the details of the departure time storage circuit 50 shown in FIG. In the circuit, input terminals 50M1A to 1D, 50
M10A~10C, 50H1A~1D, 50H1
0A is the output terminal 40M1a of the clock circuit 40.
1d, 40M10a-10c, 40H1a-1
d and 40H10a, and the terminal 50A is connected to the output terminal 3 of the setting signal generation circuit 30.
0a, and stores the time when the setting signal is generated by opening the push button switch. And 50LM
1a~1d, 50LM10a~10d, 50LH1
output to a to 1d, 50LH10a. 502
Since the value stored in the time memory circuit 501 is a sexagesimal value of hour and minute, it is a conversion circuit for converting the time value into minutes so that it can be calculated in decimal. Advance/reverse counting circuit 5021
(For example, ICCD40102 made by RCA) to preset the time value, and transmit it to 16KHz via the 1/6 frequency divider circuit 5022.
When the number of oscillation pulses of the CR oscillation circuit 5023 is inversely counted and the counting is stopped when the CO terminal of the inverse counting circuit 5021 reaches the "0" level, the output terminal 5
02a, a number of pulses in units of 10 minutes corresponding to the time value preset in the inverse counting circuit 5021 are generated. 5024, 5025, and 5026 are an AND gate, a NOR gate, and a NAN gate for control, respectively. Further, the terminal 50a is connected to the conversion circuit 502.
A signal is generated which is "0" during the conversion operation and becomes "1" after the conversion is completed. 503 is a decimal counting circuit (RCA company)
CD4518) conversion pulse counting circuit,
The pulses generated in the conversion circuit 502 in units of 10 minutes are counted and output to the output terminals 50LHM10a to 10d, 50.
LHM100a~100d, 50LHM1000a
Output to ~1000d. Terminal 50b generates a 16KHz reference oscillation signal.
第7図は第1図の走行時間計数回路60の詳細
を示す電気結線図で、601は1/60分周回路(例
えばRCA社製ICCD40103)で、前記時計回路4
0の出力端子40aからの1Hz信号を端子60A
を介して入力し、CO端子には1分/パルス信号
を発生する。602は10進計数回路で構成される
計数回路で、前記CO端子に発生する1分/パル
ス信号を入力して走行時間を計数し、計数値を端
子60a〜60gに出力する端子60Bは前記設
定信号発生回路30の出力端子30aに接続さ
れ、押し釦スイツチの閉成による設定信号発生時
に前記601,602をリセツトする。603は
位相反転用のNOTゲートである。また、端子6
0aには定常時“1”レベルで1分間隔で“0”
レベルとなる負パルスが発生する。 FIG. 7 is an electrical wiring diagram showing details of the running time counting circuit 60 shown in FIG.
0 output terminal 40a to terminal 60A.
A 1 minute/pulse signal is generated at the CO terminal. 602 is a counting circuit composed of a decimal counting circuit, which inputs the 1 minute/pulse signal generated at the CO terminal to count the traveling time, and outputs the counted value to the terminals 60a to 60g. It is connected to the output terminal 30a of the signal generating circuit 30, and resets the above-mentioned 601 and 602 when a setting signal is generated by closing the push button switch. 603 is a NOT gate for phase inversion. Also, terminal 6
0a is at “1” level during steady state and “0” at 1 minute intervals.
A negative pulse is generated that becomes the level.
第8図は第1図の走行距離計数回路70の詳細
を示す電気結線図で、701は前記車速センサ1
からの走行距離信号を端子70Aから入力して波
形整形を行なう入力回路である。702は走行距
離信号を分周して0.1Km/パルス信号を発生する
分周回路(例えばRCA社製ICCD40103)、703
はNOTゲートである。704は10進計数回路で
構成されて前記0.1Km/パルス信号を計数する計
数回路で、端子70a〜70gに計数値を出力す
る。端子70Bは前記設定信号発生回路30の出
力端子30aに接続され、押し釦スイツチの閉成
による設定信号発生時に前記計数回路704をリ
セツトする。705は位相反転用のNOTゲート
である。 FIG. 8 is an electrical wiring diagram showing details of the mileage counting circuit 70 shown in FIG.
This is an input circuit that inputs the mileage signal from the terminal 70A from the terminal 70A and performs waveform shaping. 702 is a frequency dividing circuit (for example, ICCD40103 manufactured by RCA) that divides the frequency of the mileage signal and generates a 0.1 km/pulse signal; 703
is a NOT gate. Reference numeral 704 designates a decimal counting circuit that counts the 0.1 Km/pulse signal, and outputs the counted value to terminals 70a to 70g. The terminal 70B is connected to the output terminal 30a of the setting signal generating circuit 30, and resets the counting circuit 704 when the setting signal is generated by closing the push button switch. 705 is a NOT gate for phase inversion.
第9図は第1図の演算信号80の詳細を示す電
気結線図で、801は設定距離信号101a〜
d、102a〜d、103a〜d、設定車速信号
201a〜d、202a〜d、出発時刻信号50
LM1a〜1d、50LM10a〜10d、50
LHM10a〜10d、50LHM100a〜10
0d、50LHM1000a〜1000d、走行
時間信号60a〜60g、走行距離信号70a〜
70gをパラレルで入力し、演算記号を加えて、
シリアルに出力するシフト・レジスタ(例えば
RCA社製ICCD4021)である。シリアル出力は、
数値がBCD信号で、演算記号(+)が2進数の
10、(−)が11、(・)ドツトが12、(×)が13、
(÷)が14、(=)が15とする。802は前記シフ
ト・レジスタ801のパラレル入力、シリアル出
力のモードを制御する制御回路で、NANDゲート
と10進計数回路で構成される。また端子80Aは
第7図の端子60aと接続され、80Bは第6図
の端子50aと接続されて、設定動作完了後の1
分間隔で演算を行なわせる演算スタート信号が入
力され、端子80kに演算スタート信号を発生す
る。803は前記シフトレジスタ801のシリア
ル出力を送り出すシフト・クロツク信号形成回路
で、公知のCR発振回路と2進分周回路で構成さ
れ端子803a、及び端子80jに2Hzの基準発
振信号を発生する。804はNANDゲートで、制
御回路802の制御信号とシフト・クロツク信号
形成回路803のパルス信号により、シリアル出
力モードの時にクロツクを発生させる。805は
4ビツトのBCD信号を16ビツトのパラレル信号
に変換するデコーダ(例えばRCA社製
ICCD4514)で公知の卓上電子計算機におけるキ
ー・ボードを押す動作と等価な信号を発生させ
る。806はアナログ・スイツチ(例えばRCA
社製ICCD4066)で、卓上電子計算機のキー・ボ
ードの代用をするものである。807は公知の
LED表示式の卓上電子計算機を主要構成する演
算ブロツクであり、前記アナログ・スイツチ80
6のON,OFF動作によりデータが入力され演算
終了後、その演算結果を7セグメントの8桁スキ
ヤン信号で出力するものである。端子80a〜8
0g、80dtはセグメント及び小数点の信号、8
0D0〜TVD9はスキヤン用のデジツト信号であ
る。また端子80kには卓上電子計算機で形成す
る基準発振信号が発生し、端子80iには演算信
号のイコール(=)が入力された時“1”レベル
となる信号が発生する。 FIG. 9 is an electrical wiring diagram showing details of the calculation signal 80 in FIG. 1, and 801 is a set distance signal 101a to
d, 102a-d, 103a-d, set vehicle speed signals 201a-d, 202a-d, departure time signal 50
LM1a~1d, 50LM10a~10d, 50
LHM10a~10d, 50LHM100a~10
0d, 50LHM1000a~1000d, Travel time signal 60a~60g, Mileage signal 70a~
Input 70g in parallel, add the operation symbol,
A shift register that outputs serially (e.g.
ICCD4021 manufactured by RCA. The serial output is
The numerical value is a BCD signal, and the operation symbol (+) is a binary number.
10, (-) is 11, (・) dot is 12, (×) is 13,
Assume that (÷) is 14 and (=) is 15. A control circuit 802 controls the parallel input and serial output modes of the shift register 801, and is composed of a NAND gate and a decimal counting circuit. Further, the terminal 80A is connected to the terminal 60a in FIG. 7, and the terminal 80B is connected to the terminal 50a in FIG. 6.
A computation start signal for performing computation at minute intervals is input, and the computation start signal is generated at terminal 80k. A shift clock signal forming circuit 803 sends out the serial output of the shift register 801, and is composed of a known CR oscillation circuit and a binary frequency dividing circuit, and generates a 2 Hz reference oscillation signal at a terminal 803a and a terminal 80j. Reference numeral 804 denotes a NAND gate, which generates a clock in the serial output mode using a control signal from a control circuit 802 and a pulse signal from a shift clock signal forming circuit 803. 805 is a decoder that converts a 4-bit BCD signal to a 16-bit parallel signal (for example, RCA).
ICCD4514) generates a signal equivalent to pressing the keyboard on a known desktop electronic computer. 806 is an analog switch (e.g. RCA
ICCD4066) manufactured by the company, and is used as a keyboard substitute for desktop electronic computers. 807 is a known
This is a calculation block that mainly constitutes an LED display type desktop electronic computer, and the analog switch 80
Data is input through the ON/OFF operation of 6, and after the calculation is completed, the calculation result is output as a 7-segment, 8-digit scan signal. Terminals 80a-8
0g, 80dt are segment and decimal point signals, 8
0D 0 to TVD 9 are digital signals for scanning. Further, a reference oscillation signal generated by a desktop electronic computer is generated at the terminal 80k, and a signal that becomes "1" level when the calculation signal equal (=) is input is generated at the terminal 80i.
第10図は第1図中の変換表示回路90の詳細
を示す電気結線図で、端子90Iは第9図の端子
80iと接続され、演算記号(=)の信号が発生
すると、“1”レベルとなり定常は“0”レベル
の信号を入力する。端子90DTは第9図の端子
80dtと接続され小数点のスキヤン信号が入力さ
れる。また端子90Jには第9図端子80kの演
算ブロツク807の基準クロツク信号が入力され
る。901はD型フリツプ・フロツプと10進計数
回路で構成され、端子90Iから(=)が入り、
次に端子90DTから小数点のスキヤン信号が入
力されると、D型フリツプ・フロツプの端子が
“0”レベルになり、10進計数回路の計数動作を
開始して端子901aに正のパルスを1パルス発
生する。つまり901は演算ブロツク807の演
算結果が第9図80a〜80gに出力された時に
端子901aに正のパルス信号を発生する。演算
完了信号発生回路である。902は演算ブロツク
807のスキヤン出力をラツチするためのラツチ
信号発生回路で、端子901aの正のパルスは小
数点信号の発生する時点を基準として発生するか
ら、この正のパルスの発生する時点からの時間を
計数することにより、各々の桁のラツチパルスを
発生させることができる。 FIG. 10 is an electrical wiring diagram showing details of the conversion display circuit 90 in FIG. 1. The terminal 90I is connected to the terminal 80i in FIG. Therefore, in steady state, a "0" level signal is input. Terminal 90DT is connected to terminal 80dt in FIG. 9, and a decimal point scan signal is input thereto. Further, the reference clock signal of the calculation block 807 of the terminal 80k in FIG. 9 is input to the terminal 90J. 901 consists of a D-type flip-flop and a decimal counting circuit, and (=) is input from terminal 90I.
Next, when a scan signal of the decimal point is input from the terminal 90DT, the terminal of the D-type flip-flop goes to "0" level, the decimal counting circuit starts counting operation, and one positive pulse is sent to the terminal 901a. Occur. That is, 901 generates a positive pulse signal at terminal 901a when the calculation result of calculation block 807 is outputted to 80a to 80g in FIG. This is an operation completion signal generation circuit. Reference numeral 902 denotes a latch signal generation circuit for latching the scan output of the calculation block 807. Since the positive pulse at the terminal 901a is generated based on the point in time when the decimal point signal is generated, the time from the point in time when this positive pulse is generated is By counting , latch pulses for each digit can be generated.
構成としては10進計数回路とNANDゲートと
NOTゲートで行なつていて、端子902aが1
の桁、902bが10の桁、902cが100の桁、
902dが1000の桁のラツチ信号を発生する。ま
た端子902eは902a〜902dがすべて発
生した後に発生するラツチ完了信号である。90
3は演算ブロツク807の7セグメント信号を
BCD信号に変換する表示信号変換回路で、NAND
ゲート、NORゲート、NOTゲート、ANDゲート
で構成される。ここで端子90Lは第8図の端子
80D9に接続され、ラツチ信号発生回路902
のラツチ信号が発生してから、8桁のスキヤン信
号の8桁目の信号まで発生した後はBCD出力を
“0”にして、例えば整数値が3桁の時は4桁目
を“0”とするというように、データの入力され
ない桁を“0”とする。904は演算結果及び分
単位の10進信号をラツチし、ラツチ完了後何時何
分という時刻表示に変換する記憶変換回路で、ラ
ツチ付UP−DOWNカウンタ(例えば東芝社製
ICTC4510)、デジタルコンパレータ(例えば
RCA社製ICCD4063)、1/60分周回路、10進計数
回路、NANDゲート、NORゲート、NOTゲート
で構成される。端子90kは第6図の端子50b
と接続され、16KHzの基準発振信号を入力とす
る。また端子90Mは第9図の端子80kに接続
され、演算開始信号が入力される。905は時刻
表示のBCD信号を再び7セグメント信号に変換
する信号変換回路で、BCD−7セグメント変換
回路(例えば東芝社製ICTC5022)で構成され
る。906は発光ダイオード数字表示器及び赤色
発光ダイオード、抵抗で構成された時刻表示器で
ある。 The configuration consists of a decimal counting circuit and a NAND gate.
This is done with a NOT gate, and the terminal 902a is 1.
digit, 902b is the 10s digit, 902c is the 100s digit,
902d generates a 1000 digit latch signal. Terminal 902e is a latch completion signal that is generated after all of 902a-902d have occurred. 90
3 is the 7 segment signal of the calculation block 807.
Display signal conversion circuit that converts to BCD signal, NAND
It consists of a gate, a NOR gate, a NOT gate, and an AND gate. Here, the terminal 90L is connected to the terminal 80D 9 in FIG. 8, and the latch signal generating circuit 902
After the latch signal is generated and the 8th digit of the 8-digit scan signal is generated, the BCD output is set to "0". For example, if the integer value is 3 digits, the 4th digit is set to "0". The digits for which no data is input are set to "0". 904 is a memory conversion circuit that latches the calculation result and a decimal signal in minutes, and converts it into a time display of hours and minutes after the latching is completed.
ICTC4510), digital comparators (e.g.
Consists of RCA ICCD4063), 1/60 frequency dividing circuit, decimal counting circuit, NAND gate, NOR gate, and NOT gate. The terminal 90k is the terminal 50b in FIG.
It is connected to the 16KHz reference oscillation signal as input. Further, the terminal 90M is connected to the terminal 80k in FIG. 9, and a calculation start signal is input thereto. Reference numeral 905 denotes a signal conversion circuit that converts the BCD signal for time display back into a 7-segment signal, and is composed of a BCD-7 segment conversion circuit (for example, ICTC5022 manufactured by Toshiba Corporation). 906 is a time display composed of a light emitting diode numeric display, a red light emitting diode, and a resistor.
なお、上記実施例では、到着時刻を求める演算
として、公知の卓上電子計算機の演算機能を用い
たが、マイクロコンピユータ等の演算機能を有す
るものならなんでも良い。 In the above embodiment, the arithmetic function of a known desk top electronic computer was used for the calculation to determine the arrival time, but any computer having the arithmetic function, such as a microcomputer, may be used.
また、表示素子として発光ダイオード数字表示
器を用いたが、これは螢光表示管の数字表示器
や、ランプのの数字表示器でもよい。 Further, although a light emitting diode numeric display is used as a display element, it may be a numeric display of a fluorescent display tube or a numeric display of a lamp.
また、上記実施例では目的地までの残存距離を
求め、この残存距離を予め設定した平均車速で除
算して所要時間を求めているが、出発地点から現
走行時点までの平均車速を求め、この平均車速で
もつて残存距離との除算を行うようにすれば、重
滞中の交通状況を考慮したより実情に合つた到着
予定時刻が得られるようになる。 In addition, in the above embodiment, the remaining distance to the destination is calculated and the required time is calculated by dividing this remaining distance by a preset average vehicle speed. By dividing the remaining distance by the average vehicle speed, it becomes possible to obtain an estimated time of arrival that is more appropriate to the actual situation and takes into account heavy traffic conditions.
以上述べたように本発明においては、出発地か
ら目的地までの予定走行距離Dに対して、現地点
までの走行距離dを減算して残り距離(D−d)
を求め、この残り距離(D−d)を平均的車速V
で除算して目的地までの残り時間を演算するとと
もに、現地点での時刻Tに前記残り時間を加算し
て目的地へ到着する到着予定時刻を何時何分とい
う60進数と12進数で表示するものである。したが
つて本発明は、目的地へ到着すると予想される時
刻をそのまま表示するため、運転者は運転操作し
ながら到着予定時刻を計算するという煩雑さを全
く感じることなく、一目で正確な到着予定時刻を
知ることができる。また本発明では、計算にとも
なつて運転操作または注意力が散漫となるという
問題がなくなるので、安全運転に寄与することが
できるという優れた効果を有する。更に本発明
は、平均的車速Vで残り距離(D−d)を除算し
て目的地までの残り時間を演算するとともに、現
地点での時刻Tに前記残り時間を加算して到着予
定時刻を演算するため目的地までの運行途中の多
数のデータを記憶することなく簡便に演算ができ
るという効果を有する。 As described above, in the present invention, the remaining distance (D-d) is obtained by subtracting the traveling distance d to the current point from the scheduled traveling distance D from the departure point to the destination.
and calculate this remaining distance (D-d) as the average vehicle speed V
The remaining time to the destination is calculated by dividing by , and the remaining time is added to the time T at the local point to display the estimated time of arrival at the destination in sexagesimal and decimal numbers in hours and minutes. It is something. Therefore, since the present invention displays the estimated time of arrival at the destination as is, the driver does not have to worry about calculating the estimated arrival time while driving, and can accurately calculate the estimated arrival time at a glance. You can know the time. Furthermore, the present invention has the excellent effect of contributing to safe driving since the problem of distracted driving operations or attention caused by calculations is eliminated. Furthermore, the present invention calculates the remaining time to the destination by dividing the remaining distance (D-d) by the average vehicle speed V, and calculates the estimated arrival time by adding the remaining time to the time T at the current point. This has the effect that calculations can be easily performed without storing a large amount of data during the journey to the destination.
第1図は本発明になる到着時刻計の一実施例の
全体構成を示すブロツク図、第2図乃至第10図
は第1図図示の各ブロツクの具体的構成を示す電
気結線図である。
1…車速センサ、10…距離設定回路、20…
車速設定回路、30…設定信号発生回路、40…
時計回路、50…出発時刻記憶回路、60…走行
時間計数回路、70…走行距離計数回路、80…
演算信号、90…変換表示回路。
FIG. 1 is a block diagram showing the overall structure of one embodiment of the arrival time meter according to the present invention, and FIGS. 2 to 10 are electrical wiring diagrams showing the specific structure of each block shown in FIG. 1...Vehicle speed sensor, 10...Distance setting circuit, 20...
Vehicle speed setting circuit, 30... Setting signal generation circuit, 40...
Clock circuit, 50... Departure time memory circuit, 60... Running time counting circuit, 70... Running distance counting circuit, 80...
Arithmetic signal, 90...conversion display circuit.
Claims (1)
定する設定手段と、 出発地から現地点までの実際走行距離dを計測
する計測手段と、 平均的車速Vを得る車速形成手段と、 現時点での時刻T信号を形成する時刻信号形成
手段と、 前記予定走行距離Dから前記実際走行距離dを
減算して目的地までの残りの距離D−dを演算す
る第1演算手段と、 この残り距離D−dを平均的車速Vで除算して
残りの時間〔(D−d)/V〕を演算する第2演
算手段と、 現時点での時刻Tに前記残り時間〔(D−
d)/V〕を加算し、時刻データ〔(D−d)/
V+T〕を演算する第3演算手段と、 前記時刻データを何時何分という12進数と60進
数に変換して目的地へ到着する到着予定時刻を得
る変換手段と、 前記変換手段によつて変換された到着予定時刻
を表示する表示手段と、 を設けたことを特徴とする到着時刻計。[Scope of Claims] 1. Setting means for setting the scheduled travel distance D from the departure point to the destination, Measuring means for measuring the actual travel distance d from the departure point to the current point, and Vehicle speed for obtaining the average vehicle speed V. a time signal forming means for forming a current time T signal; and a first operation for subtracting the actual traveling distance d from the planned traveling distance D to calculate the remaining distance D-d to the destination. means for calculating the remaining time [(D-d)/V] by dividing the remaining distance D-d by the average vehicle speed V; D-
d)/V] and time data [(D-d)/
V + T]; a conversion means for converting the time data into decimal and sexagesimal numbers of hours and minutes to obtain an estimated time of arrival at the destination; An arrival time meter characterized by comprising: a display means for displaying an estimated arrival time; and an arrival time meter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13123178A JPS5558409A (en) | 1978-10-25 | 1978-10-25 | Arrival time meter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13123178A JPS5558409A (en) | 1978-10-25 | 1978-10-25 | Arrival time meter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558409A JPS5558409A (en) | 1980-05-01 |
| JPS6138403B2 true JPS6138403B2 (en) | 1986-08-29 |
Family
ID=15053076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13123178A Granted JPS5558409A (en) | 1978-10-25 | 1978-10-25 | Arrival time meter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5558409A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5761912A (en) * | 1980-09-30 | 1982-04-14 | Jeco Co Ltd | Rally meter |
| JPS57101915U (en) * | 1980-12-13 | 1982-06-23 | ||
| JPS58206915A (en) * | 1982-05-27 | 1983-12-02 | Hino Motors Ltd | Operating state display of vehicle |
| JP2582068B2 (en) * | 1987-04-14 | 1997-02-19 | シチズン時計株式会社 | Multifunction electronic clock |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119269A (en) * | 1978-03-08 | 1979-09-17 | Nissan Motor | Expected operation time meter |
-
1978
- 1978-10-25 JP JP13123178A patent/JPS5558409A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5558409A (en) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114018B1 (en) | Display unit for trip computer | |
| US5379281A (en) | Analog timepiece including means for signalling a change of mode | |
| US4022014A (en) | Combination wristwatch/chronograph/wrist calculator/measuring device | |
| US4223297A (en) | Speed alarm system for a motor vehicle | |
| US4053749A (en) | Distance meter for vehicle capable of displaying travelling distance to destination | |
| US4045951A (en) | Digital electronic timepiece | |
| JPS6138403B2 (en) | ||
| US3970827A (en) | Electronic taxi fare meter | |
| JP3142719B2 (en) | Analog electronic clock | |
| JP3150852B2 (en) | Electronic clock | |
| US4253172A (en) | Electronic timepiece or analog type | |
| US4390948A (en) | Navigation instrument | |
| US4250402A (en) | Electronic trip meter for a motor vehicle | |
| JP2542939B2 (en) | Analog electronic clock with stopwatch | |
| US4277674A (en) | Tape running direction indicator | |
| JPH0359396B2 (en) | ||
| US4188529A (en) | Electronic CB twenty meter | |
| JPS584318B2 (en) | Digital Tartokeisouchi | |
| JPS5941538B2 (en) | Speed display control method | |
| JPS62299785A (en) | Hand type multifunctional electronic timepiece | |
| JPH0426693B2 (en) | ||
| JPS6134603B2 (en) | ||
| JPS5814182A (en) | Return circuit indicator for vehicle | |
| JPH03114930A (en) | Electronic distance recorder | |
| SU752451A1 (en) | Device for quality control of a object |