Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6138513B2 - - Google Patents
[go: Go Back, main page]

JPS6138513B2 - - Google Patents

Info

Publication number
JPS6138513B2
JPS6138513B2 JP56137928A JP13792881A JPS6138513B2 JP S6138513 B2 JPS6138513 B2 JP S6138513B2 JP 56137928 A JP56137928 A JP 56137928A JP 13792881 A JP13792881 A JP 13792881A JP S6138513 B2 JPS6138513 B2 JP S6138513B2
Authority
JP
Japan
Prior art keywords
memory
slave
machine
data
payment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56137928A
Other languages
Japanese (ja)
Other versions
JPS5839336A (en
Inventor
Masayuki Sumimoto
Soichi Oonishi
Fusahiro Shiono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56137928A priority Critical patent/JPS5839336A/en
Publication of JPS5839336A publication Critical patent/JPS5839336A/en
Publication of JPS6138513B2 publication Critical patent/JPS6138513B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】 本発明は子機に記憶されている登録処理された
売上げデータ等の情報を親機に収集するように成
したインラインシステムの改良に関し、特に電子
式キヤツシユレジスタ(以下単にECRと称す)
をインライン接続したシステムの改良に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement of an inline system in which information such as registered sales data stored in a slave unit is collected in a master unit, and particularly relates to an electronic cash register (hereinafter referred to as (simply referred to as ECR)
This is related to the improvement of a system that connects inline.

従来のECRでは、各取引登録等で発生したデ
ータを記憶したメモリの記憶情報は、そのECR
の精算動作が行なわれることにより、クリアされ
る構成になつている。
In conventional ECR, the information stored in the memory that stores data generated in each transaction registration, etc. is stored in the ECR.
The configuration is such that it is cleared when the payment operation is performed.

一方最近、ある程度規模の大きな店舗におい
て、複数のECRを互に電気的に連結し、その中
の一つのECRあるいは別に設けた中央処理機
(親機)が各ECR(子機)とデータ授受を行ない
得るようにシステムを構成し、子機に登録記憶さ
れている情報を親機において収集し、店舗全体の
販売状況を迅速に把握し得るようにしたインライ
ンシステムが開発され、実用化されている。
On the other hand, recently, in some large stores, multiple ECRs are electrically connected to each other, and one of the ECRs or a separate central processing machine (master machine) exchanges data with each ECR (slave machine). An in-line system has been developed and put into practical use that allows the system to be configured in such a way that the information registered and stored in the child device can be collected on the parent device, and the sales status of the entire store can be quickly grasped. .

このようなインラインシステムにおいて、親機
によつて各ECR子機の登録データを収集する前
に各々のECR子機単独で精算動作が行なわれ
て、各々のECR子機の記憶データが精算動作の
ためクリアされてしまえば、以後のシステムとし
てのデータ収集が出来なくなる問題があつた。
In such an inline system, each ECR slave unit performs the payment operation independently before the master unit collects the registration data of each ECR slave unit, and the stored data of each ECR slave unit is used for the payment operation. Therefore, there was a problem that once the data was cleared, the system would no longer be able to collect data.

本発明は上記の点に鑑みて成されたものであ
り、親機からの精算指令あるいは子機自身での精
算操作を行なつても子機はメモリクリアされずマ
シンロツク状態となり、子機のメモリクリア及び
マシンロツク状態の解除を親機からのメモリクリ
ア指令により行なうことが可能なインラインシス
テムにおける子機のメモリクリア処理方式を提供
することを目的とし、この目的を達成するため、
本発明は子機に記憶されている登録処理された売
上データ等の情報を親機に収集するように成した
インラインシステムにおいて、親機側にメモリク
リア指令手段を設け、親機からの精算指令あるい
は子機自身の精算操作による精算動作を行なつた
子機のメモリクリアを親機に設けられたメモリク
リア指令手段により実行するように成されてい
る。
The present invention has been made in view of the above points, and even if a payment instruction is issued from the parent device or a payment operation is performed on the child device itself, the memory of the child device is not cleared and the machine becomes locked, causing the memory of the child device to become locked. The purpose of the present invention is to provide a memory clear processing method for a slave device in an inline system in which clearing and releasing the machine lock state can be performed by a memory clear command from the parent device, and in order to achieve this purpose,
The present invention provides an in-line system configured to collect information such as sales data that has been registered and processed stored in a slave unit into a base unit. Alternatively, memory clearing of the slave device that has performed the payment operation by the slave device itself is executed by memory clear command means provided in the parent device.

以下、図面を参照して本発明の実施例を詳細に
説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明を適用したインラインシステム
の構成を示すブロツク図である。
FIG. 1 is a block diagram showing the configuration of an inline system to which the present invention is applied.

第1図に於て、MはECR親機、S1,S2…
…はECR子機であり、該親機Mと子機S1,S
2……は伝送ラインLを介してインライン接続さ
れている。
In Fig. 1, M is the ECR main unit, S1, S2...
... is an ECR slave machine, and the base machine M and slave machines S1, S
2... are connected in-line via the transmission line L.

親機Mにおいて、1は単価、数量等を入力する
数値情報入力手段、2は該数値情報入力手段1の
キーエンコーダ、3は部門キー、小計キー等のフ
アンクシヨン情報入力手段であり、精算指令キー
A、集計指令キーB、メモリクリア指令キーCを
含んでいる。4は上記フアンクシヨン情報入力手
段3に接続されたキー判別手段、5は中央演算処
理装置(CPU)、6は該CPU5の伝送用プログラ
ムを含む制御動作プログラムを記憶しているメモ
リであり、このメモリ6はリードオンリメモリ
(ROM)により構成されている。また7は登録デ
ータ、子機からの収集データ等を記憶するデータ
記憶メモリである。このメモリ7はランダムアク
セスメモリ(RAM)により構成されており、ア
ドレスカウンタ8によつてアドレス指定され、入
出力制御手段9を介してCPU5との間で情報の
送受が行なわれる。また10は表示手段、11は
印字手段である。
In the main unit M, 1 is a numerical information input means for inputting unit price, quantity, etc., 2 is a key encoder of the numerical information input means 1, 3 is a function information input means such as a department key, a subtotal key, etc., and a settlement command key. A, a tally command key B, and a memory clear command key C. 4 is a key discrimination means connected to the function information input means 3, 5 is a central processing unit (CPU), and 6 is a memory storing a control operation program including a transmission program for the CPU 5. 6 is constituted by a read-only memory (ROM). Further, 7 is a data storage memory for storing registration data, data collected from slave devices, and the like. This memory 7 is constituted by a random access memory (RAM), addresses are specified by an address counter 8, and information is exchanged with the CPU 5 via an input/output control means 9. Further, 10 is a display means, and 11 is a printing means.

12は親機Mの動作モードを登録モード、設定
モード、点検モード、精算モード等に設定するモ
ードスイツチであり、子機S1,S2……の記憶
データを収集するための伝送モードスイツチを有
しており、該伝送モードスイツチの信号はCPU
5に入力される。13はIRC(インターレジスタ
コントロール)制御手段、14は伝送モード状態
を表示するランプであり、該ランプ14はIRC制
御手段13からの出力信号により動作する駆動手
段15により駆動されるように構成されている。
12 is a mode switch for setting the operation mode of the master unit M to registration mode, setting mode, inspection mode, payment mode, etc., and has a transmission mode switch for collecting data stored in slave units S1, S2... The transmission mode switch signal is
5 is input. 13 is an IRC (interregister control) control means; 14 is a lamp for displaying the transmission mode status; the lamp 14 is configured to be driven by a driving means 15 operated by an output signal from the IRC control means 13; There is.

子機S1において、21は単価、数量等を入力
する数値情報入力手段、22は該数値情報入力手
段21のキーエンコーダ、23は部門キー、小計
キー等のフアクシヨン情報入力手段、24は該フ
アンクシヨン情報入力手段23に接続されたキー
判断手段、25は中央演算処理装置(CPU)、2
6は該CPU25の制御動作プログラムを記憶し
ているメモリであり、このメモリ26はリードオ
ンリメモリ(ROM)により構成されている。ま
た27は登録データ等を記憶するデータ記憶メモ
リであり、この27はランダムアクセスメモリ
(RAM)により構成されており、アドレスカウン
タ28によつてアドレス指定され、入出力制御手
段29を介してCPU25との間で情報の送受な
われる。また30は表示手段、31は印字手段で
ある。
In the handset S1, 21 is a numerical information input means for inputting unit price, quantity, etc., 22 is a key encoder of the numerical information input means 21, 23 is a function information input means such as a department key, subtotal key, etc., and 24 is the function information. key determination means connected to input means 23; 25 is a central processing unit (CPU);
A memory 6 stores a control operation program for the CPU 25, and this memory 26 is constituted by a read-only memory (ROM). Further, 27 is a data storage memory for storing registration data, etc. This 27 is constituted by a random access memory (RAM), and is addressed by an address counter 28 and connected to the CPU 25 via an input/output control means 29. Information is sent and received between them. Further, 30 is a display means, and 31 is a printing means.

32は子機S1の動作モードを登録モード、設
定モード、点検モード、精算モード等に設定する
モードスイツチ、33はIRC制御手段であり、該
IRC制御手段33はラインLを介して親機Mの
IRC制御手段13に接続されている。また34は
伝送モード状態を表示するランプであり、該ラン
プ34はIRC制御手段33からの出力信号により
動作する駆動手段35により駆動されるように構
成されている。
32 is a mode switch for setting the operation mode of the handset S1 to registration mode, setting mode, inspection mode, payment mode, etc.; 33 is an IRC control means;
The IRC control means 33 connects the main unit M via line L.
It is connected to the IRC control means 13. Reference numeral 34 denotes a lamp for displaying the transmission mode state, and the lamp 34 is configured to be driven by a driving means 35 operated by an output signal from the IRC control means 33.

また子機S2,……についても子機S1と同様
に構成されている。
Furthermore, the slave units S2, . . . are configured similarly to the slave unit S1.

次に上記した構成の動作を第2図に示す動作フ
ロー図を参照して説明する。
Next, the operation of the above configuration will be explained with reference to the operation flow diagram shown in FIG.

今仮に親機M側より子機S側の精算を行う場
合、オペレータはまずモードスイツチ12の伝送
モードスイツチを押圧しCPU5に親機Mを伝送
モードに設定したことを知らせる。この指示を受
けたCPU5は以後に入力されて来る各種指示入
力等をROM6内に記憶された伝送プログラムに
従い処理する。
If the operator wants to settle the account on the slave machine S side rather than the master machine M side, the operator first presses the transmission mode switch of the mode switch 12 to inform the CPU 5 that the master machine M has been set to the transmission mode. Upon receiving this instruction, the CPU 5 processes various instructions inputted thereafter in accordance with the transmission program stored in the ROM 6.

次にオペレータは数値情報入力手段1よりキー
エンコーダ2を介して伝送相手の子機番号(例え
ば子機S1に対する番号)をCPU5に入力する
(第2図段階)。続いて、オペレータはフアンク
シヨンキー群3の精算動作を指定するための特定
キーAを押圧し、キー判別手段4を介して先に指
定した子機S1の精算指示をCPU5に与える
(段階)。この指示を受けたCPU5はROM6に
記憶されている伝送プログラムの制御の下にIRC
制御手段13を介して子機側に精算指令を与え
る。
Next, the operator inputs the slave unit number of the transmission destination (for example, the number for slave unit S1) to the CPU 5 from the numerical information input means 1 via the key encoder 2 (step in FIG. 2). Subsequently, the operator presses a specific key A in the function key group 3 for designating the payment operation, and gives the CPU 5 a payment instruction for the previously designated slave unit S1 via the key discrimination means 4 (step). Upon receiving this instruction, the CPU 5 uses the IRC under the control of the transmission program stored in the ROM 6.
A payment instruction is given to the slave unit via the control means 13.

この精算指令をIRC制御手段33を介して受信
した子機S1(段階)はCPU25の制御の下
にメモリ27の記憶内容を入出力制御手段29を
介して読み出し、IRC制御手段33の制御の下に
その精算データを親機Mに転送し(段階)、子
機S1自身はマシンロツク状態になる。
The slave device S1 (stage) which received this payment instruction via the IRC control means 33 reads out the stored contents of the memory 27 via the input/output control means 29 under the control of the CPU 25, and under the control of the IRC control means 33. Then, the payment data is transferred to the master machine M (step), and the slave machine S1 itself enters the machine lock state.

親機においては、この転送されて来たデータを
受信し(段階)、メモリ7の所定のエリアに記
憶すると共にその内容を印字部11により印字す
る(段階)。
The master device receives the transferred data (step), stores it in a predetermined area of the memory 7, and prints the contents using the printing unit 11 (step).

また子機S2に対する精算指令についても同様
に行なわれる。
Further, the payment instruction to the slave unit S2 is also issued in the same manner.

なお、このような精算指令を行なえば、従来は
メモリ37の記憶データがクリアされる構成にな
つていたが、本発明においてはクリアされず、マ
シンロツク状態を維持する。このため本発明にお
いては精算動作終了後であつてもデータ集計を行
うことが出来る。
Incidentally, when such a payment command is issued, the stored data in the memory 37 is conventionally cleared, but in the present invention, the data is not cleared and the machine remains in a locked state. Therefore, in the present invention, data can be aggregated even after the payment operation is completed.

即ち、親機Mにおいて各子機S1,S2……の
精算動作を行なわせた後、集計すべき子機番号を
指定し(段階)、集計指令キーBを押圧する
と、まず最初に子機S1に対する集計指示がライ
ンLを介して子機に転送される(段階)。この
集計指示を受けた子機S1は(段階)、マシン
ロツク状態のままメモリ27に記憶されている集
計データを読み出して親機Mに転送する(段階
)。親機Mはこの集計データを受信し(段階
)、加算集計すると共に(段階)、次の子機S
2に対する集計指示を転送し、以下同様の動作が
繰返され、親機Mにおいて各子機の記憶データの
集計が行なわれ、その加算集計結果が印字部11
により印字される(段階)。
That is, after having the master machine M perform the payment operation for each slave machine S1, S2..., specifying the slave machine number to be tallied (step) and pressing the tally command key B, first the slave machine S1 The aggregation instruction for is transferred to the child device via line L (step). Upon receiving this totalization instruction (step), the slave device S1 reads out the total data stored in the memory 27 while keeping the machine locked and transfers it to the parent device M (step). The master device M receives this total data (step), adds it up (step), and sends the data to the next slave device S.
2, the same operation is repeated, the data stored in each slave device is totaled in the master device M, and the result of the addition is sent to the printing section 11.
is printed (steps).

以上の様にして集計動作等が完了し、各子機S
1,S2……の記憶データをクリアしても良い時
点になればオペレータは上記と同様に子機番号
(例えば子機S1に対する)を指定し(段階)、
フアンクシヨンキー群3のメモリクリア指令キー
Cを押圧し、CPU5にクリア指示を与える(段
階)。この指示を受けたCPU5はIRC制御手段
13を介して子機S1に対してクリアコマンドを
転送する。子機S1はこのクリアコマンドを受信
し(段階)、CPU25によりメモリ27の記憶
内容をクリアすると共に(段階)、マシンロツ
ク状態を解除し、更にそのメモリクリア終了デー
タを親機Mに転送する(段階)。親機Mはこの
メモリクリア終了データを受信し(段階)印字
部11によりそのメツセイジを印字する。
The aggregation operation, etc. is completed as described above, and each slave unit S
1, S2... When it is time to clear the stored data, the operator specifies the handset number (for example, for handset S1) in the same way as above (step),
The memory clear command key C of the function key group 3 is pressed to give a clear command to the CPU 5 (step). Upon receiving this instruction, the CPU 5 transfers a clear command to the slave device S1 via the IRC control means 13. The slave device S1 receives this clear command (step), clears the stored contents of the memory 27 by the CPU 25 (step), releases the machine lock state, and further transfers the memory clear completion data to the parent device M (step). ). The master device M receives this memory clear completion data and prints the message using the printing section 11 (step).

また子機S2に対するメモリクリア指令につい
ても同様に行なわれる。
A memory clear command to the slave device S2 is also issued in the same manner.

第3図は本発明におけるメモリクリア処理方式
のコントロールフローをより詳細に示したもので
あり、段階により親機Mにおいてデータブロツ
ク番号等の初期設定が行なわれ、次の段階にお
いて指定されたデータ伝送が行なわれ、段階〓に
おいて指定された子機がマシンロツク状態にな
り、段階において子機は親機からのアクセス
(指令)があれば、その内容を判断し、メモリク
リア指令以外であれば(段階〓)指定のデータ伝
送を行ない(段階〓)、次のアクセスを持ち、ま
たメモリクリア指令であれば段階〓に進み、メモ
リクリアを実行すると共にマシンロツク状態を解
除し、一連の伝送処理の終結となる。
FIG. 3 shows the control flow of the memory clear processing method in the present invention in more detail, in which initial settings such as data block numbers are performed in the base unit M in each step, and the specified data transmission is performed in the next step. is carried out, and in step 〓, the specified slave device enters the machine lock state, and in step 〓, if there is an access (command) from the master device, the slave device judges the contents, and if it is other than a memory clear command (step 〓) Performs the specified data transmission (step 〓), has the next access, and if it is a memory clear command, proceeds to step 〓, executes memory clear and releases the machine lock state, and concludes the series of transmission processing. Become.

なお、子機単独の精算処理動作においても該子
機のメモリ27の記憶内容はクリアされずマシン
ロツク状態になり、このマシンロツク状態は親機
Mからのメモリクリア指令により解除されると共
にメモリ27の記憶内容がクリアされる。
Note that even when the slave unit performs payment processing alone, the contents stored in the memory 27 of the slave unit are not cleared and enters a machine lock state, and this machine lock state is canceled by a memory clear command from the base unit M, and the memory 27 is cleared. The contents are cleared.

以上に述べたように、本発明のインラインシス
テムによれば、親機からの精算指令あるいは子機
自身の精算操作による精算動作を行なつた子機自
身はマシンロツク状態になり、またこの精算動作
により上記子機のメモリはクリアされておらず、
このメモリクリアはメモリクリア可能な時に操作
される親機側のメモリクリア指令手段からの指令
を受けることで初めて実行され、且つマシンロツ
ク状態も同時に解除されるこから、インライ接続
された子機の記憶データの保護をより信頼性の高
いものにすることができる。
As described above, according to the inline system of the present invention, the child device itself enters the machine lock state when it performs a payment operation based on a payment instruction from the parent device or the payment operation of the child device itself, and this payment operation also causes the above-mentioned The memory of the handset is not cleared,
This memory clear is executed only when a command is received from the memory clear command means on the base unit side, which is operated when the memory can be cleared, and since the machine lock state is also released at the same time, the memory of the slave unit connected inline is Data protection can be made more reliable.

更に精算した後であつても各子機のデータを親
機により集計することが出来ると共に、インライ
ンシステムにおいて親機による子機データの集中
管理を行うことができる。
Furthermore, even after payment has been made, the data of each child device can be aggregated by the parent device, and the data of the child devices can be centrally managed by the parent device in an inline system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施されるインラインシステ
ムの構成を示すブロツク図、第2図はその動作説
明に供する動作フロー図、第3図は本発明のコン
トロールフロー図である。 M……親機、S1,S2……子機、L……伝送
ライン、27……メモリ、A……精算指令キー、
C……メモリクリア指令キー。
FIG. 1 is a block diagram showing the configuration of an inline system in which the present invention is implemented, FIG. 2 is an operational flow diagram for explaining its operation, and FIG. 3 is a control flow diagram of the present invention. M...Main unit, S1, S2...Slave unit, L...Transmission line, 27...Memory, A...Payment command key,
C...Memory clear command key.

Claims (1)

【特許請求の範囲】[Claims] 1 子機のメモリに記憶されている登録処理され
た売上データ等の情報を親機に収集するように成
したインラインシステムにおいて、上記親機側に
上記子機のメモリに記憶されたデータをクリアす
るためのメモリクリア指令手段を設け、親機から
の精算指令あるいは子機自身の精算操作による精
算動作を行なつた子機自身をマシンロツク状態に
し、この子機のメモリをクリア可能な状態の時に
操作される上記親機に設けられたメモリクリア指
令手段による指令を受けることで、かかる子機の
メモリクリアを実行すると共に子機のマシンロツ
ク状態を解除するように成したことを特徴とすイ
ンラインシステムにおける子機のメモリクリア処
理方式。
1. In an inline system configured to collect registered and processed sales data and other information stored in the memory of the slave device into the parent device, the parent device clears the data stored in the memory of the slave device. A memory clear command means is provided to enable the slave machine to enter a machine lock state after receiving a payment command from the master machine or perform a payment operation on the slave machine itself, and to operate the machine when the memory of the slave machine can be cleared. In an in-line system, the memory of the slave device is cleared and the machine lock state of the slave device is released by receiving a command from the memory clear command means provided in the parent device. Memory clear processing method for the slave device.
JP56137928A 1981-08-31 1981-08-31 Memory clearing system of subordinate machine of in-line system Granted JPS5839336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56137928A JPS5839336A (en) 1981-08-31 1981-08-31 Memory clearing system of subordinate machine of in-line system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56137928A JPS5839336A (en) 1981-08-31 1981-08-31 Memory clearing system of subordinate machine of in-line system

Publications (2)

Publication Number Publication Date
JPS5839336A JPS5839336A (en) 1983-03-08
JPS6138513B2 true JPS6138513B2 (en) 1986-08-29

Family

ID=15209956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56137928A Granted JPS5839336A (en) 1981-08-31 1981-08-31 Memory clearing system of subordinate machine of in-line system

Country Status (1)

Country Link
JP (1) JPS5839336A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734082U (en) * 1980-08-07 1982-02-23
JPS57172465A (en) * 1981-04-15 1982-10-23 Tokyo Electric Co Ltd On-line cash register

Also Published As

Publication number Publication date
JPS5839336A (en) 1983-03-08

Similar Documents

Publication Publication Date Title
JPH0719308B2 (en) Sales registration device
JPS5835304B2 (en) Control method for multiple electronic cash registers
JPS6138513B2 (en)
JPS5814695B2 (en) Data collection control method for multiple electronic cash registers
JPS6136679B2 (en)
JPH042993B2 (en)
JPS5936301B2 (en) Product sales data processing system
JPS6120020B2 (en)
JP2589207B2 (en) POS system
JPS6346470B2 (en)
JPS639276B2 (en)
JPH04120690A (en) Transaction processor
JPH0737181Y2 (en) Data collection device
JPH0916855A (en) Cash register device
JPS601678B2 (en) Processing method when power is cut off
JPS63177258A (en) Transaction register system
JP3710034B2 (en) Product sales registration data processing device
JPH0256712B2 (en)
JPS58107940A (en) Slave number setting system by group in in-line system
JPS63141178A (en) Voting paper selling system
JPS63225897A (en) Transaction processor
JPH0119197B2 (en)
JPS6362799B2 (en)
JPH02144797A (en) Pos terminal equipment
JPH05205143A (en) Data management device for automatic vending machine