JPS6138885B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はダイオードのオン／オフを利用するス
イツチ回路に関し、特に高周波回路の切換に際し
電気的に大きなアイソレーシヨン（絶縁）と小さ
なインサーシヨンロス（挿入損失）とをもつスイ
ツチ回路に関する。

従来の共振回路を持つスイツチ回路の等価回路
を第１図ａ及びｂに示す。第１図においてａはス
イツチ回路オフの状態（ダイオードはオン）、ｂ
はスイツチ回路オンの状態（ダイオードはオフ）
の等価回路図である。１は信号入力端子、２は出
力端子、３はダイオードのインダクタンス、４は
ダイオードの順方向抵抗、５は外部共振回路のキ
ヤパシタンス、６は外部共振回路のインダクタン
ス、７はダイオードの逆方向抵抗、８はダイオー
ドのキヤパシタンスである。又点線内が１つのダ
イオード内部に含まれている。ａの状態では３の
インダクタンスと５のキヤパシタンスが直列共振
を起しその周波数で良好なアイソレーシヨンが提
供される。ｂの状態では、６のインダクタンスと
８のキヤパシタンスが並列共振を起しその周波数
で小さなインサーシヨンロスが提供される。しか
し５のキヤパシタンスを決定するためのダイオー
ドのインダクタンス成分３はダイオードの実装の
しかたや各製品ごとにばらつきをもつている。こ
の為共振周波数が変化する欠点があつた。又多素
子を１パツケージ化する時回路中にダイオードと
並列にインダクタンス６を入れる事は困難であ
り、インダクタンスが外部付になることにより端
子数を増加させる欠点がある。さらに第１図ｃに
示すごとく、ダイオードを線路にシリーズに挿入
するときは（つまりスイツチの一端が接地されな
い）、インダクタンス６を分布定数で実現するこ
とは困難であるという欠点を有している。

従つて本発明は従来の技術の上記欠点を改善す
るもので、その目的はアイソレーシヨン特性を安
定に向上させたダイオードスイツチ回路を提供す
ることにあり、その基本思想はLC共振回路によ
りダイオードのリアクタンス成分を除去するので
はなくLC直列共振回路を主伝送路に結合させ、
その共振回路のＣ成分がダイオードを１つの成分
とする、ラムダ結線によつて形成される事によ
り、ダイオードのオン、オフにより共振周波数が
異なるのを利用する事にある。

本発明によるダイオードスイツチ回路のひとつ
の特徴は、入出力端子の間に挿入されるダイオー
ドと、該ダイオードの入力端及び出力端に接続さ
れダイオードと共にラムダ結線を構成する１対の
キヤパシタンスと、該キヤパシタンスの結合点と
接地点との間に挿入されるインダクタンスとを有
し、ダイオードがオフのときには当該ダイオード
により提供されるキヤパシタンスと前記１対のキ
ヤパシタンスとのラムダ結線及び前記インダクタ
ンスとによる直列LC共振回路は共振周波数が入
力信号周波数の近傍となるように構成され、ダイ
オードがオンのときには前記１対のキヤパシタン
スと前記インダクタンスとによる直列LC共振回
路は共振周波数が入力信号周波数から十分離れる
ように構成されることに在する。以下図面により
詳細に説明する。

第２図は本発明によるスイツチ回路の第１の実
施例で、１０は入力端、１１は出力端、１２はダ
イオード、１３と１４はパツケージの外壁の誘電
体と導体により構成されるキヤパシタンス、１５
は分布定数又は集中定数のインダクタンスであ
る。又点線内がパツケージ内部で１６，１７，１
８はパツケージの各端子を示している。第３図は
円筒型又は矩形のパツケージの断面図である。１
９はパツケージのキヤパシタンス用の誘電体を兼
用しているパツケージ上半分のセラミツク、２０
はパツケージの底板のセラミツクである。

第２図のスイツチ回路のオフ状態ではダイオー
ド１２はキヤパシタンス２１となり等価回路は第
４図ａとなる。この時２１はダイオードのキヤパ
シタンスであり、他は第２図と同様である。２
１，１３，１４のキヤパシタンスはラムダ結線
（第５図ａ）をしており、これをＹ結線（第５図
ｂ）に変換するとＺ_o＝番号ｎの素子のインピー
ダンスとして Ｚ_a＝Ｚ_１３Ｚ_２１／Ｚ_１３＋Ｚ_１４＋Ｚ＝Ｃ_１４／Ｃ_１４Ｃ_１３＋Ｃ_１４Ｃ_２１＋Ｃ_２１Ｃ_１３×
−１／ω Ｚ_b＝Ｚ_１４Ｚ_２１／Ｚ_１３＋Ｚ_１４＋Ｚ_２１＝Ｃ_１３／Ｃ_１４Ｃ_１３＋Ｃ_１４Ｃ_２１＋Ｃ_２１Ｃ_１
３×−１／ω Ｚ_c＝Ｚ_１３Ｚ_１４／Ｚ_１３＋Ｚ_１４＋Ｚ_２１＝Ｃ_２１／Ｃ_１４Ｃ_１３＋Ｃ_１４Ｃ_２１＋Ｃ_２１Ｃ_１
３×−１／ω 但しＣ_o＝番号ｎの素子のキヤパシタンス ω＝角周波数 となる。これより第４図ａの共振周波数は Ｚ_c＋Z₁₅＝Ｃ_２１／Ｃ_１４Ｃ_１３＋Ｃ_１４Ｃ_２１＋Ｃ_２１Ｃ_１３×−１／ω＋Z₁₅＝０ ……(1) が成り立つ時のωより明らかになる。この周波数
帯近傍でアイソレーシヨンが向上する。

又第２図のスイツチ回路がオン状態では等価回
路は第４図ｂの様になる。この時２２はダイオー
ドの順方向抵抗であり、値は１Ω程度にできる。
他は第２図と同様である。オフ状態と同様の計算
により共振周波数は Ｚ_c＋Z₁₅＝Ｚ_１３Ｚ_１４／Ｚ_１３＋Ｚ_１４＋Ｚ_２２＋Z₁₅〓Ｚ_１３Ｚ_１４／Ｚ_１３＋Ｚ_１４＋Z₁₅＝−１／ω×１
／Ｃ_１３＋Ｃ_１４＋Z₁₅＝０……(2) 〓Z₁₃≫Z₂₂ Z₁₄≫Z₂₂〓０ より求められる各周波数ωより明らかになる。こ
の周波数近傍ではインサーシヨンロスは劣化す
る。

前記(1)、(2)式から明らかな様に第２図のスイツ
チ回路のオン、オフ状態における共振周波数は異
なる。従つて適切なパツケージのキヤパシタンス
C₁₃C₁₄、分布定数又は集中定数のインダクタンス
１５を選ぶことにより希望する周波数でインサー
シヨンロスの劣化なしにアイソレーシヨンの向上
を図れるのが利点である。又この実施例では
C₁₃C₁₄がパツケージ上部に設置された電極１６と
パツケージのフレーム１７及び１８の間にセラミ
ツク１９を介在したキヤパシタンスとなつてお
り、より小型化できる利点がある。

C₁₃＝C₁₄＝0.7PF C₂₁＝0.16PF R₂₂＝0.5Ω Z₁₅＝50tan（0.103×10^-9ω） とした時の共振回路の有無によるアイソレーシヨ
ン（オフ）、インサーシヨンロス（オン）の実測
値を第６図に示す。（×）印は共振回路無（・）
印は共振回路有の場合で第６図より明らかな様に
0.6GHz〜1GHzにて共振回路無に対してインサー
シヨンの劣化なしにアイソレーシヨンを向上させ
る事が出来る。第６図の特性では、動作周波数
0.9GHz近傍でインサーシヨンロス（挿入損失）
が小さく、かつアイソレーシヨンが大きいという
好ましい特性が得られる。

第１の実施例は１３，１４のキヤパシタンスに
パツケージにより構成されるキヤパシタンスを使
つているが、上部電極１６やそれに変わる物がな
い場合、又は適切なキヤパシタンスのとれない場
合は集中定数のキヤパシタンスを主伝送線と１５
のリアクタンスにわたす方法と、ギヤツプキヤパ
シタンスを主伝送線と１５のリアクタンス間に作
る方法もあり、前記第１の実施例と同様の効果を
持つ。

上記実施例にさらにシヤントダイオード２３を
加えると回路図は第７図の様になる。スイツチ回
路は２３がオンでかつ１２がオフのときにオフ状
態、２３がオフでかつ１２がオンのときオン状態
となる。第２図の実施例のごとく第７図の点線内
部をパツケージ化しても、１３，１４のキヤパシ
タンスを外付けにしてもよい。

第８図に２３のダイオードを１２のダイオード
と等しい物の場合で他は第６図と等しい条件の計
算結果を示す。（・）印は共振回路有（×）印は
共振回路無の場合である第８図より明らかな様に
0.6GHzから1.4GHzにおいてインサーシヨンロス
の劣化なしにアイソレーシヨンの向上を図れる。

次に、以上のダイオードスイツチ回路を１単位
とし、ｎ単位（ｎ≧２）を使い、それぞれ出力端
又は入力端を１つの端子に接続する事により１ポ
ートに対してｎ個のポートへの切替の可能なスイ
ツチ回路が出来る。あるｋ番目（１≦ｋ≦ｎ）の
ポートをオフ状態とし他をオン状態とすれば、オ
フ状態とオン状態の共振周波数は１単位と比べほ
とんど変化することはない。これよりｎ個の分岐
ポートと１つの入力端子を持つ切替回路にも応用
することが出来る。その１例として第９図に第７
図の実施例を１単位とし、ｎ＝２の場合の回路図
を示す。２４，２５は２個の分岐ポート、２６は
１つの入力端子、２７はブロツクコンデンサー、
２８と２９は共振回路のキヤパシタンス、３０と
３１はダイオード、３２は共振回路のインダクタ
ンス、３３はバイアス端子である。２６と２４の
間をオン、２５と２６の間をオフとするには３０
のダイオードをオフ、３１のダイオードをオンと
し、その逆の場合は３０をオン、３１をオフとす
れば良い。第１０図に第９図の点線内を１パツケ
ージ化して実験した結果を示す。（×）印は共振
回路なし（・）印は共振回路有である。第１０図
から明らかな様に周波数0.6GHz〜1.0GHzにわた
つて、共振回路なしの場合よりインサーシヨンの
劣化なしにアイソレーシヨンを向上できる。又
0.6G付近で共振回路の有無にかかわらずインサ
ーシヨンロスが増大しているのは実験の際入出力
端２４，２５，２６に50Ωの整合用インピーダン
スを付加した為である。

本発明はダイオードのオン、オフ状態において
それぞれ異なる共振周波数を持ち、これによりイ
ンサーシヨンロスなしにアイソレーシヨンの向上
を図れる利点があり、種々の周波数帯でのダイオ
ードスイツチ回路として使用できる。

【図面の簡単な説明】

第１図ａ，ｂ及びｃは従来のスイツチ回路の
例、第２図は本発明によるスイツチ回路の実施例
の回路図、第３図は１パツケージ化用パツケージ
の断面図、第４図ａ及びｂは第２図のスイツチ回
路の等価回路図、第５図ａ及びｂはラムダ結線と
Ｙ結線の基本図、第６図は第２図のスイツチ回路
の特性の計算結果を示す図、第７図は本発明によ
るスイツチ回路の別の実施例、第８図は第７図の
スイツチ回路の特性の計算結果を示す図、第９図
は本発明によるスイツチ回路の更に別の実施例、
及び第１０図は第９図のスイツチ回路の特性の実
験結果を示す図である。 １；信号入力端、２；信号出力端、３；ダイオ
ードインダクタンス、４；ダイオード順方向抵
抗、５；共振回路のキヤパシタンス、６；共振回
路のインダクタンス、７；ダイオード逆方向抵
抗、８；ダイオードキヤパシタンス、９；シリー
ズダイオード、１０；入力端、１１；出力端、１
２；ダイオード、１３，１４；パツケージのキヤ
パシタンス（共振回路のキヤパシタンス）、１
５；共振回路のインダクタンス、１６，１７，１
８；パツケージの各端子、１９；パツケージの上
部セラミツク、２０；パツケージの底板のセラミ
ツク、２１；ダイオードの等価キヤパシタンス、
２２；ダイオードの順方向抵抗、２３；シヤント
ダイオード、２４，２５；分岐ポート、２６；入
力ポート、２７；ブロツクコンデンサー、２８，
２９；共振回路のキヤパシタンス、３０，３１；
ダイオード、３２；共振回路のインダクタンス、
３３；バイアス端子。

Claims (1)

1. 【特許請求の範囲】 １ 入出力端子の間に挿入されるダイオードと、
   該ダイオードの入力端及び出力端に接続されダイ
   オードと共にラムダ結線を構成する１対のキヤパ
   シタンスと、該キヤパシタンスの結合点と接地点
   との間に挿入されるインダクタンスとを有し、ダ
   イオードがオフのときには当該ダイオードにより
   提供されるキヤパシタンスと前記１対のキヤパシ
   タンスとのラムダ結線及び前記インダクタンスと
   による直列LC共振回路は共振周波数が入力信号
   周波数の近傍となるように構成され、ダイオード
   がオンのときには前記１対のキヤパシタンスと前
   記インダクタンスとによる直列LC共振回路は共
   振周波数が入力信号周波数から十分離れるように
   構成されることを特徴とする共振回路をふくむダ
   イオードスイツチ回路。 ２ 前記１対のキヤパシタンスが、ダイオードを
   収容するパツケージの外壁を構成する誘電体と導
   体とにより提供されるごとき特許請求の範囲第１
   項の発明。 ３ ダイオードの入力端と接地点との間にシヤン
   トダイオードが挿入される特許請求の範囲第１項
   の発明。