JPS6139770B2 - - Google Patents
Info
- Publication number
- JPS6139770B2 JPS6139770B2 JP6823277A JP6823277A JPS6139770B2 JP S6139770 B2 JPS6139770 B2 JP S6139770B2 JP 6823277 A JP6823277 A JP 6823277A JP 6823277 A JP6823277 A JP 6823277A JP S6139770 B2 JPS6139770 B2 JP S6139770B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbols
- series
- sequence
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
この発明は多値情報源の符号化方法に関するも
のである。多値情報源から出力される情報のシン
ボルの種類数とそれぞれのシンボルの出現確率と
がわかつている場合、出現確率の多いシンボルに
はなるたけ簡単な形の符号を割当てて総合的に情
報の伝送能率を向上することが必要であり、たと
えば書画情報等を符号化して伝送する場合このよ
うな符号化方法が要求される。
このような符号化方法における従来の方法には
たとえばハフマン(Huffman)符号化に代表され
る高効率な符号割当方法が知られているが、この
方法は符号化の為の装置が一般には極めて複雑で
ある上、符号化効率に関する保証もないという欠
点があつた。
この発明は従来の符号化方法における上述の欠
点を除去して高効率でかつ実用的であり簡単な装
置によつて実行することができる符号化方法を提
供することを目的とする。このためこの発明では
多値情報源の出力から一旦2元系列を作成し、2
元系列の符号化に関する知識を利用して高効率な
符号化を行なうものあつて、以下図面によつてこ
の発明の実施例を説明する。
第1図はこの発明の方法を説明するための説明
図であり、第1図aは被符号化シンボル系列の一
例を示し、シンボル種類数rをr=3、各出力シ
ンボルをa1,a2,a3、それぞれのシンボルの出現
確率を
p1a1=0.1;p1a2=0.2;p1a3=0.7 …(1)
とした例である。この発明では最初の段階におい
て第1図aの系列の中から出現確率が1/2以下で
あるものを選ぶ。換言すれば第1図aの系列の要
素の総数(図の例では10)の1/2以下の数が存在
するシンボルを選ぶ。これに該当するシンボルに
はa1とa2とがあるが仮にa1が選ばれたとする。こ
の場合a2が選ばれてもよく、但し選択の順序は送
信側と受信側の両方で知られていることが必要で
ある。即ち共通の規則(たとえばアルフアベツト
順や信号レベルの低い順など)を用いる限り送受
信共共通のシンボルが選ばれるため復号が可能と
なる。そこでa1が選ばれるとa1には“1”を対応
させ他のシンボルすなわちa2とa3には“0”を対
応させて系列T1を作る。第1図bに示すものが
系列T1である。
次には
p2a2=p1a2/1−p1a1;p2a3=p1a3/
1−p1a1…(2)
によつてそれぞれp2a2,p2a3を作りp2a2,p2a3
のうち1/2以下のものを選ぶ。上述の数値例では
p2a2=2/9,p2a3=7/9となりp2a2が1/2以
下である。このことは換言すると系列T1の
“0”符号の総数の1/2以下の数を有するシンボル
a2を選ぶことを意味する。a2が選ばれるとa2には
“1”を対応させ他のシンボルすなわちa3には
“0”を対応させて系列T2を作る。第1図cに示
すものが系列T2である。
ここで第1図に示すように系列T1で“1”に
変換されたシンボルは、系列T2以後の系列では
無視する。これを第1図cでは「−」の記号で示
し、実際には「−」の記号は無いものとして左に
シフトされた信号“001000001”が系列T2とな
る。第1図bではa1が選ばれ第1図cではa2が選
ばれたことを知つておれば第1図b,cによつて
第1図aの情報を表わすことができる。
ここで第1図b,cから第1図aを再現する場
合には系列T1から順次再現することにより、例
えば系列T2で「−」で示す無視されたシンボル
が抜けていることが既知となり再現することがで
きる。つまり、系列T1が系列T2に先んじて符号
化されて送信されるため、受信側でも系列T2に
先立つて系列T1が復号され、系列T1上で“0”
の部分についてのみ系列T2の信号が送られてく
ると分かるためである。
第1図aの情報量をH0、第1図bの情報量を
H1、第1図cの情報量をH2とすると
H0=−{0.7log20.7+0.2log20.2
+0.1log20.1}×10
=11.5678 …(3)
H1=−{0.1log20.1+0.9log20.9}×10
=4.6900 …(4)
H2=−{0.2/0.9log2(0.2/0.9)
+0.7/0.9log2(0.7/0.9)}×9
=6.8778 …(5)
であり
H0=H1+H2 …(6)
であるので第1図aの符号化効率は第1図b及び
cの符号化効率によつて与えられることになる。
第1図はr=3の最も簡単な場合を示してあるが
rがどのような数値であつても上述の段階をくり
返して多値情報源の出力から2元系列T1,T2,
…Toを作ることができることは明らかである。
r値情報源の第i番目のシンボルをaiとし、そ
の出現確率をpiとすると、元の系列の1シンボ
ル当りの情報量G0は
The present invention relates to a method for encoding a multivalued information source. When the number of types of information symbols output from a multilevel information source and the appearance probability of each symbol are known, symbols with a high probability of appearance are assigned codes with the simplest form possible to comprehensively transmit information. It is necessary to improve efficiency, and such an encoding method is required, for example, when document and image information is encoded and transmitted. A highly efficient code assignment method represented by Huffman encoding is known as a conventional encoding method, but this method requires an extremely complicated encoding device. Moreover, it has the disadvantage that there is no guarantee regarding encoding efficiency. The object of the present invention is to eliminate the above-mentioned drawbacks of conventional encoding methods and to provide an encoding method that is highly efficient, practical, and can be implemented by a simple device. Therefore, in this invention, a binary series is created from the output of a multivalued information source, and
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, which perform highly efficient encoding using knowledge regarding encoding of original sequences. FIG. 1 is an explanatory diagram for explaining the method of the present invention, and FIG. 1a shows an example of a symbol sequence to be encoded. This is an example in which the appearance probability of each symbol is p 1a1 = 0.1 ; p 1a2 = 0.2; p 1a3 = 0.7 (1 ) . In this invention, in the first step, a sequence whose appearance probability is 1/2 or less is selected from among the sequences shown in Figure 1a. In other words, select symbols in which the number of elements in the series shown in Figure 1a is less than or equal to 1/2 of the total number of elements (10 in the example shown). Symbols that correspond to this include a 1 and a 2 , but let us assume that a 1 is selected. In this case a 2 may be chosen, provided that the order of selection is known by both the sender and the receiver. That is, as long as a common rule (for example, alphabetical order, order of low signal level, etc.) is used, a common symbol is selected for both transmission and reception, making decoding possible. Therefore, when a 1 is selected, "1" is associated with a 1 and "0" is associated with other symbols, that is, a 2 and a 3 , thereby creating a sequence T 1 . What is shown in FIG. 1b is series T1 . Next, p 2a2 = p 1a2 /1-p 1a1 ; p 2a3 = p 1a3 /
1-p 1a1 ...(2) to create p 2a2 and p 2a3 respectively, and p 2a2 and p 2a3
Choose 1/2 or less of them. In the above numerical example, p 2a2 = 2/9, p 2a3 = 7/9, and p 2a2 is less than 1/2. In other words, symbols having a number less than 1/2 of the total number of “0” codes in sequence T 1
a means to choose 2 . When a 2 is selected, a series T 2 is created by associating "1" with a 2 and "0" with another symbol, that is, a 3 . What is shown in FIG. 1c is series T2 . Here, as shown in FIG. 1, symbols converted to "1" in series T 1 are ignored in series T 2 and subsequent series. This is indicated by a "-" symbol in FIG. 1c; in reality, there is no "-" symbol, and the signal "001000001" shifted to the left becomes the sequence T2 . Knowing that a 1 was selected in FIG. 1b and a 2 was selected in FIG. 1c, the information in FIG. 1a can be represented by FIGS. 1b and 1c. Here, when reproducing Figure 1 a from Figures 1 b and c, it is known that by sequentially reproducing from series T 1 , for example, the ignored symbol indicated by "-" is missing in series T 2 . It can be reproduced. In other words, since sequence T 1 is encoded and transmitted before sequence T 2 , sequence T 1 is decoded before sequence T 2 on the receiving side, and “0” is written on sequence T 1 .
This is because it can be seen that the signal of sequence T 2 is sent only for the part shown in FIG. The amount of information in Figure 1 a is H 0 and the amount of information in Figure 1 b is
H 1 , and if the amount of information in Figure 1 c is H 2 , then H 0 =-{0.7log 2 0.7+0.2log 2 0.2 +0.1log 2 0.1}×10 = 11.5678...(3) H 1 =-{0.1log 2 0.1+0.9log 2 0.9}×10 =4.6900 …(4) H 2 =-{0.2/0.9log 2 (0.2/0.9) +0.7/0.9log 2 (0.7 /0.9)}×9 = 6.8778 ...(5) and H 0 = H 1 + H 2 ...(6) Therefore, the coding efficiency in Figure 1a is equal to the coding efficiency in Figures 1b and c. It will then be given to you.
Figure 1 shows the simplest case where r=3, but no matter what value r is, the above steps are repeated to obtain the binary sequences T 1 , T 2 ,
...It is clear that T o can be made.
If the i-th symbol of the r-value information source is a i and its appearance probability is p i , the amount of information per symbol of the original sequence G 0 is
【式】とな
り、第i番目の2元系列Tiの1シンボル当りの
情報量Giは次のようになる。
ここでHi=−xlog2x−(1−x)log2(1−
x),[Formula], and the amount of information G i per symbol of the i-th binary sequence T i is as follows. Here, H i =−xlog 2 x−(1−x)log 2 (1−
x),
【式】である。(r−1)個の2
元系列の情報量の総和Gsは
[Formula]. The total amount of information G s of (r-1) binary sequences is
【式】となりG0=Gsと
なる。したがつて、このことからr値の情報源が
情報量の等しい2元系列に変換されたことにな
る。
ここで上記のr=3の例では、第1番目の変換
シンボルにa1を選び、第2番目にはa2を選び、そ
の基準が第1図aの系列の中での出現確率が1/2
以下のものとしている。これは後記する2元符号
化の効率を上げるためにこのように選択している
のである。上記の情報量の等しい2元系列への変
換だけであればシンボルを選択する順序をあらか
じめ決めておくだけでよい。
また、第1図b,cのように得られた2元系列
は系列T1,系列T2ごとにまとめて符号化され順
次送信される。このとき第1図cの「−」の記号
はないものとして“0”,“1”だけから成る系列
として符号化される。順次符号化されて送信され
る系列T1と系列T2の切れ目は、例えば送信する
画像の画素数が事前に決定されるので受信側が系
列T1を復号化し所定の画素数に達した時点で次
の系列T2との切れ目が判別できる。また、系列
T2とそれ以後の系列との切れ目は、系列T1の復
号時に系列T1の“0”の信号数を計数すれば、
系列T2の画素数が分かるので、以後の系列との
切れ目が判別できる。以下同様にして以後の系列
の切れ目が判別されることにななる。
さて、以上のように2元系列に変換された第1
図の系列T1と系列T2は、例えば第2図に示す符
号形式を用いて符号化することができる。この第
2図に示す符号化形式は電子通信学会論文誌
(Trans・IECE’77/12Vol.60―A,No,12)の
「2値情報源の符号化圧縮」などで公知のもので
あり、連続するM個の2進シンボル“0…0”は
符号長1の符号語“0”に変換し、2進シンボル
“1”は符号長m+1の符号語“10…0”に変換
し、“0”がi個連続する2進シンボル“0…
01”は符号長m+1の符号語“1x…x”;xは
iの2進表示に変換し、“0”が(M−1)個連
続する2進シンボル“0…01”は符号長m+1の
符号語“11…1”に変換することを意味してい
る。この符号形式を用い次に示す式(7)の条件をみ
たす次数Mを選択すれば、信号の出現形態は任意
として、2値シンボルの出現確率で定まる情報量
に対し、最低で約90%の符号化効率が保証されて
いる。
M/M+1≦(1−C)<2M/2M+1 …(7)
但しM=2m、Cは“1”シンボルの出現確率
である。
たとえば第1図の例では系列T1についてはC
=1/10でM=8となり、系列T2についてはC=
2/9であるからM=2となる。
したがつて系列T1についてはM=8,m=3
とおいた第2図の表を用いて符号化する。第4図
は第2図においてM=8,m=3について符号化
した一例を示す図で、第5図は系列T1に第4図
の符号語を与えた例を示す。
第3図はこの発明の方法を自動的に実行する回
路の一例を示すブロツク線図で、108は多値情
報源からのシンボルの入力端子、100は端子1
08から入力された情報を記憶する記憶装置、1
02は端子108から入力されるシンボルの総数
rを計数する第2のシンボルカウンタである。1
08と100の間および108と102の間には
何らかのゲートが設けられるが、このようなゲー
トはこの技術の分野においてはよく知られている
ので、第3図には省略してある。その他第3図に
省略してある部分についても必要な場合は本文中
で説明する。101は任意に選択したシンボルの
数を計数する第1のシンボルカウンタであり、こ
の選択を自動的に行なう回路も図面に示してな
い。103はシフトレジスタで第1のシンボルカ
ウンタ101の内容を入力する。104は比較回
路、105は2値メモリ、106は次数決定回
路、107は符号器、109は符号出力端子であ
る。
シンボルの種類の選択はあらかじめ定められた
順番に循環的に行なわれるとし、第1図に示す例
について第3図の動作を説明すると記憶装置10
0には第1図aに示す情報が入力され同時に第2
のシンボルカウンタ102はシンボルの数を計数
して第1図の例では数値10が置数される。
最初にシンボルa1が選択された第1のカウンタ
101で計数された数値1を示す。これがシフト
レジスタ103に入力され、1ビツトシフトされ
て2となり、比較回路104で第2のシンボルカ
ウンタ102の出力と比較される。2<10であ
り、したがつて記憶装置100のうちのa1は
“1”としa2,a3は0として2値メモリ105に
入力する。2値メモリ105の内容は第1図bに
示すようなものになる。2値メモリ105の内容
から出力符号を得る回路には従来公知のどのよう
な回路を用いてもよいので詳細な説明は省略する
が、次数決定回路106はシフトレジスタ103
の内容を何回シフトすればその内容が第2のシン
ボルカウンタ102の内容をこえるかをシフトレ
ジスタ103をシフトしながら計数し式(7)のMの
値を決定する。もしたとえばa1が第1図a中に6
個含まれているような場合は最初の比較において
12>10となり、この場合は次のa2を選ぶ。
T1の符号化が終了すると第2のシンボルカウ
ンタ102の内容から第1のシンボルカウンタ1
01の内容を減算し、第2のシンボルカウンタ1
02の内容を10−1=9とした後a2を計数して第
1のシンボルカウンタ101に入力する。第1の
シンボルカウンタ101の内容は2となり、これ
がシフトレジスタ103でシフトされて4となる
が4<9であり、したがつて記憶装置100のう
ちa2は“1”としa3は“0”として2値メモリ1
05に入力するので、2値メモリ105の内容は
第1図cに示すようなものになる。
以上の説明によつて明らかなようにこの発明の
方法によれば、簡単な回路によつて符号化が可能
となり、特に90%以上の符号化効率が保証できる
符号を用いることがきるなどの利点がある。[Formula] becomes G 0 = G s . Therefore, this means that the information source of the r value has been converted into a binary sequence with the same amount of information. In the above example of r = 3, a 1 is selected as the first converted symbol, a 2 is selected as the second, and the criterion is that the probability of appearance in the series of Figure 1 a is 1. /2
The following are applicable. This selection is made in order to improve the efficiency of binary encoding, which will be described later. If only the above-mentioned conversion to a binary sequence having an equal amount of information is required, it is only necessary to decide in advance the order in which symbols are selected. Furthermore, the binary sequences obtained as shown in FIGS. 1b and 1c are collectively encoded into sequences T 1 and T 2 and transmitted sequentially. At this time, the symbol "-" in FIG. 1c is omitted, and the sequence is encoded as consisting only of "0" and "1". For example, the number of pixels of the image to be transmitted is determined in advance, so the break between sequence T 1 and sequence T 2 , which are sequentially encoded and transmitted, occurs when the receiving side decodes sequence T 1 and reaches a predetermined number of pixels. The break with the next series T 2 can be determined. Also, series
The break between T 2 and subsequent sequences can be determined by counting the number of “0” signals in sequence T 1 when decoding sequence T 1 .
Since the number of pixels in series T 2 is known, it is possible to determine the break with subsequent series. Subsequent breaks in the series will be determined in the same manner. Now, the first
The series T 1 and series T 2 in the figure can be encoded using the code format shown in FIG. 2, for example. The encoding format shown in Figure 2 is publicly known, such as in ``Coding Compression of Binary Information Sources'' in the Journal of the Institute of Electronics and Communication Engineers (Trans・IECE'77/12 Vol. 60-A, No. 12). , M consecutive binary symbols "0...0" are converted into codewords "0" with code length 1, binary symbols "1" are converted into codewords "10...0" with code length m+1, Binary symbol “0” with i consecutive “0”s
01” is a code word “1x…x” with code length m+1; This means converting the code word "11...1" into the code word "11...1".If you use this code format and select the order M that satisfies the condition of equation (7) shown below, the signal appearance form is arbitrary, and 2. A coding efficiency of at least about 90% is guaranteed for the amount of information determined by the probability of appearance of value symbols.M/M+1≦(1-C)<2M/2M+1...(7) However, M=2 m , C is the probability of appearance of “1” symbol. For example, in the example in Figure 1, for sequence T 1 , C
= 1/10, M = 8, and for series T 2 , C =
Since it is 2/9, M=2. Therefore, for series T 1 , M=8, m=3
The table shown in FIG. 2 is used for encoding. FIG. 4 shows an example of coding for M=8 and m=3 in FIG. 2, and FIG. 5 shows an example in which the code words of FIG. 4 are given to sequence T1 . FIG. 3 is a block diagram showing an example of a circuit that automatically executes the method of the present invention, in which 108 is an input terminal for symbols from a multilevel information source, and 100 is a terminal 1.
A storage device for storing information input from 08, 1
02 is a second symbol counter that counts the total number r of symbols input from the terminal 108. 1
Some gates are provided between 08 and 100 and between 108 and 102, but such gates are well known in the art and are therefore omitted from FIG. Other parts omitted in FIG. 3 will be explained in the main text if necessary. Reference numeral 101 is a first symbol counter that counts the number of arbitrarily selected symbols, and a circuit for automatically performing this selection is not shown in the drawings. 103 is a shift register into which the contents of the first symbol counter 101 are input. 104 is a comparison circuit, 105 is a binary memory, 106 is an order determining circuit, 107 is an encoder, and 109 is a code output terminal. Assuming that the selection of symbol types is performed cyclically in a predetermined order, the operation of FIG. 3 will be explained with respect to the example shown in FIG. 1.
The information shown in Figure 1a is input to 0, and at the same time the information shown in Figure 1a is input to
The symbol counter 102 counts the number of symbols, and in the example of FIG. 1, the number 10 is set. It shows the numerical value 1 counted by the first counter 101 where symbol a1 was selected first. This is input to the shift register 103, shifted by 1 bit to become 2, and compared with the output of the second symbol counter 102 in the comparator circuit 104. 2<10, therefore, a 1 of the storage device 100 is set as "1" and a 2 and a 3 are set as 0 and input into the binary memory 105. The contents of the binary memory 105 are as shown in FIG. 1b. Any conventionally known circuit may be used as the circuit for obtaining the output code from the contents of the binary memory 105, so a detailed explanation will be omitted.
The value of M in Equation (7) is determined by counting how many times the contents of the symbol counter 102 must be shifted to exceed the contents of the second symbol counter 102 while shifting the shift register 103. For example, if a 1 is 6 in Figure 1 a
In the first comparison,
12 > 10, in this case choose the next a 2 . When the encoding of T1 is completed, the first symbol counter 1 is converted from the contents of the second symbol counter 102.
01 and the second symbol counter 1
After setting the contents of 02 to 10-1=9, a2 is counted and input to the first symbol counter 101. The content of the first symbol counter 101 becomes 2, which is shifted by the shift register 103 to become 4, but 4<9, so a2 of the storage device 100 is "1" and a3 is " 0 ". ” as binary memory 1
05, the contents of the binary memory 105 will be as shown in FIG. 1c. As is clear from the above explanation, according to the method of the present invention, encoding can be performed using a simple circuit, and in particular, it is possible to use a code that can guarantee encoding efficiency of 90% or more. There is.
第1図はこの発明の方法を説明するための説明
図、第2図は符号化形式例を示す図、第3図はこ
の発明の方法を実行する回路の一例を示すブロツ
ク線図、第4図は第2図においてM=8,m=3
について符号化した一例を示す図、第5図は系列
T1に第4図の符号語を与えた例を示す図であ
る。
図において、100は記憶装置、101は第1
のシンボルカウンタ、102は第2のシンボルカ
ウンタ、103はシフトレジスタ、104は比較
回路である。
FIG. 1 is an explanatory diagram for explaining the method of this invention, FIG. 2 is a diagram showing an example of an encoding format, FIG. 3 is a block diagram showing an example of a circuit for implementing the method of this invention, and FIG. The figure is M=8, m=3 in Fig. 2.
Figure 5 shows an example of encoding the sequence
5 is a diagram showing an example in which the code word of FIG. 4 is given to T 1. FIG . In the figure, 100 is a storage device, 101 is a first
102 is a second symbol counter, 103 is a shift register, and 104 is a comparison circuit.
Claims (1)
現確率とが知られている情報に対し割当るべき符
号を決定する符号化方法において、 (イ) 上記情報源のそれぞれのシンボルがそそれぞ
れの出現確率で含まれているシンボルの集合の
うちからその要素の総数の1/2以下の数を有す
る1種類のシンボルを選び、そのシンボルに
“1”を対応させ他のシンボルに“0”を対応
させた系列T1を作成する段階と、 (ロ) 上記系列T1のうち“0”を対応させたシン
ボルの集合のうちからその要素総数の1/2以下
の数を有する1種類のシンボルを選び、そのシ
ンボルに“1”を対応させ他のシンボルに
“0”を対応させた系列T2を作成する段階と、 (ハ) 上記(ロ)の段階をくり返し、すぐ前の段階によ
つて得られた系列To-1のうち“0”を対応さ
せたシンボルの集合のうちからその要素の総数
の1/2以下の数を有する1種類のシンボルを選
び、そのシンボルに“1”を対応させ他のシン
ボルに“0”を対応させた系列Toを作成し、
nが上記シンボルの種類数rから1を減じた値
になるまで繰り返す段階と、 (ニ) このようにして得られたそれぞれの系列
T1,T2,…Tr-1を、それぞれの系列ごとに、
そのうちに含まれる“1”の発生確率を計算
し、それにより2元系列の冗長度を除去する符
号変換を行う段階とを有することを特徴とする
符号化方法。[Claims] 1. In an encoding method for determining a code to be assigned to information for which the number of types of symbols and the appearance probability of each symbol are known, (a) each symbol of the above information source is Select one type of symbol whose number is less than or equal to 1/2 of the total number of elements from the set of symbols included in each probability of appearance, and associate "1" with that symbol and assign "1" to the other symbols. (b) A step of creating a series T 1 in which "0" is associated with each other in the series T 1 ; Steps of selecting a type of symbol and creating a series T 2 in which "1" corresponds to that symbol and "0" corresponds to other symbols, and (c) repeating the step (b) above, Select one type of symbol whose number is less than or equal to 1/2 of the total number of elements from the set of symbols that correspond to “0” in the sequence T o-1 obtained in the step, and Create a series T o that corresponds to “1” and other symbols to “0”,
a step of repeating until n becomes the value obtained by subtracting 1 from the number of types of symbols r, and (d) each sequence obtained in this way.
T 1 , T 2 ,...T r-1 for each series,
1. An encoding method comprising the step of calculating the probability of occurrence of "1" included in the binary sequence and performing code conversion to remove redundancy of the binary sequence.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6823277A JPS542639A (en) | 1977-06-08 | 1977-06-08 | Coding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6823277A JPS542639A (en) | 1977-06-08 | 1977-06-08 | Coding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS542639A JPS542639A (en) | 1979-01-10 |
| JPS6139770B2 true JPS6139770B2 (en) | 1986-09-05 |
Family
ID=13367829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6823277A Granted JPS542639A (en) | 1977-06-08 | 1977-06-08 | Coding method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS542639A (en) |
-
1977
- 1977-06-08 JP JP6823277A patent/JPS542639A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS542639A (en) | 1979-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454546A (en) | Band compression device for shaded image | |
| US5045852A (en) | Dynamic model selection during data compression | |
| US6411231B1 (en) | Encoding, decoding, and probability estimation method | |
| JPS6126737B2 (en) | ||
| KR19990014761A (en) | Digital information signal encoding method and apparatus | |
| US5694128A (en) | Tree structured binary arithmetic coder | |
| US5115241A (en) | Predictive coding device with increased resolution | |
| US4744085A (en) | Data processing device | |
| EP0658982B1 (en) | System for bi-level symbol coding-decoding with saved storage and method for the same | |
| JP3080149B2 (en) | Pattern encoding method and decoding method, and encoding apparatus and decoding apparatus using the method | |
| US20180205952A1 (en) | Method and apparatus for performing arithmetic coding by limited carry operation | |
| US5034742A (en) | Message compression encoder and encoding method for a communication channel | |
| US6385341B1 (en) | Technique for decoding variable length data codes | |
| JPS60154776A (en) | Coding and decoding system | |
| JPS6139770B2 (en) | ||
| JP2924416B2 (en) | High efficiency coding method | |
| EP0047382A2 (en) | Adaptive compression encoding of a binary-source symbol string | |
| JP2812064B2 (en) | Image processing device | |
| JPH0213511B2 (en) | ||
| US5151791A (en) | Efficient encoding of picture signal | |
| JP2891818B2 (en) | Encoding device | |
| JP2776075B2 (en) | Transmission method of variable length coded data | |
| JPS6051826B2 (en) | encoding device | |
| JPH03135116A (en) | Error control system | |
| JPH06152988A (en) | Variable-length code decoding device |