JPS6141198B2 - - Google Patents
Info
- Publication number
- JPS6141198B2 JPS6141198B2 JP15596079A JP15596079A JPS6141198B2 JP S6141198 B2 JPS6141198 B2 JP S6141198B2 JP 15596079 A JP15596079 A JP 15596079A JP 15596079 A JP15596079 A JP 15596079A JP S6141198 B2 JPS6141198 B2 JP S6141198B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- display
- telephone
- dmab
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/82—Line monitoring circuits for call progress or status discrimination
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【発明の詳細な説明】
本発明は端末装置の回線状態を表示する方式に
関するもので、さらに詳しく云えば、複数の外線
あるいは内線相互通話回線を有し、これら各回線
の状態を表示する表示装置を有する電話機を端末
装置とする電話装置システムにおける端末装置の
回線状態表示方式に関するものである。
関するもので、さらに詳しく云えば、複数の外線
あるいは内線相互通話回線を有し、これら各回線
の状態を表示する表示装置を有する電話機を端末
装置とする電話装置システムにおける端末装置の
回線状態表示方式に関するものである。
従来この種の表示方式は、点灯，消灯あるいは
長い周期の点灯・消灯の繰り返しなどによつて行
なわれており、１つの発光素子あるいはランプに
て表示する表示の種類は点滅周期が長い故に少い
種類であつた。また、近年、ボタン電話装置にお
いては従来よりも多くの新規な機能が要求される
ようになり、回線の状態も多くの状態を表示しな
ければならなくなつた。
長い周期の点灯・消灯の繰り返しなどによつて行
なわれており、１つの発光素子あるいはランプに
て表示する表示の種類は点滅周期が長い故に少い
種類であつた。また、近年、ボタン電話装置にお
いては従来よりも多くの新規な機能が要求される
ようになり、回線の状態も多くの状態を表示しな
ければならなくなつた。
一方、最近、主装置にマイクロコンピユータな
どを搭載した装置も現われてきたが、このような
装置においても呼処理等、いわゆる持続処理など
の負荷も大きいために、処理能力の面から高速点
滅を含んだ多くの表示および種類を得るには技術
的に困難である。この困難さは、高速で点灯信号
（オン信号），消灯信号（オフ信号）を繰り返し出
力しなければならない上に、端末であるボタン電
話機は多数有り、かつそれぞれが多数の回線を表
示する発光素子あるいはランプを有するため、極
めて多数の発光素子，ランプが制御対象となり、
処理能力の面から大きな負荷となることにある。
どを搭載した装置も現われてきたが、このような
装置においても呼処理等、いわゆる持続処理など
の負荷も大きいために、処理能力の面から高速点
滅を含んだ多くの表示および種類を得るには技術
的に困難である。この困難さは、高速で点灯信号
（オン信号），消灯信号（オフ信号）を繰り返し出
力しなければならない上に、端末であるボタン電
話機は多数有り、かつそれぞれが多数の回線を表
示する発光素子あるいはランプを有するため、極
めて多数の発光素子，ランプが制御対象となり、
処理能力の面から大きな負荷となることにある。
本発明は以上の点に鑑み、このような問題を解
決すべくなされたもので、その目的は回線の状態
表示に高速の発光素子，ランプなどの表示素子の
点滅を得られるようになし、１つの表示素子に多
くの種類の表示を行ない得る端末装置の回線状態
表示方式を提供することにある。
決すべくなされたもので、その目的は回線の状態
表示に高速の発光素子，ランプなどの表示素子の
点滅を得られるようになし、１つの表示素子に多
くの種類の表示を行ない得る端末装置の回線状態
表示方式を提供することにある。
このような目的を達成するために、本発明は、
予め定められた最小点灯時間しくしは最小滅灯時
間（１周期）中にダイレクト・メモリ・アクセ
ス・バツフアーに書き込まれている電話機毎の表
示素子点灯もしくは消灯情報を各電話機毎に送出
させるようにしたもので、以下、図面に基づき本
発明の実施例を詳細に説明する。
予め定められた最小点灯時間しくしは最小滅灯時
間（１周期）中にダイレクト・メモリ・アクセ
ス・バツフアーに書き込まれている電話機毎の表
示素子点灯もしくは消灯情報を各電話機毎に送出
させるようにしたもので、以下、図面に基づき本
発明の実施例を詳細に説明する。
第１図は本発明による端末装置の回線状態表示
方式の一実施例を示すブロツク図で、説明に必要
な部分のみを示す。図において、CPUは主装置
MSに設けられたマイクロコンピユータで、この
マイクロコンピユータCPUは、端末の電話機か
らの入力とメモリMEMの予め定められた入力デ
ータIDとを照合する一致回路ACと、この一致回
路ACの出力により起動されメモリMEM内の入力
データIDを選択するデータ選択回路DSCとから
構成されている。DMA―BFはダイレクト・メモ
リ・アクセス（以下、DMAと略称す）バツフア
ーで、このDMAバツフアーDMA―BFは複数の
DMAバツフアーDMAB―１〜DMAB―oから構成
されている。ここで、DMAバツフアーDMA―
BFはマイクロコンピユータCPUとの間で高速に
データの転送を行なう際に、マイクロコンピユー
タCPUとDMA転送をリクエストする周辺機器の
制御部とのバツフアーの役目をなすインターフエ
イスである。
方式の一実施例を示すブロツク図で、説明に必要
な部分のみを示す。図において、CPUは主装置
MSに設けられたマイクロコンピユータで、この
マイクロコンピユータCPUは、端末の電話機か
らの入力とメモリMEMの予め定められた入力デ
ータIDとを照合する一致回路ACと、この一致回
路ACの出力により起動されメモリMEM内の入力
データIDを選択するデータ選択回路DSCとから
構成されている。DMA―BFはダイレクト・メモ
リ・アクセス（以下、DMAと略称す）バツフア
ーで、このDMAバツフアーDMA―BFは複数の
DMAバツフアーDMAB―１〜DMAB―oから構成
されている。ここで、DMAバツフアーDMA―
BFはマイクロコンピユータCPUとの間で高速に
データの転送を行なう際に、マイクロコンピユー
タCPUとDMA転送をリクエストする周辺機器の
制御部とのバツフアーの役目をなすインターフエ
イスである。
CONTは回線の状態を端末装置の電話機に表示
する表示情報を制御する制御部で、この制御部
は、DMAバツフアーDMA―BF内のDMABのど
の番地を読み出すかを指示する（アドレスを決め
る）アドレス生成部ADCと、クロツクパルスCL
を計数するアドレス生成部ADCに同期出力する
カウンタCNTと、クロツクパルスCLを入力とし
DMAバツフアーDMABの選択された番地のうち
のどの時間を読み出すかを決める読み出しパルス
発生回路RPGと、クロツクパルスCLを入力と
し、電話機の番地（No.）に対応したクロツクを計
数する計数回路COUNTおよびこの計数回路
COUNTの出力を入力としその入力の組み合わせ
に対応する出力信号が現われるデコーダDECと
から構成されている。A1，A2…A4はDMAバツフ
アーDMA―BFのDMAB―１〜DMAB―oからの
表示情報出力とデコーダDECの出力との論理積
をとるアンドゲート、INT1，INT2…INT4はアン
ドゲートA1〜A4の出力端と端末装置の電話機
TEL1，TEL2…TEL4との間の情報伝送のための
電話機インターフエイスである。
する表示情報を制御する制御部で、この制御部
は、DMAバツフアーDMA―BF内のDMABのど
の番地を読み出すかを指示する（アドレスを決め
る）アドレス生成部ADCと、クロツクパルスCL
を計数するアドレス生成部ADCに同期出力する
カウンタCNTと、クロツクパルスCLを入力とし
DMAバツフアーDMABの選択された番地のうち
のどの時間を読み出すかを決める読み出しパルス
発生回路RPGと、クロツクパルスCLを入力と
し、電話機の番地（No.）に対応したクロツクを計
数する計数回路COUNTおよびこの計数回路
COUNTの出力を入力としその入力の組み合わせ
に対応する出力信号が現われるデコーダDECと
から構成されている。A1，A2…A4はDMAバツフ
アーDMA―BFのDMAB―１〜DMAB―oからの
表示情報出力とデコーダDECの出力との論理積
をとるアンドゲート、INT1，INT2…INT4はアン
ドゲートA1〜A4の出力端と端末装置の電話機
TEL1，TEL2…TEL4との間の情報伝送のための
電話機インターフエイスである。
つぎにこの第１図に示す実施例の動作を説明す
る。まず、マイクロコンピユータCPUの一致回
路ACに電話機TEL1〜TEL4のいずれからの入力
が印加されると、一致回路ACの出力によりデー
タ選択回路DSCが起動してメモリMEM内の入力
データIDを選択する。これと同時に、電話機
TEL1〜TEL4からの入力とメモリMEMの予め定
められた入力データIDが一致回路ACによつて照
合される。そして両者が一致したとき書き込み信
号WSがDMAバツフアーDMA―BFのDMAB―１
〜DMAB―oの書き込みゲートを開くと、メモリ
MEM内の入力データIDに対応したランプデータ
LDがDMAバツフアーDMAB―１〜DMAB―oに
それぞれ書き込まれる。すなわち、端末装置の回
線状態が替つたときに、ｎ個のDMAバツフアー
DMAB―１〜DMAB―oのすべてに対し一勢にか
つオンとオフ双方の表示情報の書き込みを行な
う。
る。まず、マイクロコンピユータCPUの一致回
路ACに電話機TEL1〜TEL4のいずれからの入力
が印加されると、一致回路ACの出力によりデー
タ選択回路DSCが起動してメモリMEM内の入力
データIDを選択する。これと同時に、電話機
TEL1〜TEL4からの入力とメモリMEMの予め定
められた入力データIDが一致回路ACによつて照
合される。そして両者が一致したとき書き込み信
号WSがDMAバツフアーDMA―BFのDMAB―１
〜DMAB―oの書き込みゲートを開くと、メモリ
MEM内の入力データIDに対応したランプデータ
LDがDMAバツフアーDMAB―１〜DMAB―oに
それぞれ書き込まれる。すなわち、端末装置の回
線状態が替つたときに、ｎ個のDMAバツフアー
DMAB―１〜DMAB―oのすべてに対し一勢にか
つオンとオフ双方の表示情報の書き込みを行な
う。
一方、制御部CONTにおいては、アドレス生成
部ADCによつてDMAバツフアーDMA―BFの
DMAB―１〜DMAB―oのいずれを選択するかを
決め、また、読み出しパルス発生回路RPGによ
つてDMAバツフアーDMA―BFの選択された１
つの番地のうちどの時間を読み出すかを決め、ま
た、計数回路COUNTによつてクロツクパルス
CLを計数し、この計数出力をデコーダDECによ
つて解読した信号をアンドゲートA1〜A4に一方
の入力端に入れる。これと同時に、DMAバツフ
アーDMA―BFに対しアドレス生成部ADCからア
ドレス信号ASを、読み出しパルス発生回路RPG
から読み出し信号RSを入力しているので、DMA
バツフアーDMA―BFのDMAB―１〜DMAB―o
からは書き込まれている内容がアンドゲートA1
〜A4の他方の入力端の入力となる。このこと
は、クロツクパルスCLごとに電話機インタフエ
ースINT1〜INT4に入るDMAバツフアーDMA―
BFの出力が変わつていることを示している。
部ADCによつてDMAバツフアーDMA―BFの
DMAB―１〜DMAB―oのいずれを選択するかを
決め、また、読み出しパルス発生回路RPGによ
つてDMAバツフアーDMA―BFの選択された１
つの番地のうちどの時間を読み出すかを決め、ま
た、計数回路COUNTによつてクロツクパルス
CLを計数し、この計数出力をデコーダDECによ
つて解読した信号をアンドゲートA1〜A4に一方
の入力端に入れる。これと同時に、DMAバツフ
アーDMA―BFに対しアドレス生成部ADCからア
ドレス信号ASを、読み出しパルス発生回路RPG
から読み出し信号RSを入力しているので、DMA
バツフアーDMA―BFのDMAB―１〜DMAB―o
からは書き込まれている内容がアンドゲートA1
〜A4の他方の入力端の入力となる。このこと
は、クロツクパルスCLごとに電話機インタフエ
ースINT1〜INT4に入るDMAバツフアーDMA―
BFの出力が変わつていることを示している。
しかして、電話機インターフエースINT1〜
INT4および電話機TEL1〜TEL4はオン・オフに
関しては情報に何ら加工することなく、忠実に伝
送およびオン点灯・オフ消灯となる。
INT4および電話機TEL1〜TEL4はオン・オフに
関しては情報に何ら加工することなく、忠実に伝
送およびオン点灯・オフ消灯となる。
第２図および第３図は端末の電話機を４台と
し、回線を１つに限つた場合についてそれぞれ
DMAバツフアーDMA―BF（DMAB―１〜
DMAB―o）に書き込まれる内容の一例を示した
動作説明図で、第２図に示すように書き込まれた
場合の各電話機TEL1〜TEL4へ送出される信号
を第３図に示した。第３図は各電話機の点灯，消
灯と完全に一致する。
し、回線を１つに限つた場合についてそれぞれ
DMAバツフアーDMA―BF（DMAB―１〜
DMAB―o）に書き込まれる内容の一例を示した
動作説明図で、第２図に示すように書き込まれた
場合の各電話機TEL1〜TEL4へ送出される信号
を第３図に示した。第３図は各電話機の点灯，消
灯と完全に一致する。
なお、第２図において、１，０は“１”，“０”
の２値信号を示し、１（点灯），０（消灯）の表
示情報であり、，，，はそれぞれ電話機
１（TEL1）用，電話機２（TEL2）用，電話機３
（TEL3）用，電話機４（TEL4）用の各データを示
したものである、また、第３図において、ａ，
ｂ，ｃ，ｄはそれぞれ電話機１（TEL1）〜電話
機４（TEL4）のデータを示したものである。
の２値信号を示し、１（点灯），０（消灯）の表
示情報であり、，，，はそれぞれ電話機
１（TEL1）用，電話機２（TEL2）用，電話機３
（TEL3）用，電話機４（TEL4）用の各データを示
したものである、また、第３図において、ａ，
ｂ，ｃ，ｄはそれぞれ電話機１（TEL1）〜電話
機４（TEL4）のデータを示したものである。
これは次のように動作する。まず、第３図に示
す時間t1に第２図のDMAバツフアーDMAB―１
の内容が読み出され、時間t2にDMAB―２の内容
が読み出され、以下、時間ｔoにてDMAB―oまで
順次読み出されていく。そして、これをそのまま
出力すると、第３図ａ〜ｄに示すように、各電話
機TEL1〜TEL4のデータのオン・オフに対応し
て各電話機の発光素子またはランプの表示素子は
点滅する。
す時間t1に第２図のDMAバツフアーDMAB―１
の内容が読み出され、時間t2にDMAB―２の内容
が読み出され、以下、時間ｔoにてDMAB―oまで
順次読み出されていく。そして、これをそのまま
出力すると、第３図ａ〜ｄに示すように、各電話
機TEL1〜TEL4のデータのオン・オフに対応し
て各電話機の発光素子またはランプの表示素子は
点滅する。
第４図は第１図の動作説明に供する図で、第１
図の制御部CONTにおける読み出しパルス発生回
路RPGを制御する同期パルスSPの一例を示した
ものである。そして、予め定められた最小点灯時
間T1もしくは最小滅灯時間T1′（１周期）中に
DMAバツフアーDMA―BFに書き込まれている
電話機毎の発光素子またはランプの表示素子の点
灯もしくは消灯情報“１”，“０”（“１”（点灯），
“０”（消灯））を各電話機TEL1〜TEL4に送出さ
せるように構成されている。
図の制御部CONTにおける読み出しパルス発生回
路RPGを制御する同期パルスSPの一例を示した
ものである。そして、予め定められた最小点灯時
間T1もしくは最小滅灯時間T1′（１周期）中に
DMAバツフアーDMA―BFに書き込まれている
電話機毎の発光素子またはランプの表示素子の点
灯もしくは消灯情報“１”，“０”（“１”（点灯），
“０”（消灯））を各電話機TEL1〜TEL4に送出さ
せるように構成されている。
なお、上記実施例においては４台の電話機の１
つの回線に４種類の表示をする場合を例にとつて
説明したが、本発明はこれに限定されるものでは
なく、必要に応じてより多数の電話機あるいはよ
り多数の回線を扱う場合には、これに対応して
DMAバツフアーDMA―BFに内蔵の多重化され
たBMABをそれぞれ大きくすればよい。ここで、
第２図に示したように、個々のDMAバツフアー
は互いに全く同じデータ構造でかつ同じデータの
並びにする必要がある。
つの回線に４種類の表示をする場合を例にとつて
説明したが、本発明はこれに限定されるものでは
なく、必要に応じてより多数の電話機あるいはよ
り多数の回線を扱う場合には、これに対応して
DMAバツフアーDMA―BFに内蔵の多重化され
たBMABをそれぞれ大きくすればよい。ここで、
第２図に示したように、個々のDMAバツフアー
は互いに全く同じデータ構造でかつ同じデータの
並びにする必要がある。
以上本発明の構成および動作について説明して
が、多重化の規模についてはDMAバツフアーへ
の転送速度および表示の種類と、マイクロコンピ
ユータCPUの処理能力の比較で定めればよい問
題であり、本発明の点灯信号，消灯信号の双方を
一度に多重化されたDMAバツフアーに書き込
み、それをDMAの制御部が時分割に読み出して
いくことにより、マイクロコンピユータの処理能
力を補なうという本質とは別個である。
が、多重化の規模についてはDMAバツフアーへ
の転送速度および表示の種類と、マイクロコンピ
ユータCPUの処理能力の比較で定めればよい問
題であり、本発明の点灯信号，消灯信号の双方を
一度に多重化されたDMAバツフアーに書き込
み、それをDMAの制御部が時分割に読み出して
いくことにより、マイクロコンピユータの処理能
力を補なうという本質とは別個である。
以上の説明から明らかなように、本発明によれ
ば、コンピユータがプログラムを実行している最
中でも端末装置の回線状態表示を乱すことなく直
接メモリ部とのデータの授受を行なうことができ
ると共に、多数の表示の種類を得るためにも、コ
ンピユータ等に対し大きな負荷をかけることなく
できるので、実用上の効果は極めて大である。ま
た、回線の状態表示に高速の表示素子の点滅が得
られると共に、１つの表示素子に多くの種類の表
示を行なうことができるという点においても極め
て有効である。
ば、コンピユータがプログラムを実行している最
中でも端末装置の回線状態表示を乱すことなく直
接メモリ部とのデータの授受を行なうことができ
ると共に、多数の表示の種類を得るためにも、コ
ンピユータ等に対し大きな負荷をかけることなく
できるので、実用上の効果は極めて大である。ま
た、回線の状態表示に高速の表示素子の点滅が得
られると共に、１つの表示素子に多くの種類の表
示を行なうことができるという点においても極め
て有効である。
第１図は本発明による端末装置の回線状態表示
方式の一実施例を示すブロツク図、第２図、第３
図、第４図は第１図の実施例の動作説明図であ
る。 CPU……コンピユータ、DMA―BF，DMAB―
１〜DMAB―o……ダイレクト・メモリ・アクセ
ス・バツフアー、CONT……制御部、TEL1〜
TELo……電話機。
方式の一実施例を示すブロツク図、第２図、第３
図、第４図は第１図の実施例の動作説明図であ
る。 CPU……コンピユータ、DMA―BF，DMAB―
１〜DMAB―o……ダイレクト・メモリ・アクセ
ス・バツフアー、CONT……制御部、TEL1〜
TELo……電話機。
Claims (1)
- １ 複数の外線あるいは内線相互通話回線を有
し、これら各回線の状態を表示する表示装置を有
する電話機を端末装置とする電話装置システムに
おいて、主装置にコンピユータを含み、このコン
ピユータからの書き込み信号によつて制御され表
示情報を書き込むダイレクト・メモリ・アクセ
ス・バツフアーと、クロツクパルスに基いて前記
ダイレクト・メモリ・アクセス・バツフアーを制
御すると共に該ダイレクト・メモリ・アクセス・
バツフアーに書き込まれた表示情報の出力を制御
する制御部とを備え、予め定められた最小点灯時
間もしくは最小消灯時間中に前記ダイレクト・メ
モリ・アクセス・バツフアーに書き込まれている
電話機毎の表示素子点灯もしくは消灯情報を各電
話機に送出せしめるようにしたことを特徴とする
端末装置の回線状態表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15596079A JPS5679595A (en) | 1979-11-30 | 1979-11-30 | Display system of line status for terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15596079A JPS5679595A (en) | 1979-11-30 | 1979-11-30 | Display system of line status for terminal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5679595A JPS5679595A (en) | 1981-06-30 |
| JPS6141198B2 true JPS6141198B2 (ja) | 1986-09-12 |
Family
ID=15617286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15596079A Granted JPS5679595A (en) | 1979-11-30 | 1979-11-30 | Display system of line status for terminal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5679595A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114511B2 (ja) * | 1985-07-10 | 1995-12-06 | 松下電器産業株式会社 | ボタン電話装置 |
| JPS6424552A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Pilot lamp blinking control system |
-
1979
- 1979-11-30 JP JP15596079A patent/JPS5679595A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5679595A (en) | 1981-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733346A (en) | Data processor with multiple register blocks | |
| KR890007157A (ko) | 데이타 프로세서 | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US4535453A (en) | Signaling input/output processing module for a telecommunication system | |
| GB1315711A (en) | Distributed priority of access to a computer unit | |
| JPS6141198B2 (ja) | ||
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPH043159B2 (ja) | ||
| SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
| JPS6378260A (ja) | 入出力装置制御方式 | |
| JPS5851466B2 (ja) | 回線状態表示器の制御方式 | |
| JPS63733A (ja) | プログラム実行処理方式 | |
| SU642771A1 (ru) | Устройство дл управлени обменом информации из блоков пам ти | |
| JPH1115730A (ja) | メモリバンク切替装置 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH0573484A (ja) | 情報処理システム | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPH02114392A (ja) | マイクロコンピュータ | |
| JPS5920031A (ja) | デ−タ転送装置 | |
| JPH01183753A (ja) | 入出力制御装置 | |
| JPS6259344B2 (ja) | ||
| JPH01136189A (ja) | マイクロコンピュータ |