JPS6143883B2 - - Google Patents
Info
- Publication number
- JPS6143883B2 JPS6143883B2 JP52023387A JP2338777A JPS6143883B2 JP S6143883 B2 JPS6143883 B2 JP S6143883B2 JP 52023387 A JP52023387 A JP 52023387A JP 2338777 A JP2338777 A JP 2338777A JP S6143883 B2 JPS6143883 B2 JP S6143883B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- memory
- time
- waveform generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/80—Generating trains of sinusoidal oscillations
Landscapes
- Analogue/Digital Conversion (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は任意のアナログ波形を発生する任意波
形発生方式に係る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an arbitrary waveform generation method for generating an arbitrary analog waveform.
任意の波形を発生させる方式は種々ある。たと
えばメモリの所定アドレスに予め発生すべき発生
データを発生順に記憶させておき順次メモリをア
クセスして発生データを読出しこれをDAコンバ
ータを介してアナログ値として任意アナログ波形
を発生させる方式もその1つである。 There are various methods for generating arbitrary waveforms. For example, one method is to store generated data to be generated in advance at a predetermined address in memory in the order of generation, access the memory sequentially, read out the generated data, and generate an arbitrary analog waveform as an analog value via a DA converter. It is.
この従来例においては第1図の如く波形データ
を発生順に記憶するメモリMEMと該メモリより
読出された波形データを順次アナログ値に変換す
るDAコンバータDACと指令情報を与えられ前記
メモリを所定の順序でアクセスするメモリコント
ローラMCOTとが設けられている。すなわち、
メモリMEMの大きさを1024ワードとし、第2図
の如き波形を発生する場合には予じめ所定時間間
隔で該波形を分割し各時刻における電圧値を波形
データとして順次メモリに、アドレスと時刻を対
応させて記憶しておき、該アナログ波形発生に際
しては指令情報をコントローラMCOTでデコー
ドして該波形のデータが記憶されている先頭アド
レスより順次一定時間毎にメモリをアクセスしD
―AコンバータDACに読出し、DAコンバータで
これをアナログ値に変換することにより任意波形
を発生している。 In this conventional example, as shown in Fig. 1, there is a memory MEM that stores waveform data in the order of generation, a DA converter DAC that sequentially converts the waveform data read from the memory into analog values, and a DA converter DAC that is given command information and stores the memory in a predetermined order. A memory controller MCOT is provided for access. That is,
When the size of the memory MEM is 1024 words and a waveform as shown in Fig. 2 is to be generated, the waveform is divided at predetermined time intervals in advance and the voltage value at each time is sequentially stored in the memory as waveform data at the address and time. When generating the analog waveform, the command information is decoded by the controller MCOT and the memory is sequentially accessed at regular intervals starting from the first address where the data of the waveform is stored.
- An arbitrary waveform is generated by reading it to the A converter DAC and converting it to an analog value using the DA converter.
しかしながら、かかる従来の方式においては一
定電圧が長時間継続する場合であつても該時間を
分割し各時刻における前記一定電圧を波形データ
として記憶しなければならず又、同一波形が繰返
えされる場合であつてもその都度各時刻における
電圧値をメモリに記憶せしめなければならなかつ
た。このため従来の任意波形発生方式においては
極めて大量のメモリを必要としコストアツプの原
因となつていた。又、いかなる波形に際しても各
時刻における電圧値をメモリに記憶せしめておか
なければならずデータの作成、記憶が面倒であつ
た。しかるに、本発明はかかる従来の欠点を除去
した新規な任意波形発生方式を提供するものであ
り、この目的は、発生すべき波形の所定箇所にお
ける値を示す波形発生データと少なくとも該波形
発生データの発生時間を指示する情報を含むコン
トロールデータとから成り同一アドレスの格納領
域に格納された情報が異なる波形発生データ毎に
異なるアドレスを割付けられて格納されたメモリ
と、前記波形発生データが与えられこれをアナロ
グ電圧に変換するD―Aコンバータと、前記メモ
リにアドレスを与え前記情報を順次読出して任意
の波形を発生させるコントローラとを備え、該メ
モリより読出された情報のうち、波形発生データ
を該D―Aコンバータに与えると共に、コントロ
ールデータを該コントローラに入力するように
し、該コントローラは入力されるコントロールデ
ータに基づいて次の情報を読出す迄の読出し時間
を制御するようにしたことを特徴とする任意波形
発生方式により達成される。 However, in such conventional methods, even when a constant voltage continues for a long time, the time must be divided and the constant voltage at each time must be stored as waveform data, and the same waveform is repeated. However, even if the voltage value at each time is different, it is necessary to store the voltage value at each time in the memory. For this reason, the conventional arbitrary waveform generation method requires an extremely large amount of memory, causing an increase in costs. Furthermore, for any waveform, the voltage value at each time must be stored in a memory, making it troublesome to create and store data. However, the present invention provides a new arbitrary waveform generation method that eliminates such conventional drawbacks.The purpose of this invention is to provide a new arbitrary waveform generation method that eliminates such conventional drawbacks. a memory comprising control data including information indicating the generation time, in which information stored in a storage area at the same address is assigned a different address for each waveform generation data, and a memory to which the waveform generation data is supplied; a D-A converter that converts the data into an analog voltage, and a controller that gives an address to the memory and sequentially reads out the information to generate an arbitrary waveform. The control data is supplied to the D-A converter and is also input to the controller, and the controller controls the read time until the next information is read based on the input control data. This is achieved using an arbitrary waveform generation method.
即ち、メモリに記憶された所定の番地の情報を
読出し、この情報よりコントロールビツトよりホ
ールド時間を示すビツトの内容を参照して次のア
ドレスを読出す時間を決定する従つて、メモリよ
りDA変換器の出力に送るデータビツトは、一定
時間同じ状態を保持するようなDA変換器であれ
ば良い。 That is, information at a predetermined address stored in the memory is read out, and based on this information, the time to read the next address is determined by referring to the contents of the bit indicating the hold time from the control bit. The data bits sent to the output of the DA converter may be any type of DA converter that maintains the same state for a certain period of time.
このように構成すれば先に説明した第2図のよ
うな波形を出力する時、特に波形のピーク部分に
おいて同一状態が一定時間続くようになつている
がこの部分はこのコントロールビツトにより時間
を指定すればよく結局、各ピーク部分のデータは
一個で済む事になる。 With this configuration, when outputting the waveform shown in Figure 2 explained above, the same state will continue for a certain period of time, especially at the peak part of the waveform, but this part can be specified by the control bit. In the end, you only need one piece of data for each peak.
従つて従来に比してメモリの容量を削減する事
が出来る。 Therefore, the memory capacity can be reduced compared to the conventional method.
尚、この場合、第2図においてはあまり、同一
状態を保持する波形でないが、矩形波等の出力の
場合は大幅に節約する事が出来る。 In this case, although the waveform in FIG. 2 does not maintain the same state very much, it is possible to save a lot of money if the output is a rectangular wave or the like.
又、矩形波のようにある値を交互に一定時間続
くような場合にはサブルーチン命令を使い、1サ
イクルの波形に必要な複数番地のデータをサイク
リツクに読出せば、先のホールド時間の設定とと
もに飛躍的にメモリの節約を行う事が出来る。 Also, when a certain value continues alternately for a certain period of time, such as a square wave, if you use a subroutine command and cyclically read the data at multiple addresses required for one cycle of the waveform, you can set the hold time as well as the previous hold time setting. You can dramatically save memory.
以下、本発明を図面に従つて詳細に説明する。
第3図はメモリに記憶させる本発明にかかる情報
のフオーマツトであり、1ワード16ビツトにより
構成し、0〜2ビツトでホールド時間を指示し、
3〜4ビツトでブランチ命令、サブルーチン命
令、外部制御指令等の命令を指示し、5〜15ビツ
トで発生データを指示するようになつている。
尚、以後0〜4ビツトをコントロールビツト、5
〜15ビツトをデータビツトという。 Hereinafter, the present invention will be explained in detail with reference to the drawings.
FIG. 3 shows the format of information according to the present invention to be stored in the memory. One word consists of 16 bits, and 0 to 2 bits indicate the hold time.
3 to 4 bits indicate instructions such as branch instructions, subroutine instructions, external control instructions, etc., and 5 to 15 bits indicate generated data.
From now on, bits 0 to 4 will be used as control bits, and bits 5 and 5 will be used as control bits.
~15 bits are called data bits.
しかるにホールド時間は3ビツト構成で指示す
るようになつているから、8(=23)種類の時間
を指示できる。 However, since the hold time is designated using a 3-bit configuration, eight (=2 3 ) types of time can be designated.
又、3〜4ビツトの内容が“01”であればブラ
ンチ命令“10”であればサブルーチン命令、
“11”であれば外部制御指令であるとしている。
さて、ホールド時間命令はDAコンバータの出力
電圧を指示時間だけ、一定に保持する命令であ
り、この命令により従来方式の如く同一データを
必要時間分割して各時刻に対応するアドレスに記
憶させることは不要となりメモリ容量の節約が可
能となる。 Also, if the content of the 3rd to 4th bits is “01”, it is a branch instruction; if it is “10”, it is a subroutine instruction;
If it is "11", it is considered to be an external control command.
Now, the hold time command is a command to hold the output voltage of the DA converter constant for a specified time, and with this command, it is not possible to divide the same data over the necessary time and store it in the address corresponding to each time as in the conventional method. This makes it unnecessary, allowing memory capacity to be saved.
ブランチ命令は該ブランチ命令が記憶せられて
いる次のアドレス即ち次に読出されるアドレスの
データビツトにより指示されているアドレスから
波形データを読出せという命令であり、この命令
により現在発生せられている波形の一部削除、繰
辺しなどの変更が容易となり、又メモリの節約が
可能となる。 A branch instruction is an instruction to read waveform data from the next address where the branch instruction is stored, that is, the address indicated by the data bits of the address to be read next. It becomes easy to make changes such as deleting part of the existing waveform or redrawing it, and it is also possible to save memory.
サブルーチン命令は次のアドレスのデータビツ
トの内容をサブルーチンの先頭アドレスとみなす
命令であり、サブルーチン内でコントロールビツ
トに復帰情報があるとメインルーチンのもとのア
ドレスに戻る。 The subroutine instruction is an instruction that regards the contents of the data bits at the next address as the start address of the subroutine, and if there is return information in the control bits within the subroutine, the program returns to the original address of the main routine.
これにより一定時間毎の繰返し波形を少ないメ
モリで効率的に発生できる。 As a result, repetitive waveforms can be efficiently generated at fixed time intervals with a small amount of memory.
第4図は本発明に係る任意波形発生器の例であ
り、1はメモリコントローラでありたとえばマイ
クロプロセツサより構成されるもの、線1はメモ
リより読出した情報をコントローラ1に入力する
入力線であり他の符号は第1図と同一部分を示し
ている。 FIG. 4 shows an example of an arbitrary waveform generator according to the present invention, where 1 is a memory controller, for example, composed of a microprocessor, and line 1 is an input line for inputting information read from the memory to the controller 1. Other symbols indicate the same parts as in FIG.
しかるに、マイクロプロセツサ1は読出しデー
タ中のコントロールビツトの内容に応じて予め記
憶せられたプログラムに基いた処理を行い上記ホ
ールド時間制御、ブランチ制御、サブルーチン制
御を行う。 However, the microprocessor 1 performs processing based on a pre-stored program according to the contents of the control bits in the read data, and performs the hold time control, branch control, and subroutine control.
ここで簡単に第3図のように構成されたメモリ
MEMとメモリコントローラ1との動作を説明す
る。 Here, the memory is simply configured as shown in Figure 3.
The operation of MEM and memory controller 1 will be explained.
メモリコントロール1に任意の波形を発生させ
るべく外部より矢印の如く発生波形の指定が入力
されると、この指令にもとずいて、この指定され
た波形を出力する為の先頭番地を指定する。 When a designation of a generated waveform is input to the memory control 1 from the outside as shown by an arrow in order to generate an arbitrary waveform, a leading address for outputting the designated waveform is designated based on this command.
この先頭番地は発生可能な波形の種類分につい
て先頭番地をメモリコントローラ1に蓄積してお
けば良い。 This starting address may be stored in the memory controller 1 for the types of waveforms that can be generated.
このようにして先頭番地を指定してメモリ
MEMより先頭番地が読出されるとこの読出され
た情報の内、データビツトに相当する情報につい
てはDAコンバータDACに出力し、このビツトを
基に所定の波形を出力する為のアナログデータに
変換して出力する。 In this way, specify the starting address and store the memory
When the first address is read from the MEM, the information corresponding to data bits of this read information is output to the DA converter DAC, and based on these bits, it is converted into analog data to output a predetermined waveform. and output it.
一方残りのコントロールビツトは信号線1を介
してメモリコントローラ1に入力され、次に読出
すべき番地、及び次に読出す時間を設定する。 On the other hand, the remaining control bits are input to the memory controller 1 via the signal line 1, and set the address to be read next and the time for the next read.
即ち、先に説明したようにこのコントロールビ
ツトは0〜2ビツト目でホールド時間を設定し、
3〜4ビツトでブランチ、サブルーチン制御を行
う。又、ブランチ・サブルーチン命令については
一般の電子計算機等のプログラムの動作と同一で
あり、細かい動作は省略する。 That is, as explained earlier, this control bit sets the hold time with the 0th to 2nd bits,
Branch and subroutine control are performed using 3 to 4 bits. Furthermore, the branch/subroutine instructions are the same as those of programs for general electronic computers, and detailed operations will be omitted.
かくして、本発明によればメモリ容量を減少で
き、更にはメモリへのデータの記憶法が簡単であ
り安価かつ操作性の良い任意波形発生器を提供で
きる。 Thus, according to the present invention, it is possible to provide an arbitrary waveform generator that can reduce the memory capacity, has a simple method of storing data in the memory, is inexpensive, and has good operability.
第1図は従来の任意波形発生器、第2図は従来
方式を説明するための任意波形、第3図は本発明
に係る記憶情報のフオーマツト、第4図は本発明
に係る任意波形発生器である。
図中、1はメモリコントローラ、MEMはメモ
リ、DACはDAコンバータである。
FIG. 1 shows a conventional arbitrary waveform generator, FIG. 2 shows an arbitrary waveform for explaining the conventional method, FIG. 3 shows a format of stored information according to the present invention, and FIG. 4 shows an arbitrary waveform generator according to the present invention. It is. In the figure, 1 is a memory controller, MEM is a memory, and DAC is a DA converter.
Claims (1)
波形発生データと少なくとも該破形発生データの
発生時間を指示する情報を含むコントロールデー
タとから成り同一アドレスの格納領域に格納され
た情報が異なる波形発生データ毎に異なるアドレ
スを割付けられて格納されたメモリと、前記波形
発生データが与えられこれをアナログ電圧に変換
するD―Aコンバータと、前記メモリにアドレス
を与え前記情報を順次読出して任意の波形を発生
させるコントローラとを備え、 該メモリより読出された情報のうち、波形発生
用データを該D―Aコンバータに与えると共に、
コントロールデータを該コントローラに入力する
ようにし、該コントローラは入力されるコントロ
ールデータに基づいて次の情報を読出す迄の読出
し時間を制御するようにしたことを特徴とする任
意波形発生方式。[Scope of Claims] 1. A waveform generation data indicating a value at a predetermined location of a waveform to be generated and control data including at least information indicating the generation time of the broken waveform generation data, and stored in a storage area at the same address. a memory in which different addresses are assigned and stored for each waveform generation data; a D-A converter to which the waveform generation data is given and converts it into an analog voltage; a controller that sequentially reads data to generate an arbitrary waveform, and provides data for waveform generation among the information read from the memory to the D-A converter;
An arbitrary waveform generation system characterized in that control data is input to the controller, and the controller controls the readout time until the next information is read based on the input control data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338777A JPS53108358A (en) | 1977-03-04 | 1977-03-04 | Generation system of optional wavefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338777A JPS53108358A (en) | 1977-03-04 | 1977-03-04 | Generation system of optional wavefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53108358A JPS53108358A (en) | 1978-09-21 |
| JPS6143883B2 true JPS6143883B2 (en) | 1986-09-30 |
Family
ID=12109098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2338777A Granted JPS53108358A (en) | 1977-03-04 | 1977-03-04 | Generation system of optional wavefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53108358A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984005002A1 (en) * | 1983-06-08 | 1984-12-20 | American Telephone & Telegraph | Multi-function data signal processing method and apparatus |
| JP2545008B2 (en) * | 1991-11-21 | 1996-10-16 | ソニー・テクトロニクス株式会社 | Variable frequency signal generation method |
-
1977
- 1977-03-04 JP JP2338777A patent/JPS53108358A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53108358A (en) | 1978-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900015434A (en) | Signal generator | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JPS6122817B2 (en) | ||
| JPS6143883B2 (en) | ||
| EP0049137A2 (en) | Fixed data reading apparatus and method | |
| JPS61235977A (en) | Kana-kanji converter | |
| EP0367683A3 (en) | Device for decoding instruction code | |
| KR960043756A (en) | Voltage generating method, voltage generating circuit and monitor device | |
| JPS5987567A (en) | Variable length data storage controlling system | |
| JPS6144316B2 (en) | ||
| JPS6349772Y2 (en) | ||
| JP2523662B2 (en) | Memory access circuit | |
| JPH082756Y2 (en) | Image processing device | |
| JPS6061851A (en) | Input and output processor | |
| JPH05275932A (en) | Arbitrary waveform generator | |
| JP2764024B2 (en) | Storage device table indexing method and indexing device | |
| JPH04365096A (en) | Character pattern generator | |
| JPS63157365A (en) | Physical address converter | |
| JPS6255703A (en) | program input device | |
| JPH043874B2 (en) | ||
| JPS62293289A (en) | Character pattern generation circuit | |
| JPS60225253A (en) | Information processing device | |
| JPH01136231A (en) | Memory circuit | |
| JPH03291737A (en) | Memory controller | |
| JPH02125349A (en) | Memory access system |