JPS6143889B2 - - Google Patents
Info
- Publication number
- JPS6143889B2 JPS6143889B2 JP53075613A JP7561378A JPS6143889B2 JP S6143889 B2 JPS6143889 B2 JP S6143889B2 JP 53075613 A JP53075613 A JP 53075613A JP 7561378 A JP7561378 A JP 7561378A JP S6143889 B2 JPS6143889 B2 JP S6143889B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- resistor
- transistor
- pulse noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 53
- 230000007257 malfunction Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明はパルス雑音を検出する為の回路に係
り、特にホワイトノイズ等の連続雑音によつて誤
動作しないパルス雑音検出回路を提供せんとする
ものである。
受信信号中に含まれるパルス雑音を検出し、そ
れによつて信号経路を遮断するゲート回路を制御
して雑音の発生を防止するシステムが公知であ
る。しかして前記システムにおいては、受信信
号、ホワイトノイズ等の連続雑音と区別してパル
ス雑音を検出する回路を必要とするが、そのよう
なパルス雑音検出回路としては、第１図に示す如
きものが考えられる。
第１図において、１は入力端子、２はハイパス
フイルターで、前記入力端子(1)に印加された信号
のうち、パルス雑音及びホワイトノイズ等の連続
雑音の高周波成分（以下入力信号と称す）のみが
前記ハイパスフイルター２の出力端子に得られ
る。そして前記入力信号が、差動増幅回路３に印
加され増幅されて、両波整流回路の４に印加され
る。前記両波整流回路４は、一対の整流トランジ
スタ５及び６から成り、差動増幅回路３の一方の
トランジスタ７の出力信号が他方のトランジスタ
８の出力信号よりも大のとき第１整流トランジス
タ５が導通し、前記他方のトランジスタ７の出力
信号よりも大のとき第２整流トランジスタ６が導
通するように構成されている。そして前記第１及
び第２整流トランジスタ５及び６の共通コレクタ
に出力信号が得られる。
前記両波整流回路４の出力端に得られた信号
は、一方において利得制御信号を発生する為の検
波回路９に印加され、他方においてパルス雑音を
検出する為の検出回路１０に印加される。しかし
て、前記検波回路９は、検波トランジスタ１１と
平滑用コンデンサ１２とを備え、前記両波整流回
路４の出力信号をピーク検波して利得制御信号を
発生する。又、検出回路１０は分圧抵抗１３及び
１４と検出トランジスタ１５とを備え、前記分圧
抵抗１３及び１４で定まる所定レベル以上の信号
が印加された時、前記検出トランジスタ１５が導
通して出力信号を発生するように構成されてい
る。
前記検波回路９の出力信号は差動増幅回路３の
利得を制御する為の制御回路１６の第１及び第２
制御トランジスタ１７及び１８のペースに印加さ
れる。前記第１及び第２制御トランジスタ１７及
び１８のペース及びエミツタは共通接続されてい
るので、同一のコレクタ電流が流れる。前記制御
回路１６は図示の如く接続された４個のダイオー
ド１９，２０，２１及び２２のインピーダンス変
化に基き、差動増幅回路３に印加される入力信号
を制限して利得制御を行うもので、前記４個のダ
イオード１９，２０，２１及び２２のインピーダ
ンス変化は、第２制御トランジスタ１８のコレク
タ電流により制御される。
次に連続雑音の検出レベルとパルス雑音の検出
レベルについて説明する。検出レベルの比較を行
う為、点Ａの電圧を考える。連続雑音レベルに関
しては平滑コンデンサ１２の両端電圧がＶBEに規
制されるので、点Ａにおける電圧もＶBEとなる。
又、パルス雑音レベルに関しては、検出トランジ
スタ１５のベース電圧がＶBEになる時の点Ａの電
圧（ＶA）が検出レベルとなるので、
ＶA＝Ｒ１＋Ｒ２／Ｒ２・ＶBE ……(1)
〔たゞし、R1は抵抗１３の抵抗値、R2は抵抗
１４の抵抗値〕
となる。従つて、第１図において連続雑音とパル
ス雑音との検出レベル比を大とし、連続雑音によ
るパルス雑音の検出回路１０の誤動作を防止する
為には抵抗１３の値を大とすればよいことにな
る。しかしながら、前記抵抗１３の値を大とする
と、第１及び第２整流トランジスタ５及び６の飽
和が早まりパルス雑音が存在しても検出トランジ
スタ１５が導通しないという事態が発生する危険
がある。
本発明は上述の点に鑑み成されたもので、欠点
を生ずること無く連続雑音とパルス雑音との検出
レベル比を増大することの出来る回路を提供せん
とするものである。
以下実施例に基き、図面を参照しながら説明す
る。第２図において、３は利得制御される差動増
幅回路、２３は前記差動増幅回路３の出力信号を
両波整流する為の第１両波整流回路、２４は該第
１両波整流回路２３と同一の特性を有する第２両
波整流回路、２５は前記第１両波整流回路２３の
出力信号をピーク検波する為の検波トランジス
タ、２６は一端がアースに他端がダイオード２７
を介して前記検波トランジスタ２５のペースに接
続された第１抵抗、２８は該第１抵抗２６と並列
接続された複数個の直列接続ダイオードから成る
クリツプ回路、２９は前記第２両波整流回路２４
の出力端にペースが接続された検出トランジス
タ、及び３０は該検出トランジスタ２９のペース
とアース間に接続された第２抵抗である。
次に動作を説明する。第１両波整流回路２３
は、第１図の両波整流回路４と同一の構成であり
同一の動作を行う。そして第２両波整流回路２４
も第１両波整流回路２３と同一の構成であり同一
の動作を行う。差動増幅回路３が作動し、一方の
トランジスタ７の出力信号が他方のトランジスタ
８の出力信号よりも大となると、第１両波整流回
路２３の第１整流トランジスタ３１及び第２両波
整流回路２４の第１整流トランジスタ３２が導通
し、他方のトランジスタ８の出力信号が一方のト
ランジスタ７の出力信号よりも大となると、第１
両波整流回路２３の第２整流トランジスタ３３及
び第２両波整流回路２４の第２整流トランジスタ
３４が導通する。従つて、第１両波整流回路２３
及び第２両波整流回路２４の出力端には同一の両
波整流信号が得られる。
第１両波整流回路２３の出力信号は、検波トラ
ンジスタ２５によつてピーク検波され、平滑コン
デンサ１２で平滑されて利得制御信号となる。そ
の時、前記検波トランジスタ２５のベースに印加
される信号のうちパルス雑音は平滑コンデンサ１
２の充電時定数の為、利得制御信号に対しほとん
ど影響を及ぼさない。そして、前記利得制御信号
は、第１制御トランジスタ１７のベースに印加さ
れて該第１制市御トランジスタ１７を導通せさ
る。前記第１制御トランジスタ１７の導通によ
り、平滑コンデンサ１２の両端電圧はＶBEに固定
される。その為、検波トランジスタ２５のベース
における連続雑音レベルは、略2VBRとなる。従
つて、前記検波トランジスタ２５のベース回路を
構成する第１抵抗２６の一端Ｂの連続雑音に係る
電圧ＶBWは、
ＶBW＝ＶBE ……(2)
となる。一方、第２両波整流回路２４の出力信号
は、パス雑音の検出回路に印加される。いま、第
１及び第２両波整流回路２３及び２４の出力電流
を等しくI0とすれば、点Ｂのパルス雑音に係る電
圧ＶBpは、
ＶBp＝R1・I0 ……(3)
〔ただし、R1は第１抵抗２６の抵抗値〕
となる。又、検出トランジスタ２９のベース（点
Ｃ）の電圧Vcは
Vc＝R2・I0 ……(4)
〔ただし、R2は第２抵抗３０の抵抗値〕
となる。ところで、前記検出トランジスタ２９が
導通した時のベース電圧はＶBEであるから、第(4)
式は、
I0＝１／Ｒ２・ＶBE ……(4)′
と書き直せる。そして、第(3)式及び第(4)′式より
ＶBp＝Ｒ１／Ｒ２・ＶBE ……(5)
と表わすことが出来る。
従つて、点Ｂにおける連続雑音とパルス雑音と
のレベル比は、第(2)及び第(5)式より、
ＶBp／ＶBW＝Ｒ１／Ｒ２ …(6)
となり、第(6)式により第１抵抗２６と第２抵抗３
０との比を大とすれば、検出レベル比が大となる
ことが明らかである。
上述の如く、本発明によれば第１抵抗２６と第
２抵抗３０との比のみによつて検出レベル比を増
大することが出来る。連続雑音による検出回路の
誤動作を防止出来ることが、今や明らかとなつ
た。
しかしながら、何らかの理由により、非常に大
きな検出レベル比が要求された場合、第１抵抗２
６の値をいたずらに大とすると、第１図で述べた
第１及び第２整流トランジスタ５及び６の飽和と
同一の現象が生じる危険がある。
本発明においては、その点も考慮し、複数個の
ダイオードを直列接続して構成したクリツプ回路
２８を前記第１抵抗２６と並列接続し、前記飽和
の防止を計つている。前記クリツプ回路２８の接
続により、第１両波整流回路２３の電流が小であ
る間は、第１抵抗２６を介して電流を流し、前記
電流が大となり、クリツプ回路２８が作動した後
には、前記クリツプ回路２８を通して電流を流し
ているので、第１及び第２整流トランジスタ３１
及び３３が飽和することが無い。
以上述べた如く、本発明によれば、両波整流回
路の増幅度を下げること無く、連続雑音の検出レ
ベルとパルス雑音の検出レベルとの比を大とする
ことが出来るので、パルス雑音の検出回路が連続
雑音によつて誤動作することが無く、有効にパル
ス雑音のみを検出することが出頼る。 DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for detecting pulse noise, and in particular, it is an object of the present invention to provide a pulse noise detection circuit that does not malfunction due to continuous noise such as white noise. 2. Description of the Related Art Systems are known that detect pulse noise contained in a received signal and thereby control a gate circuit that blocks a signal path to prevent the generation of noise. However, in the above system, a circuit is required to detect pulse noise by distinguishing it from continuous noise such as received signals and white noise.As such a pulse noise detection circuit, the one shown in Fig. 1 is considered. It will be done. In Fig. 1, 1 is an input terminal, and 2 is a high-pass filter. Of the signals applied to the input terminal (1), only high frequency components of continuous noise such as pulse noise and white noise (hereinafter referred to as input signals) are used. is obtained at the output terminal of the high-pass filter 2. The input signal is applied to the differential amplifier circuit 3, amplified, and applied to the double-wave rectifier circuit 4. The double-wave rectifier circuit 4 consists of a pair of rectifier transistors 5 and 6, and when the output signal of one transistor 7 of the differential amplifier circuit 3 is larger than the output signal of the other transistor 8, the first rectifier transistor 5 When the output signal of the other transistor 7 is higher than the output signal of the other transistor 7, the second rectifying transistor 6 becomes conductive. An output signal is then obtained at the common collector of the first and second rectifying transistors 5 and 6. The signal obtained at the output end of the double-wave rectifier circuit 4 is applied on one side to a detection circuit 9 for generating a gain control signal, and on the other side to a detection circuit 10 for detecting pulse noise. The detection circuit 9 includes a detection transistor 11 and a smoothing capacitor 12, and peak-detects the output signal of the double-wave rectifier circuit 4 to generate a gain control signal. Further, the detection circuit 10 includes voltage dividing resistors 13 and 14 and a detection transistor 15, and when a signal of a predetermined level or higher determined by the voltage dividing resistors 13 and 14 is applied, the detection transistor 15 becomes conductive and outputs a signal. is configured to occur. The output signal of the detection circuit 9 is sent to the first and second control circuits 16 for controlling the gain of the differential amplifier circuit 3 .
Applied to the pace of control transistors 17 and 18. Since the paces and emitters of the first and second control transistors 17 and 18 are commonly connected, the same collector current flows. The control circuit 16 controls the gain by limiting the input signal applied to the differential amplifier circuit 3 based on the impedance changes of four diodes 19, 20, 21 and 22 connected as shown in the figure. The impedance changes of the four diodes 19, 20, 21 and 22 are controlled by the collector current of the second control transistor 18. Next, the detection level of continuous noise and the detection level of pulse noise will be explained. To compare the detection levels, consider the voltage at point A. Regarding the continuous noise level, since the voltage across the smoothing capacitor 12 is regulated to V BE , the voltage at point A also becomes V BE .
Regarding the pulse noise level, the voltage at point A (V A ) when the base voltage of the detection transistor 15 becomes V BE becomes the detection level, so V A = R 1 + R 2 /R 2 ·V BE ... ...(1) [So, R 1 is the resistance value of the resistor 13, and R 2 is the resistance value of the resistor 14]. Therefore, in FIG. 1, in order to increase the detection level ratio between continuous noise and pulse noise, and to prevent malfunction of pulse noise detection circuit 10 due to continuous noise, it is sufficient to increase the value of resistor 13. Become. However, if the value of the resistor 13 is increased, there is a risk that the first and second rectifier transistors 5 and 6 will be saturated more quickly and the detection transistor 15 will not become conductive even in the presence of pulse noise. The present invention has been made in view of the above points, and it is an object of the present invention to provide a circuit that can increase the detection level ratio between continuous noise and pulse noise without causing any drawbacks. Hereinafter, an explanation will be given based on an example with reference to the drawings. In FIG. 2, 3 is a gain-controlled differential amplifier circuit, 23 is a first double-wave rectifier circuit for double-wave rectification of the output signal of the differential amplifier circuit 3 , and 24 is the first double-wave rectifier circuit. 23 is a second double-wave rectifier circuit having the same characteristics; 25 is a detection transistor for detecting the peak of the output signal of the first double-wave rectifier circuit 23 ; 26 is a diode 27 whose one end is grounded and the other end is a diode 27;
A first resistor 28 is connected to the pace of the detection transistor 25 through a clip circuit consisting of a plurality of series-connected diodes connected in parallel with the first resistor 26, and 29 is the second double-wave rectifier circuit 24.
A detection transistor 29 has a pace connected to its output terminal, and 30 is a second resistor connected between the pace of the detection transistor 29 and ground. Next, the operation will be explained. First double-wave rectifier circuit 23
has the same configuration as the double-wave rectifier circuit 4 of FIG. 1 and performs the same operation. And the second double wave rectifier circuit 24
also has the same configuration as the first double-wave rectifier circuit 23 and performs the same operation. When the differential amplifier circuit 3 is activated and the output signal of one transistor 7 becomes larger than the output signal of the other transistor 8, the first rectifier transistor 31 of the first double-wave rectifier circuit 23 and the second double-wave rectifier circuit When the 24 first rectifying transistors 32 become conductive and the output signal of the other transistor 8 becomes larger than the output signal of the one transistor 7, the first rectifying transistor 32 becomes conductive.
The second rectifier transistor 33 of the double-wave rectifier circuit 23 and the second rectifier transistor 34 of the second double-wave rectifier circuit 24 are rendered conductive. Therefore, the first double wave rectifier circuit 23
The same double-wave rectified signal is obtained at the output terminal of the second double-wave rectifier circuit 24 . The output signal of the first double-wave rectifier circuit 23 is peak-detected by the detection transistor 25, smoothed by the smoothing capacitor 12, and becomes a gain control signal. At that time, pulse noise in the signal applied to the base of the detection transistor 25 is absorbed by the smoothing capacitor 1.
Since the charging time constant is 2, it has almost no effect on the gain control signal. The gain control signal is then applied to the base of the first control transistor 17 to make the first control transistor 17 conductive. Due to the conduction of the first control transistor 17, the voltage across the smoothing capacitor 12 is fixed at V BE . Therefore, the continuous noise level at the base of the detection transistor 25 is approximately 2V BR . Therefore, the voltage V BW related to continuous noise at one end B of the first resistor 26 constituting the base circuit of the detection transistor 25 is as follows: V BW =V BE (2). On the other hand, the output signal of the second double-wave rectifier circuit 24 is applied to a path noise detection circuit. Now, assuming that the output currents of the first and second wave rectifier circuits 23 and 24 are equal to I0, the voltage V Bp related to the pulse noise at point B is V Bp = R 1 · I 0 ...(3) [ However, R 1 is the resistance value of the first resistor 26. Further, the voltage Vc at the base (point C) of the detection transistor 29 is Vc=R 2 ·I 0 (4) [where R 2 is the resistance value of the second resistor 30]. By the way, since the base voltage when the detection transistor 29 is conductive is V BE , the (4)
The formula can be rewritten as I 0 =1/R 2 ·V BE ...(4)'. From equations (3) and (4)', it can be expressed as V Bp =R 1 /R 2 ·V BE (5). Therefore, from equations (2) and (5), the level ratio between continuous noise and pulse noise at point B is V Bp /V BW = R 1 /R 2 (6), and (6) According to the formula, the first resistor 26 and the second resistor 3
It is clear that if the ratio with 0 is increased, the detection level ratio will be increased. As described above, according to the present invention, the detection level ratio can be increased only by changing the ratio between the first resistor 26 and the second resistor 30. It has now become clear that it is possible to prevent malfunctions of detection circuits due to continuous noise. However, if a very large detection level ratio is required for some reason, the first resistor 2
If the value of 6 is made too large, there is a risk that the same phenomenon as saturation of the first and second rectifying transistors 5 and 6 described in FIG. 1 will occur. In the present invention, taking this point into account, we have developed a clip circuit constructed by connecting a plurality of diodes in series.
28 is connected in parallel with the first resistor 26 to prevent the saturation. Due to the connection of the clip circuit 28 , a current flows through the first resistor 26 while the current in the first double-wave rectifier circuit 23 is small, and after the current becomes large and the clip circuit 28 is activated, Since current is flowing through the clip circuit 28 , the first and second rectifying transistors 31
and 33 are never saturated. As described above, according to the present invention, the ratio between the detection level of continuous noise and the detection level of pulse noise can be increased without lowering the amplification degree of the double-wave rectifier circuit. The circuit does not malfunction due to continuous noise and can be relied upon to effectively detect only pulse noise.
第１図は本発明の説明に供する為の回路図、及
び第２図は本発明に係るパルス雑音検出回路の一
実施例を示す回路図である。
主な図番の説明、３……差動増幅回路、２３，
２４……両波整流回路、２５……検波トランジス
タ、２６……第１抵抗、２８……クリツプ回路、
２９……検出トランジスタ、３０……第２抵抗。
FIG. 1 is a circuit diagram for explaining the present invention, and FIG. 2 is a circuit diagram showing an embodiment of a pulse noise detection circuit according to the present invention. Explanation of main drawing numbers, 3 ...Differential amplifier circuit, 23 ,
24 ...Double wave rectifier circuit, 25...Detection transistor, 26...First resistor, 28 ...Clip circuit,
29...Detection transistor, 30...Second resistor.
Claims (1)
の回路であつて、受信信号中の高周波成分を抜き
出す為のハイパスフイルターと、該ハイパスフイ
ルターの出力信号を増幅する為の利得制御増幅回
路と、該利得制御増幅回路の出力信号を整流する
為の第１及び第２整流回路と、前記第１整流回路
の出力信号を検波して連続雑音レベルに応じた利
得制御信号を発生し、該利得制御信号を前記利得
制御増幅回路に印加することにより前記利得制御
増幅回路の利得制御を行う検波回路と、前記第２
整流回路の出力信号から所定レベル以上のパルス
雑音を検出する為の検出回路とを備え、前記検波
回路の検波レベルと前記検出回路の検出レベルと
の比を大にすることによつて、前記検出回路が連
続雑音により誤動作せずパルス雑音のみを検出す
る様にしたことを特徴とするパルス雑音検出回
路。 ２ 前記検出回路は、前記第１整流回路の出力端
子にベースが接続された検波トランジスタと、該
検波トランジスタのベースとアース間に挿入され
た第１抵抗とを有し、前記検出回路は前記第２整
流回路の出力端子に接続された検出トランジスタ
と、該検出トランジスタのベースとアース間に挿
入された第２抵抗とを有し、前記第１抵抗と前記
第２抵抗との比を適当に設定することによつて、
前記検出回路の誤動作を防止したことを特徴とす
る特許請求の範囲第１項記載のパルス雑音検出回
路。 ３ 前記検出回路は、前記第１抵抗と 並列接続されたクリツプ回路を有することを特徴
とする特許請求の範囲第２項記載のパルス雑音検
出回路。[Claims] 1. A circuit for detecting pulse noise contained in a received signal, which includes a high-pass filter for extracting high-frequency components from the received signal, and a gain for amplifying the output signal of the high-pass filter. a control amplifier circuit, first and second rectifier circuits for rectifying the output signal of the gain control amplifier circuit, and detecting the output signal of the first rectifier circuit to generate a gain control signal according to the continuous noise level. a detection circuit that controls the gain of the gain control amplifier circuit by applying the gain control signal to the gain control amplifier circuit;
a detection circuit for detecting pulse noise of a predetermined level or higher from the output signal of the rectifier circuit; A pulse noise detection circuit characterized in that the circuit detects only pulse noise without malfunctioning due to continuous noise. 2. The detection circuit includes a detection transistor whose base is connected to the output terminal of the first rectifier circuit, and a first resistor inserted between the base of the detection transistor and ground, and the detection circuit has a detection transistor whose base is connected to the output terminal of the first rectifier circuit. 2 A detection transistor connected to the output terminal of the rectifier circuit, and a second resistor inserted between the base of the detection transistor and the ground, the ratio of the first resistor to the second resistor being set appropriately. By doing,
2. The pulse noise detection circuit according to claim 1, wherein malfunction of said detection circuit is prevented. 3. The pulse noise detection circuit according to claim 2, wherein the detection circuit includes a clip circuit connected in parallel with the first resistor.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7561378A JPS553235A (en) | 1978-06-21 | 1978-06-21 | Pulse noise detection circuit |
| US06/023,408 US4289981A (en) | 1978-06-21 | 1979-03-23 | Pulsive component detecting apparatus |
| DE2912689A DE2912689C2 (en) | 1978-06-21 | 1979-03-30 | Device for detecting impulsive interference signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7561378A JPS553235A (en) | 1978-06-21 | 1978-06-21 | Pulse noise detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS553235A JPS553235A (en) | 1980-01-11 |
| JPS6143889B2 true JPS6143889B2 (en) | 1986-09-30 |
Family
ID=13581228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7561378A Granted JPS553235A (en) | 1978-06-21 | 1978-06-21 | Pulse noise detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS553235A (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107223U (en) * | 1984-12-17 | 1986-07-08 | ||
| JPS63125192A (en) * | 1986-11-08 | 1988-05-28 | ナツクス株式会社 | Crown extractor |
| JPS6394196U (en) * | 1986-12-09 | 1988-06-17 | ||
| JPS6394197U (en) * | 1986-12-09 | 1988-06-17 | ||
| JPH0163697U (en) * | 1987-06-25 | 1989-04-24 | ||
| JPH0163696U (en) * | 1987-06-25 | 1989-04-24 | ||
| CN106569018B (en) * | 2016-10-20 | 2023-03-21 | 成都前锋电子仪器有限责任公司 | Peak detection circuit for radio frequency power meter |
-
1978
- 1978-06-21 JP JP7561378A patent/JPS553235A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS553235A (en) | 1980-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2108791A (en) | A signal rectifier circuit with attack time changeable in response to input signal level | |
| JPS6143889B2 (en) | ||
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| US3848194A (en) | Automatic gain control circuit | |
| JPH0119770B2 (en) | ||
| US3958170A (en) | Full wave rectifiers | |
| US4563655A (en) | AGC Circuit | |
| US3467910A (en) | Amplifying arrangement having automatic gain control | |
| JPH0438567Y2 (en) | ||
| JPS643221Y2 (en) | ||
| JPS5938765Y2 (en) | FM receiver pulse noise removal device | |
| JPH0310243B2 (en) | ||
| JPS5949728B2 (en) | variable impedance circuit | |
| US1985914A (en) | Automatic volume control circuits | |
| US3873932A (en) | Gain control circuit having variable impedance to determine circuit gain and to control minimum gain | |
| JPS6138271Y2 (en) | ||
| JPH0141047B2 (en) | ||
| JPS624886B2 (en) | ||
| JPS6334341Y2 (en) | ||
| JPH021946Y2 (en) | ||
| JPH0226404B2 (en) | ||
| JPS63217809A (en) | Automatic gain control circuit | |
| JPH0735462Y2 (en) | AGC circuit | |
| JPS625538B2 (en) | ||
| JPS6317244B2 (en) |