JPS6145271B2 - - Google Patents
Info
- Publication number
- JPS6145271B2 JPS6145271B2 JP5310583A JP5310583A JPS6145271B2 JP S6145271 B2 JPS6145271 B2 JP S6145271B2 JP 5310583 A JP5310583 A JP 5310583A JP 5310583 A JP5310583 A JP 5310583A JP S6145271 B2 JPS6145271 B2 JP S6145271B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- signal
- terminals
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000000872 buffer Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 101100156776 Oryza sativa subsp. japonica WOX1 gene Proteins 0.000 description 1
- 101150075910 SRT1 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明はデータ転送システムに関するものであ
る。更に詳しく述べると、1台のホストコンピユ
ータ(Host Computer)に複数のCRTターミナ
ルなどを接続したような装置において、例えばプ
リンタなどでデータを打ち出すような場合に、こ
の1台のプリンタを各CRTターミナルで共同し
て使用できるようにしたデータ転送システムに関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer system. To explain in more detail, in a device where multiple CRT terminals are connected to one host computer, for example, when outputting data with a printer, it is possible to connect this one printer to each CRT terminal. This relates to a data transfer system that can be used jointly.
まず従来技術をCAD(Computer Aided
Design)装置を例にとつて説明する。一般の
CAD装置では、1台のホストコンピユータに複
数台のCRTターミナルが接続される。このよう
な装置においては、プリンタやその他のハードコ
ピー手段によりCRTの画面の内容などを取り出
したい場合がある。そこで、CRTターミナルに
はハードコピー装置あるいはメツセージプリンタ
装置などの周辺機器が接続されるが、通常、これ
らの周辺機器はそれ自身にマルチプレクス機能を
持つていない。このような理由により、各CRT
ターミナルの台数と同数の周辺機器を用意して、
それぞれのターミナルにこれらの周辺機器を接続
するようなことが行なわれているが、これは大変
無駄な面がある。 First, the conventional technology was converted into CAD (Computer Aided)
Design) device will be explained as an example. general
In a CAD device, multiple CRT terminals are connected to one host computer. In such devices, there are cases where it is desired to extract the contents of the CRT screen using a printer or other hard copy means. Therefore, peripheral devices such as a hard copy device or a message printer device are connected to the CRT terminal, but these peripheral devices usually do not have multiplexing functions of their own. For this reason, each CRT
Prepare the same number of peripherals as the number of terminals,
These peripheral devices are connected to each terminal, but this is very wasteful.
以上のようなことから考えられたのが第1図の
装置である。同図において、1〜4はターミナ
ル、5は周辺機器であり上で述べたようなもので
ある。6は各ターミナルと周辺機器との接続を適
宜切替る専用マルチプレクサである。この第1図
の装置では、専用マルチプレクサ6の機能により
各ターミナル1〜4から周辺機器5へパラレルに
信号転送を行なうことができる。従つて1台の周
辺機器を複数のターミナルで共用することがで
き、多数の周辺機器を備える必要はない。しか
し、この第1図の装置によれば専用マルチプレク
サのコネクタの数により接続できるターミナル数
に制限があり、また、専用マルチプレクサ6と各
ターミナルとを接続する総ケーブル長も長くなる
などの欠点がある。 The device shown in FIG. 1 was conceived based on the above considerations. In the figure, 1 to 4 are terminals, and 5 is a peripheral device as described above. 6 is a dedicated multiplexer that appropriately switches connections between each terminal and peripheral equipment. In the apparatus shown in FIG. 1, signals can be transferred in parallel from each terminal 1 to 4 to the peripheral device 5 by the function of the dedicated multiplexer 6. Therefore, one peripheral device can be shared by multiple terminals, and there is no need to provide a large number of peripheral devices. However, the device shown in Figure 1 has drawbacks such as the number of terminals that can be connected is limited by the number of connectors on the dedicated multiplexer, and the total cable length connecting the dedicated multiplexer 6 and each terminal becomes long. .
本発明は以上のような点に鑑みてなされたもの
である。 The present invention has been made in view of the above points.
本発明を要約すれば、各ターミナル内に優先判
別回路と複数個のバツフアから構成されるI/O
インタフエースを設け、この総べてのインタフエ
ースを直列に経由する如く、即ち、デージーチエ
ン(daisy chain)形に複数本の信号ラインを接
続し、この各信号ラインを介して制御信号とデー
タ信号とを転送することで前記1台の周辺機器と
各ターミナル間とのデータ転送を行なうようにし
たデータ転送システムである。 To summarize the present invention, each terminal has an I/O circuit consisting of a priority discrimination circuit and a plurality of buffers.
An interface is provided, and multiple signal lines are connected in series through all the interfaces, that is, in a daisy chain, and control signals and data signals are transmitted through each signal line. This is a data transfer system in which data is transferred between the one peripheral device and each terminal by transferring data.
以下図面を用いて本発明を詳細に説明する。 The present invention will be explained in detail below using the drawings.
第2図は本発明に係るデータ転送システムの1
接続例を示した図であり、第3図は本発明に係る
データ転送システムに用いられるI/Oインタフ
エースの構成例を示した図である。第2図におい
て1〜Nはターミナル(例えばCRTターミナ
ル)であり、10はホストコンピユータである。
前述したような各ターミナル1〜Nはホストコン
ピユータ10に接続されており相互にデータ転送
を行なつている。このような装置において、例え
ばプリンタ等の周辺機器5が1台接続されてい
る。なお、第2図に記載してある各信号の動作に
ついては第3図のところで説明する。 FIG. 2 shows one of the data transfer systems according to the present invention.
FIG. 3 is a diagram showing a connection example, and FIG. 3 is a diagram showing a configuration example of an I/O interface used in the data transfer system according to the present invention. In FIG. 2, 1 to N are terminals (eg, CRT terminals), and 10 is a host computer.
Each of the terminals 1 to N as described above is connected to a host computer 10 and mutually transfers data. In such a device, one peripheral device 5 such as a printer is connected. The operation of each signal shown in FIG. 2 will be explained in FIG. 3.
第3図は本発明に係るデータ転送システムに用
いられるI/Oインタフエースの構成例を示した
図であり、同図において11は優先判別回路、a
とbはバツフアである。ここで第2図と第3図に
示した信号の意味を述べると、STRはデータ転
送のスタート信号、STROBEは各データのスト
ローブ信号、ACKは周辺機器からのアクノリツ
ジ(Acknowledge)信号、DATAは転送デー
タ、Ea,Ebはバツフアイネーブル(Buffer
enable)信号である。なお、上記スタート信号、
ストローブ信号、アクノリツジ信号は、総括的に
制御信号と言う。また上記転送データ
(DATA)は、データ信号とも言う。 FIG. 3 is a diagram showing an example of the configuration of an I/O interface used in the data transfer system according to the present invention, in which 11 is a priority determination circuit;
and b are batshua. Here, to explain the meanings of the signals shown in Figures 2 and 3, STR is a data transfer start signal, STROBE is a strobe signal for each data, ACK is an acknowledgment signal from a peripheral device, and DATA is a transfer signal. Data, Ea, and Eb are buffer enable (Buffer enable)
enable) signal. In addition, the above start signal,
The strobe signal and acknowledge signal are collectively referred to as control signals. The transfer data (DATA) is also referred to as a data signal.
本発明のデータ転送システムでは第3図に示し
たような構成のインタフエースを各ターミナルご
とに設けている。そしてこの総てのインタフエー
ス間を図に示す如くデージ―チエン形に接続す
る。詳述すれば、第3図で示すように各インタフ
エースを直列に経由する如く複数本の信号ライン
を設ける。なお、第2図と第3図では各ターミナ
ル本体部の構成を省略して、このターミナルに付
加されるインタフエースのみを描いてある。各タ
ーミナルの構成は本発明の要旨に関係しないから
である。 In the data transfer system of the present invention, an interface having the configuration shown in FIG. 3 is provided for each terminal. All these interfaces are then connected in a daisy chain configuration as shown in the figure. Specifically, as shown in FIG. 3, a plurality of signal lines are provided so as to pass through each interface in series. Note that in FIGS. 2 and 3, the configuration of each terminal main body is omitted, and only the interface added to this terminal is depicted. This is because the configuration of each terminal is not related to the gist of the present invention.
以上のように構成された第2図と第3図の装置
の動作は次の通りである。第2図において、ター
ミナル2のデータを周辺機器5へ転送する場合を
考える。 The operation of the apparatus shown in FIGS. 2 and 3 constructed as described above is as follows. In FIG. 2, consider the case where data from terminal 2 is transferred to peripheral device 5.
(1) まずターミナル2のスタート信号SRT
@をアクテイブ(active)にすると優先判別回
路11はこのSRT@信号とターミナル1から
のSRT1とを比較し、ターミナル2が先にア
クテイブとなつた事を判定すると同時にSRT
2信号をアクテイブにし、ターミナル3に送出
する。同様にしてターミナル3から最終ターミ
ナルNまでスタート信号が伝送される。なお、
ターミナル1および2が同時にアクテイブとな
つた場合も2側が優先する。(1) First, start signal SRT of terminal 2
When @ is made active, the priority determination circuit 11 compares this SRT@ signal with SRT1 from terminal 1, determines that terminal 2 became active first, and at the same time outputs SRT.
2 signal is activated and sent to terminal 3. Similarly, a start signal is transmitted from terminal 3 to final terminal N. In addition,
Even if terminals 1 and 2 become active at the same time, the 2 side has priority.
(2) 優先判別回路11によりバツフアイネー
ブル信号Eaがアクテイブとなり、バツフアの
a側が選択される。(2) The buffer enable signal Ea becomes active by the priority determination circuit 11, and the a side of the buffer is selected.
次にターミナル2は通常のデータ転送手順に
基づき(DATA@設定…→STROBE@アクテ
イブ…→ACK@の取り込み)のサイクルを繰
り返し、データ転送が完了した時にSRT@を
インアクテイブに戻す。これにより順次各
SRT信号がインアクテイブとなり動作が完了
する。 Next, the terminal 2 repeats the cycle of (DATA@setting...→STROBE@active...→ACK@taking) based on the normal data transfer procedure, and returns SRT@ to inactive when the data transfer is completed. This allows each
The SRT signal becomes inactive and the operation is completed.
(3) ここで例えばターミナル2よりも上位番
号のターミナルが先にアクテイブになつていた
場合には、ターミナル2にはACK信号が返送
されない。各ターミナルは最初のSTROBE信
号を送出した後、一定時間内にACK信号が戻
るか否かにより転送要求の成否を判定する。(3) If, for example, a terminal with a higher number than terminal 2 becomes active before terminal 2, no ACK signal is sent back to terminal 2. After each terminal sends the first STROBE signal, it determines whether the transfer request is successful or not depending on whether the ACK signal is returned within a certain period of time.
なお、以上ではCAD装置を例にあげて説明し
たが本発明をこの例に限定するものではない。即
ち、本発明はセントロニクス、その他バラレルお
よびシリアル通信形式を持つ装置のマルチプレク
ス手段として使用することができる。 Note that although the explanation has been given above using a CAD device as an example, the present invention is not limited to this example. That is, the present invention can be used as a multiplexing means for Centronics and other devices having parallel and serial communication formats.
このように本発明によれば1台の周辺機器を複
数のターミナルで共用できるのでシステムとして
安価に構成することができ、また総ケーブル長も
短くでき、共用するターミナルの数も自由度が広
いなど大きな効果を得ることができる。 In this way, according to the present invention, one peripheral device can be shared by multiple terminals, so the system can be configured at low cost, the total cable length can be shortened, and the number of terminals that can be shared can be freely chosen. You can get a big effect.
第1図は従来のデータ転送システムの構成例を
示す図、第2図は本発明に係る転送システムの1
接続例を示した図、第3図は本発明に係るデータ
転送システムに用いられるI/Oインタフエース
の構成例を示した図である。
1〜4……ターミナル、5……周辺機器、10
……ホストコンピユータ、11……優先判別回
路、a,b……バツフア。
FIG. 1 is a diagram showing an example of the configuration of a conventional data transfer system, and FIG. 2 is a diagram showing a configuration example of a data transfer system according to the present invention.
FIG. 3 is a diagram showing an example of the configuration of an I/O interface used in the data transfer system according to the present invention. 1 to 4...Terminal, 5...Peripheral device, 10
...Host computer, 11...Priority determination circuit, a, b...Buffer.
Claims (1)
続されこの複数のターミナルが1台の周辺機器を
共用するような装置において、 各ターミナル内に優先判別回路と複数個のバツ
フアから構成されるI/Oインタフエースを設
け、このすべてのインタフエースを直列に経由す
る如く複数本の信号ラインを接続し、この各信号
ラインを介して制御信号とデータ信号とを転送す
ることで前記1台の周辺機器と各ターミナル間と
のデータ転送を行なうようにしたデータ転送シス
テム。[Claims] 1. In a device in which a plurality of terminals are connected to a host computer and the plurality of terminals share one peripheral device, each terminal is configured with a priority discrimination circuit and a plurality of buffers. By providing an I/O interface, connecting multiple signal lines through all the interfaces in series, and transferring control signals and data signals via each signal line, A data transfer system that transfers data between peripheral devices and each terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310583A JPS59177629A (en) | 1983-03-29 | 1983-03-29 | Data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310583A JPS59177629A (en) | 1983-03-29 | 1983-03-29 | Data transfer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59177629A JPS59177629A (en) | 1984-10-08 |
| JPS6145271B2 true JPS6145271B2 (en) | 1986-10-07 |
Family
ID=12933504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310583A Granted JPS59177629A (en) | 1983-03-29 | 1983-03-29 | Data transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177629A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926419A (en) * | 1985-03-15 | 1990-05-15 | Wang Laboratories, Inc. | Priority apparatus |
| US4719622A (en) * | 1985-03-15 | 1988-01-12 | Wang Laboratories, Inc. | System bus means for inter-processor communication |
| JPS62235666A (en) * | 1986-04-04 | 1987-10-15 | Nissin Electric Co Ltd | Function unit control system |
-
1983
- 1983-03-29 JP JP5310583A patent/JPS59177629A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59177629A (en) | 1984-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US5428763A (en) | Digital data apparatus for transferring data between a byte-wide digital data bus and a four byte-wide digital data bus | |
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| JPS6145271B2 (en) | ||
| JPH07200432A (en) | Data communication method and system-linking device | |
| JP3399776B2 (en) | Computer and method for transferring peripheral device control data in computer | |
| EP0180299A2 (en) | Error detection system for a data processing apparatus | |
| JPH0619838A (en) | Optical backplane | |
| JPS61166666A (en) | Information processing system | |
| JPS593775B2 (en) | Bus request processing unit | |
| JPH0567055A (en) | Multiprocessor system with multiple external buses | |
| JPS62226260A (en) | Asynchronous data bus interface | |
| JPS6055752A (en) | Packet processing system | |
| JPH0658655B2 (en) | Serial I/O method | |
| JPH01142924A (en) | Printer device | |
| JPS629458A (en) | Multi-CPU system bus | |
| JPS59171237A (en) | Data transfer system | |
| JPS6378257A (en) | Input-output controller | |
| JPH0681158B2 (en) | Data transfer control device | |
| JPS62196757A (en) | Data transferring system using shared data bus | |
| JPH03164851A (en) | Data processor | |
| JPS60110060A (en) | Data transmission control method | |
| JPS57206949A (en) | Data processing device | |
| JPH0113575B2 (en) | ||
| JPS60200679A (en) | Picture information processor |