Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6146867B2 - - Google Patents
[go: Go Back, main page]

JPS6146867B2 - - Google Patents

Info

Publication number
JPS6146867B2
JPS6146867B2 JP55178101A JP17810180A JPS6146867B2 JP S6146867 B2 JPS6146867 B2 JP S6146867B2 JP 55178101 A JP55178101 A JP 55178101A JP 17810180 A JP17810180 A JP 17810180A JP S6146867 B2 JPS6146867 B2 JP S6146867B2
Authority
JP
Japan
Prior art keywords
program
register
digit
ram
program number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55178101A
Other languages
Japanese (ja)
Other versions
JPS57101966A (en
Inventor
Kazuaki Murai
Junichi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP55178101A priority Critical patent/JPS57101966A/en
Publication of JPS57101966A publication Critical patent/JPS57101966A/en
Publication of JPS6146867B2 publication Critical patent/JPS6146867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 この発明はプログラム付小型電子式計算機にお
けるプログラム状態表示方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program status display method in a small electronic calculator with a program.

プログラム付小型電子式計算機においては、複
数のプログラムをメモリに記憶できるようになつ
ているが、各プログラムの記憶領域を区分するた
めに各プログラムの最初にプログラム番号(もし
くはプログラムラベル)を付加している。しかし
て、プログラムの書込みを行う場合、どのプログ
ラム番号を使用するかは一般に操作者の自己管理
にまかされている。このため、書込みモードに切
換えた場合末使用のプログラム番号を明示して、
プログラムされているプログラム番号へ新たなプ
ログラムの書込み等を防止していた。しかし、使
用プログラム番号で示される領域に記憶されてい
るプログラムにおいては、その重要度が高くパス
ワードを付加する等してプロテクトされているも
のがある。しかしながら、従来の表示方式では未
使用プログラム番号と使用ブログラム番号とは区
別できても、その使用プログラム番号がプログラ
ムプロテクトされている使用プログラム番号か否
かは表示されないため、誤操作等により重要度が
高いプログラムをクリアしてしまうなど、使用上
に不便が生じかねない。
A small electronic calculator with a program can store multiple programs in its memory, but a program number (or program label) is added to the beginning of each program to distinguish the storage area of each program. There is. Therefore, when writing a program, it is generally up to the operator to decide which program number to use. Therefore, when switching to write mode, clearly indicate the program number to be used at the end.
This prevents new programs from being written to the programmed program number. However, some of the programs stored in the area indicated by the used program number are highly important and are protected by adding a password or the like. However, in the conventional display method, even though it is possible to distinguish between unused program numbers and used program numbers, it is not displayed whether the used program number is a used program number that is protected by program. This may cause inconvenience in use, such as clearing expensive programs.

この発明は上記の点に鑑みてなされたもので、
書込みモードに切換えた場合、未使用のプログラ
ム番号、プロテクト指定されているプログラム番
号、プロテクト指定されていないプログラム番号
をそれぞれ互いに異なつた形態で表示するプログ
ラム状態表示方式を提供することを目的とする。
This invention was made in view of the above points,
To provide a program status display method that displays an unused program number, a protected program number, and an unprotected program number in different formats when switching to a write mode.

以下、図面を参照してこの発明の一実施例を説
明する。第1図において、11はキー入力部で、
テンキー12、プログラム等を書き込むためのフ
アンクシヨンキー13と共に書込みモード等のモ
ードを指定するMODEキー14及びプログラム
の実行を指令するEXEキー15を備えている。
キー入力部11からのキー入力データは、CPU
(中央処理装置)20内のアドレス部(図示せ
ず)に送られ、このアドレス部によつて制御部2
1のアドレス指定が行われる。アドレス部にはキ
ー入力部11から入力される信号の他、後述する
プログラムカウンタ22のキヤリー信号及びプロ
グラムナンバ検出部23,パスワード検出部24
の検出信号がアドレスデータとして与えられる。
上記制御部21は例えばROM(リードオンリメ
モリ)を用いて構成され、各種マイクロプログラ
ムを記憶しており、RAM(ランダムアクセスメ
モリ)25の行アドレスを指定するための出力ラ
インa、RAM25の列アドレスを指定するため
の出力ラインb、コード信号出力ラインcを備え
て各種制御動作を行う。制御部21の出力ライン
aから出力される行アドレスはRAM25に直接
送られ、出力ラインbから出力される列アドレス
はアドレスカウンタ26へセツトされてそのカウ
ント内容がRAM25へ送られる。アドレスカウ
ンタ26は、最初の列アドレスデータがセツトさ
れるとその後タイミング信号に従つて順次カウン
トアツプしてRAM25の列アドレスを指定桁ま
で進めることも可能である。RAM25は例えば
Xレジスタ、Yレジスタ等各種の演算レジスタに
よつて構成されており、行アドレスによりレジス
タが指定され、列アドレスにより指定レジスタの
桁が指定される。そして、このRAM25から読
出されるデータは演算部27、プログラムナンバ
検出部23、パスワード検出部24へそれぞれ入
力される。また、演算部27、プログラムナンバ
検出部23、パスワード検出部24には制御部2
1の出力ラインcから出力されるコード信号がそ
れぞれ与えられる。演算部27は入力データに対
する演算を行うもので、その演算結果はRAM2
5に送られる。プログラムナンバ検出部23は後
述する外部RAM28に記憶されているプログラ
ムのプログラムナンバを検出するもので、その検
出信号は上記したようにアドレス部に送られる。
また、パスワード検出部24はRAM28に記憶
されているプログラムにパスワードが付加されて
プロテクト指定されているかを検出するもので、
その検出信号は上記したようにアドレス部に送ら
れる。また、制御部21からはプログラムカウン
タ22へ+1信号及び−1信号が送られると共に
リセツト信号が送られる。このプログラムカウン
タ22は、CPU20の外部に設けられるプログ
ラム記憶用の外部RAM28のアドレスを指定す
るカウンタである。外部RAM28にはCPU20
内のRAM25から読出されるデータが入力され
る。また、外部RAM28の出力データはCPU2
0内のRAM25へ送られる。また、CPU20の
外部には定数を記憶するための外部ROM29が
設けられる。この外部ROM29は「π」等の定
数データと共に所定のデータ例えばプログラム番
号データ「9,8,7,6,5,4,3,2,
1,0,P」を記憶しており、制御部21の出力
ラインcから出力されるコード信号によつてアド
レス指定される。このRAM29から読出される
定数は、CPU20内のRAM25に送られる。こ
のRAM25内のXレジスタは演算レジスタと表
示レジスタを兼ねるもので、その記憶内容は表示
部30に表示される。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. In FIG. 1, 11 is a key input section,
It is equipped with a numeric keypad 12, a function key 13 for writing programs, a MODE key 14 for specifying a mode such as a write mode, and an EXE key 15 for instructing program execution.
The key input data from the key input section 11 is sent to the CPU
(central processing unit) 20, and is sent to the address section (not shown) in the control section 20 by this address section.
1 addressing is performed. In addition to signals input from the key input section 11, the address section includes a carry signal of a program counter 22, a program number detection section 23, and a password detection section 24, which will be described later.
A detection signal of is given as address data.
The control unit 21 is configured using, for example, a ROM (read-only memory), stores various microprograms, and has an output line a for specifying the row address of the RAM (random access memory) 25, and a column address of the RAM 25. It is provided with an output line b for specifying a code signal and a code signal output line c to perform various control operations. The row address output from the output line a of the control section 21 is sent directly to the RAM 25, and the column address output from the output line b is set to the address counter 26, and the count contents are sent to the RAM 25. After the first column address data is set, the address counter 26 can sequentially count up in accordance with a timing signal to advance the column address of the RAM 25 to a designated digit. The RAM 25 is composed of various operation registers such as an X register and a Y register, and a register is designated by a row address, and a digit of the designated register is designated by a column address. The data read from the RAM 25 is input to the calculation section 27, program number detection section 23, and password detection section 24, respectively. In addition, the calculation section 27, the program number detection section 23, and the password detection section 24 include the control section 2.
A code signal output from one output line c is respectively given. The calculation unit 27 performs calculations on input data, and the calculation results are stored in the RAM 2.
Sent to 5. The program number detection section 23 detects the program number of a program stored in an external RAM 28, which will be described later, and its detection signal is sent to the address section as described above.
Further, the password detection unit 24 detects whether a password is added to the program stored in the RAM 28 and designated as protection.
The detection signal is sent to the address section as described above. Further, the control section 21 sends a +1 signal and a -1 signal to the program counter 22, as well as a reset signal. This program counter 22 is a counter that specifies the address of an external RAM 28 for program storage provided outside the CPU 20. External RAM28 has CPU20
Data read from RAM 25 in the memory is input. In addition, the output data of external RAM28 is
It is sent to RAM25 in 0. Further, an external ROM 29 for storing constants is provided outside the CPU 20. This external ROM 29 contains constant data such as "π" as well as predetermined data such as program number data "9, 8, 7, 6, 5, 4, 3, 2,
1, 0, P" and is addressed by a code signal output from the output line c of the control section 21. The constants read from this RAM 29 are sent to the RAM 25 within the CPU 20. The X register in the RAM 25 serves both as an arithmetic register and a display register, and its stored contents are displayed on the display section 30.

第2図はRAM25内のXレジスタ及びYレジ
スタの詳細を示すものである。Xレジスタ及びY
レジスタは、16桁構成で、0桁目がフラグ桁、1
〜15桁目がデータ記憶桁となつている。しかし
て、未使用プログラム番号の表示を行う場合、X
レジスタの1〜15桁目に外部ROM29から読出
されるプログラム番号が書込まれる。すなわち、
Xレジスタの5桁目から14桁目に「9〜0」のプ
ログラム番号、15桁目にプログラムであることを
示す「P」が書込まれる。また、Yレジスタには
0桁目に書込みモードを示すモードフラグ、10桁
目及び11桁目にプログラムカウンタ22によつて
アドレス指定されるか外部RAM28のプログラ
ムナンバ、12桁目及び13桁目には外部RAM28
のパスワードが書込まれる。
FIG. 2 shows details of the X register and Y register within the RAM 25. X register and Y
The register consists of 16 digits, the 0th digit is a flag digit, and the 1st digit is a flag digit.
The ~15th digit is the data storage digit. Therefore, when displaying unused program numbers,
The program number read from the external ROM 29 is written in the 1st to 15th digits of the register. That is,
A program number of "9-0" is written in the 5th to 14th digits of the X register, and "P" indicating a program is written in the 15th digit. In addition, the Y register has a mode flag indicating the write mode in the 0th digit, a program number of the external RAM 28 that is addressed by the program counter 22 in the 10th and 11th digits, and a program number in the external RAM 28 in the 12th and 13th digits. is external RAM28
password will be written.

第3図は外部RAM28のプログラム記憶状態
を示すもので、各プログラムの先頭位置にプログ
ラム番号が書込まれる。外部RAM28は例えば
2桁構成で「000」〜「255」のアドレスを有し、
P0〜P9まで10個のプログラムが記憶できるように
なつている。この場合プログラム番号は「0」〜
「9」を使用し、上位桁に「0」を書欠み、下位
桁の内容によつてプログラム番号を表示してい
る。従つて、上位桁に「0」以外のデータあるい
は上位桁が「0」であつても下位桁に「0」〜
「9」以外のデータが書込まれていれば、それは
プログラムの内容を示している。また、プログラ
ムをプロテクトする場合にはプログラム番号の次
から8桁の領域(プログラム番号の次のアドレス
から4番目のアドレスまで)にパスワードが書込
まれ、さらにパスワードの次の2桁(プログラム
番号から5番目のアドレス)で当該プログラムに
パスワードが付加されているかを示す「*」(ア
スタリスク)コードとして「12」「14」が書込ま
れる。この例ではプログラムP2のみにパスワード
が付加されている。
FIG. 3 shows the state of program storage in the external RAM 28, where a program number is written at the beginning of each program. The external RAM 28 has, for example, a two-digit configuration with addresses from "000" to "255",
It can store 10 programs from P 0 to P 9 . In this case, the program number is "0" ~
"9" is used, a "0" is omitted in the upper digits, and the program number is displayed according to the contents of the lower digits. Therefore, data other than "0" in the upper digit, or even if the upper digit is "0", the lower digit is "0" ~
If data other than "9" is written, it indicates the content of the program. In addition, when protecting a program, a password is written in the 8-digit area after the program number (from the next address to the 4th address of the program number), and the password is written in the next 2-digit area (from the program number to the 4th address). At the fifth address), "12" and "14" are written as "*" (asterisk) codes indicating whether a password has been added to the program. In this example, a password is added only to program P2 .

次に、上記のように構成されたこの発明の動作
を説明する。プログラムの書込みを行う際には、
まず、キー入力部11のMODEキー14を操作
して書込みモードに切換える。上記MODEキー
14が操作されると、その操作信号がCPU20
内のアドレス部へ送られ、このアドレス部により
制御部21のアドレスが指定されて第4図に示す
未使用プログラム番号の表示処理が行われる。ま
ず、制御部21の出力ラインcから外部ROM2
9のアドレスを指定するコード信号が出力され、
外部ROM29から全プログラム番号「P,0,
1,2,3,4,5,6,7,8,9,BL,B
L,BL,BL」が読出され、第4図のステツプS
及び第5図Aに示すようにXレジスタの1〜15桁
目に書込まれる。なお、上記プログラム番号中の
「BL」はブランキングコードである。また、上記
したように書込みモードとなることによつて第5
図Aに示すようにYレジスタのフラグ桁に書込み
モードを示す「1」が書込まれる。次に第4図の
ステツプS2に進み、制御部21からプログラムカ
ウンタ22にリセツト信号が送られ、プログラム
カウンタ22がリセツトされる。次いでステツプ
S3に示すようにプログラムカウンタ22の内容に
よつて外部RAM28のアドレスが指定され、そ
の記憶内容がYレジスタの10,11桁目に読出され
る。例えば外部RAM28に第3図に示すプログ
ラム記憶が行われていたとすれば、最初のプログ
ラムカウンタ22によつて「000」のアドレスが
指定されるので、外部RAM28から指定アドレ
スに対する記憶内容「00」(P0)がYレジスタの
10,11桁目に読出される。その後ステツプS4,S5
に示すようにそのデータがプログラム番号か否か
の判定がプログラムナンバ検出部23において行
われる。すなわち、ステツプS4においてYレジス
タの11桁目の内容が「0」か否かを判定し、
「0」であればステツプS5に進んでYレジスタの
10桁目の内容が「9」より大きいか否か判定す
る。Yレジスタの10桁目の内容が「9」以下であ
ればステツプS6に進み、制御部21からプログラ
ムカウンタ22に+1信号が5発出力され、プロ
グラムカウンタ22に「5」が設定される。次に
ステツプS7でプログラムカウンタ22の内容によ
つて外部RAM28のアドレスが指定され、その
記憶内容「34」がYレジスタの12,13桁目に読出
される。その後、ステツプS8,S9に示すようにそ
のデータが「*」コードであるか否かの判定がパ
スワード検出部24において行われる。すなわ
ち、ステツプS8においてYレジスタの12桁目の内
容が「14」か否か判定し、「14」であればステツ
プS9へ進み、Yレジスタの13桁目の内容が「12」
か否かを判定する。Yレジスタの13桁目の内容が
「12」であれば「*」コードがXレジスタの(14
―Yレジスタの10桁目の内容)桁目に書込まれ
る。一方、ステツプS8あるいはS9において判定結
果がNOである場合にはステツプS11に進み、制御
部21からプログラムカウンタ22に―1信号が
5発送られて、その内容が「−5」される。そし
て、ステツプS12においてAL(アンダーライン)
コードがXレジスタの(14―Yレジスタの10桁目
の内容Y10)桁目に入力される。しかして、上記の
場合においてYレジスタの12桁目には「4」が記
憶されているため、上記ステツプS8で「NO」と
判定される。従つて、ステツプS11でプログラム
カウンタ22の内容が−5され、プログラムカウ
ンタ22には「0」が設定される。そして、ステ
ツプS12で「14」からYレジスタの10桁目の内容
「0」が演算部27で減算され、その減算結果
「14」がアドレスカウンタ26へ転送され、第5
図Bのように対応するXレジスタの桁にAL(ア
ンダーライン)コードが入力される。上記ステツ
プS10あるいはS12の処理を終了した場合、あるい
はステツプS4の判定結果が「NO」である場合、
ステツプS5でY10桁の内容が「9」より大きかつ
た場合はステツプS13に進み、制御部21からプ
ログラムカウンタ22に+1信号が与えられてカ
ウント内容が「+1」され、その結果キヤリー信
号が発生したか否か判定される。すなわち、外部
RAM28の全ての読出しを終了したか否かを判
定する。このステツプS13でキヤリー信号が無
く、外部RAM28の全ての読出しを終了してい
なければステツプS3に戻り、プログラムカウンタ
22によつて指定される外部RAM28の次のア
ドレスに対する記憶内容を第5図Cに示すように
Yレジスタの10,11桁目に読出す。この時外部
RAM28からYレジスタに読出された内容は
「61」でプログラムP0の内容を示しているので、
ステツプS4からステツプS13にジヤンプし、プロ
グラムカウンタ22を+1して再びステツプS3
戻る。以下同様の処理が繰返され、第5図Dに示
すように次に記憶されているプログラムの番号
「O2」(P2)が外部RAM28からYレジスタに読
出されると、ステツプS4,S5を経てステツプS6
進みプログラムカウンタ22の内容が+5され、
その結果ブログラムカウンタ22に「26」が設定
される。そして、ステツプS7に進み外部RAM2
8の「26」番地に記憶されている「1214」がYレ
ジスタの12,13桁目に読み出される。以後、ステ
ツプS8,S9を経てステツプS10に進み、「14」から
Yレジスタの10桁目の内容「2」が減算され、そ
の減算結果「12」がアドレスカウンタ26へ転送
され、第5図Eのように対応するXレジスタの桁
に「*」コードが入力される。以下同様の処理が
繰返され、第5図Fに示すように次に記憶されて
いるプログラムの番号「07」(P7)が外部RAM2
8からYレジスタに読出されると、ステツプS4
S5を経てステツプS6に進みプログラムカウンタ2
2が+5され、プログラムカウンタ22の内容で
アドレス指定される外部RAM28のデータがY
レジスタの12,13桁目に読出されるが、ステツプ
S8で「NO」と判定される。そして、ステツプS11
を経て、ステツプS12において「14」からYレジ
スタの10桁目の内容「7」が減算され、その減算
結果「7」がアドレスカウンタ26へ転送され、
第5図Fに示すように対応するXレジスタの桁に
L(アンダライン)コードが入力される。ま
た、同様にして外部RAM28に記憶されている
プログラムの番号「04」(P4)あるいは「09」
(P9)に対しても第5図GあるいはHに示すように
アンダーライン処理を行う。このようにして外部
RAM28の記憶内容のチエツクを行い、最終ア
ドレス「255」まで進むとステツプS13においてキ
ヤリーを生じ、ステツプS14へ進む。このステツ
プS14ではXレジスタの内容を表示部30へ送
り、第5図に示すように表示部30において表
示する。すなわち、Xレジスタに最初にセツトし
た全プログラム番号のうち、外部RAM28にす
でに書込まれパスワードが付加されていないプロ
グラム番号、例えば上記実施例では「0」「4」
「7」「9」にアンダーラインが表示され、外部
RAM28にすでに書込まれパスワードが付加さ
れているプログラム番号、上記実施例では「2」
に「*」が表示され、未使用のプログラム番号
「1,3,5,6,8」は表示部30において表
示される。
Next, the operation of the present invention configured as described above will be explained. When writing a program,
First, the MODE key 14 of the key input section 11 is operated to switch to the write mode. When the above MODE key 14 is operated, the operation signal is sent to the CPU 20.
This address field specifies the address of the control section 21, and the unused program number display process shown in FIG. 4 is performed. First, from the output line c of the control unit 21 to the external ROM 2
A code signal specifying address 9 is output,
All program numbers “P, 0,
1, 2, 3, 4, 5, 6, 7, 8, 9, B L , B
"L , B L , B L " are read out, and step S in FIG.
and is written to the 1st to 15th digits of the X register as shown in FIG. 5A. Note that " BL " in the above program number is a blanking code. Also, as mentioned above, by entering the write mode, the fifth
As shown in FIG. A, "1" indicating the write mode is written in the flag digit of the Y register. Next, the program proceeds to step S2 in FIG. 4, where a reset signal is sent from the control section 21 to the program counter 22, and the program counter 22 is reset. Then step
As shown in S3 , the address of the external RAM 28 is designated by the contents of the program counter 22, and the stored contents are read out to the 10th and 11th digits of the Y register. For example, if the external RAM 28 stores the program shown in FIG. P 0 ) is in the Y register
Read in 10th and 11th digits. Then steps S 4 , S 5
As shown in FIG. 2, the program number detection unit 23 determines whether the data is a program number. That is, in step S4 , it is determined whether the contents of the 11th digit of the Y register is "0" or not.
If it is “0”, proceed to step S5 and register Y.
Determine whether the content of the 10th digit is greater than "9". If the content of the 10th digit of the Y register is "9" or less, the process advances to step S6 , where the control section 21 outputs five +1 signals to the program counter 22, and the program counter 22 is set to "5". Next, in step S7 , the address of the external RAM 28 is designated by the contents of the program counter 22, and the stored contents "34" are read out to the 12th and 13th digits of the Y register. Thereafter, as shown in steps S8 and S9 , the password detection section 24 determines whether the data is a "*" code. That is, in step S8 , it is determined whether the content of the 12th digit of the Y register is "14" or not. If it is "14", the process proceeds to step S9 , and the content of the 13th digit of the Y register is "12".
Determine whether or not. If the content of the 13th digit of the Y register is "12", the "*" code is (14) of the X register.
-The contents of the 10th digit of the Y register) are written to the 1st digit. On the other hand, if the determination result in step S8 or S9 is NO, the process advances to step S11 , where five -1 signals are sent from the control section 21 to the program counter 22, and the contents are set to "-5". . Then, in step S12 , A L (underline)
The code is entered in the (14 - content of the 10th digit of the Y register Y 10 ) digit of the X register. In the above case, since "4" is stored in the 12th digit of the Y register, "NO" is determined in step S8 . Therefore, in step S11 , the contents of the program counter 22 are incremented by -5, and the program counter 22 is set to "0". Then, in step S12 , the content "0" of the 10th digit of the Y register is subtracted from "14" by the arithmetic unit 27, and the subtraction result "14" is transferred to the address counter 26, and the fifth
As shown in Figure B, an A L (underline) code is input into the corresponding X register digit. If the process in step S10 or S12 is completed, or if the determination result in step S4 is "NO",
If the content of the Y10 digit is greater than "9" in step S5 , the program proceeds to step S13 , where a +1 signal is given from the control section 21 to the program counter 22, the count content is increased by "+1", and as a result, the program counter 22 is incremented by "+1". It is determined whether a signal is generated. i.e. external
It is determined whether all reading of the RAM 28 has been completed. If there is no carry signal at step S13 and all reading from the external RAM 28 has not been completed, the process returns to step S3 and the stored contents for the next address of the external RAM 28 specified by the program counter 22 are read as shown in FIG. Read out the 10th and 11th digits of the Y register as shown in C. At this time external
The content read from RAM28 to the Y register is "61", indicating the content of program P 0 , so
The program jumps from step S4 to step S13 , increments the program counter 22 by 1, and returns to step S3 again. Thereafter, the same process is repeated, and as shown in FIG . After that, the process advances to step S6 , where the contents of the program counter 22 are incremented by 5, and
As a result, "26" is set in the program counter 22. Then, proceed to step S7 and load external RAM 2.
``1214'' stored at address ``26'' of 8 is read out to the 12th and 13th digits of the Y register. Thereafter, the process proceeds to step S 10 via steps S 8 and S 9 , where the content "2" in the 10th digit of the Y register is subtracted from "14", and the subtraction result "12" is transferred to the address counter 26 and is stored in the address counter 26. As shown in Figure 5E, the "*" code is input into the corresponding X register digit. The same process is repeated, and as shown in FIG. 5F, the next stored program number "07" (P 7 ) is transferred to the external RAM
8 to the Y register, steps S 4 ,
Proceed to step S 6 via S 5 and program counter 2
2 is incremented by 5, and the data in the external RAM 28 addressed by the contents of the program counter 22 becomes Y.
The 12th and 13th digits of the register are read, but the step
The determination is "NO" in S8 . And step S 11
After that, in step S12 , the content "7" of the 10th digit of the Y register is subtracted from "14", and the subtraction result "7" is transferred to the address counter 26.
As shown in FIG. 5F, an A L (underline) code is input into the corresponding X register digit. Similarly, the program number “04” (P 4 ) or “09” stored in the external RAM 28
(P 9 ) is also underlined as shown in FIG. 5G or H. In this way the external
The memory contents of the RAM 28 are checked, and when the process reaches the final address "255", a carry occurs in step S13 , and the process proceeds to step S14 . In this step S14 , the contents of the X register are sent to the display section 30 and displayed on the display section 30 as shown in FIG. That is, among all the program numbers initially set in the
“7” and “9” are underlined and external
Program number already written in RAM28 and password added, "2" in the above example
“*” is displayed on the display unit 30, and unused program numbers “1, 3, 5, 6, 8” are displayed on the display unit 30.

以上詳述したようにこの発明によれば、プログ
ラム書込み時に現在使用中でプロテクトされてい
るプログラム番号、現在使用中でプロテクトされ
ていないプログラム番号、未使用のプログラム番
号を明示することができ、このため重要度の高い
プログラムであることが一見して確認でき、誤操
作等によりプログラムをこわさないように警告す
ることができる。また、プログラムクリア時に重
要度の高いプログラムであることが一見して確認
でき、誤操作等によりプログラムをクリアしない
ように警告することができる。
As detailed above, according to the present invention, it is possible to clearly indicate the program number currently in use and protected, the program number currently in use and not protected, and the unused program number when writing a program. Therefore, it can be confirmed at a glance that the program is of high importance, and a warning can be given to prevent the program from being damaged due to erroneous operation. Furthermore, when clearing a program, it can be confirmed at a glance that the program is of high importance, and a warning can be given to prevent the program from being cleared due to erroneous operation or the like.

更に、プログラムの修正、読出しの際等にパス
ワードを入力しなければならないか否かの判断が
容易にでき、操作上非常に便利となる利点があ
る。
Furthermore, it is possible to easily determine whether or not a password must be entered when modifying or reading a program, which has the advantage of being extremely convenient for operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す回路構成
図、第2図は第1図におけるCPU内のRAMの構
成内容を示す図、第3図はRAMのプログラム記
憶状態を示す図、第4図は動作内容を示すフロー
チヤート、第5図A〜は各処理ステツプにおけ
る各レジスタ、プログラムカウンタ、外部RAM
の内容及び表示状態を示す図である。 11……キー入力部、14……MODEキー、
20……CPU、21……制御部、22……プロ
グラムカウンタ、23……プログラムナンバ検出
部、24……パスワード検出部、25……
RAM、28……外部RAM、29……外部
ROM、30……表示部。
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of the RAM in the CPU in FIG. 1, FIG. 3 is a diagram showing the program storage state of the RAM, and FIG. The figure is a flowchart showing the operation contents, and Figures 5A to 5A show each register, program counter, and external RAM in each processing step.
FIG. 3 is a diagram showing the contents and display state of 11...Key input section, 14...MODE key,
20...CPU, 21...Control unit, 22...Program counter, 23...Program number detection unit, 24...Password detection unit, 25...
RAM, 28...external RAM, 29...external
ROM, 30...display section.

Claims (1)

【特許請求の範囲】[Claims] 1 プログラム付小型電子式計算機において、入
力されたプログラム情報を順次記憶するプログラ
ム記憶手段と、この記憶手段に記憶されている記
憶内容を順次読出して既に書込まれているプログ
ラム番号を検出する第1の検出手段と、この第1
の検出手段により検出された使用プログラム番号
に対応したプログラムがプロテクト指定されてい
るか否かを検出する第2の検出手段と、上記第1
の検出手段及び第2の検出手段により検出された
プロテクト指定されているプログラム番号、プロ
テクト指定されていないプログラム番号、未使用
プログラム番号をそれぞれ互いに異なつた形態で
表示させる制御手段とを具備したことを特徴とす
るプログラム状態表示方式。
1. In a small electronic computer with a program, there is a program storage means for sequentially storing input program information, and a first program storage means for sequentially reading out the memory contents stored in this storage means to detect a program number that has already been written. and this first detection means.
a second detecting means for detecting whether or not a program corresponding to the used program number detected by the detecting means is designated as protected;
and a control means for displaying the protected program number, the non-protected program number, and the unused program number detected by the detection means and the second detection means in different formats. Features a program status display method.
JP55178101A 1980-12-18 1980-12-18 Program status display system Granted JPS57101966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55178101A JPS57101966A (en) 1980-12-18 1980-12-18 Program status display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55178101A JPS57101966A (en) 1980-12-18 1980-12-18 Program status display system

Publications (2)

Publication Number Publication Date
JPS57101966A JPS57101966A (en) 1982-06-24
JPS6146867B2 true JPS6146867B2 (en) 1986-10-16

Family

ID=16042656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55178101A Granted JPS57101966A (en) 1980-12-18 1980-12-18 Program status display system

Country Status (1)

Country Link
JP (1) JPS57101966A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126302A (en) * 1988-11-07 1990-05-15 Omron Tateisi Electron Co Programmable controller

Also Published As

Publication number Publication date
JPS57101966A (en) 1982-06-24

Similar Documents

Publication Publication Date Title
US4811257A (en) Electronic calculator having means for directly inputting variables into a prestored and displayed equation
JPH02216545A (en) Execution hysteresis storage device
US4380053A (en) Memory addressing system for sequentially accessing all memory addresses in a memory area
GB1262359A (en) A computer system
US4317183A (en) Unused program number indicating system for a small program type electronic calculator
JPS6146867B2 (en)
US4447889A (en) Method for controlling display of output of a programmable device
JPS6356581B2 (en)
US5886910A (en) Computer with a check function
JP2506098B2 (en) Transaction processor
EP0355020A2 (en) Transaction processing apparatus capable of performing additional processing
JPS59183464A (en) Electronic cash register
JPS5931745B2 (en) Unused program number display method
JPH021627Y2 (en)
JPS639257B2 (en)
JPS6216715Y2 (en)
JPS642179Y2 (en)
JPS5824818B2 (en) Hiyoji Seigiyohoushiki
JPH0578056B2 (en)
JPS6113623B2 (en)
JPH0744451A (en) Data storage
JP2697901B2 (en) Character processor
JPS6145268B2 (en)
GB2070299A (en) An unused program number- indicating system for a small program- type electronic calculator
JP2506199B2 (en) Electronics