JPS6146872B2 - - Google Patents

Description

【発明の詳細な説明】

Ａ 産業上の利用分野 本発明はデジタル波器用フーリエ変換発生器
に関するものである。 Ｂ 開示の概要 本発明のフーリエ変換発生器の第３図に示す基
本的実施例を更に一歩進めた第６図の実施例につ
いて概要を説明する。 変換されるべき信号のすべてのサンプルａ_o
は、掛算器１２に於て係数２ⁿ²が乗算された後
に、遅延線１５２及び減算器５４へ送り込まれ
る。減算器５４の出力はＭ個の波器から成るバ
ンクの入力へ供給される。各バンクは加算器５５
６、シフト・レジスタ５５８、掛算器１６０、イ
ンバータ１６６より成る反復波器１００と、ス
イツチ１６８と、Ｍワードに対応する長さを持つ
シフト・レジスタ１７２、掛算器５６０インバー
タ１７０より成る循環装置と、一定の重みを与え
る掛算器１６２で構成される。各バンクからの出
力は加算器１６４，２４６，３６４で加算された
後、掛算器２８で係数２^k2を乗算して重みづけさ
れる。 Ｃ 従来技術 サンプルした信号のデイジタル形波作用は、
対応する操作をサンプリング領域で行なう代り
に、変換領域で行なえば著しく簡単にすることが
出来る。 実際、波された信号のｎ番目のサンプルyn
を決定するには、ｈ_i（ｉ＝０、１、……ｐ）を
所望の波器の特性によつて定まる係数とし、
anを波器の入力に印加されたｎ番目のサンプ
ルとしたとき、 で表わされるから、直接的な方法を用いた場合に
は非常に多数の操作を行なうことが必要であるこ
とが知られている。(1)式で表わされる操作はたた
み込み積分と呼ばれる。 従来、このたたみ込み積分を行なうのに必要な
計算過程を最小限で済ます種々の解決策が知られ
ている。例えば、係数及び入力サンプルを別々に
もとの領域（サンプル体領域）から所謂変換領域
に変換する演算子を使い、それらを変換領域で適
切に組合せ、その後、逆変換を行なつてサンプル
体領域に戻してｙ_oを取出すことが提案されてい
る。 使う変換を慎重に選ぶと、変換領域で行なわな
ければならない操作を簡単にすることが出来る。
これは所謂フーリエ群の変換（例えば、所謂フー
リエ変換自体、マーセン（Mersenne）及びフエ
ルマ（Fermat）変換）を使う場合である。然
し、その結果、波器に必要な計算過程の節約度
は、勿論、直接変換及び逆変換を行なうのに関係
する操作の簡単さに関係する。更に正確に云え
ば、この目的に使われる手段の規模並びにその性
能に関係する。 従来、前に述べた変換を行なう幾つかの方法が
知られている。L.I.Bluesteinによつて提案された
１つの方法が、Boston Section of Electrical
and Electronic Engineersから発行された
NEREM Record第10巻、第218頁乃至第219頁
（1968年11月号）に記載されている。 Ｄ 発明が解決しようとする問題点 前項の論文に記載されている装置は、所謂フー
リエ変換それ自体を行なうものであるが、各枝路
のレベルの変換が不正確になるので、その不正確
さを減少するためには、処理すべきワードをわか
り易く作り換える（例えばワード数を増して明瞭
に定義づける）ことが必要であつた。更に、回路
の動作サイクルに遊び時間があり装置の処理能力
のむだに通ずる。 この発明の目的は、余分の雑音を導入せず、使
われる回路の利用効率を最大にして、フーリエ群
の変換を行なう装置を提供することである。 Ｅ 問題点を解決するための手段 所謂フーリエ群の変換は、ｎ個のサンプル｛ａ
_oを次の式に従つてＮ個の項Ａ_kに変換することが
出来る。 こゝでｎ ｋ＝０、１、……Ｎ−１でＷ^N＝１ 所謂たゝみ込み理論がこれらの変換に成立す
る。所謂フーリエ変換自体は Ｗ＝ｅ^-2j〓 と仮定することによつて定義される。 この発明の範囲内で考えられる他の変換、例え
ばマーセン変換及びフエルマ変換では、基数ｐは
整数（例えばｐ＝２^q±１）、Ｗは２の倍数、指数
は基数ｑ又は2qとして夫々定義される。 (2)式は次の様に書き換えることが出来る。 こゝで ｂ_o＝ａ_o・Ｗ〓 と仮定すれば、 (3)式は、１つが項ａ_oにＷ〓を乗じ、別の１つ
が波器から出て来る項にＷ〓を乗ずる２つの掛
算器の間に配置されていて、下記の係数 １、Ｗ^-〓、Ｗ^-2、……Ｗ^-〓〓〓〓〓及びＷ^-
〓〓〓〓〓 を持つデイジタル波器を使うことにより、項Ａ
_kを決定することが出来ることを示している。従
つて、第１図の様な変換発生器を設計することが
出来る。 Ｆ 実施例 上流側の掛算器１２と下流側の掛算器２８とが
あり、それらの間に、シフト・レジスタ１６、掛
算器１８乃至２４及び加算器２６を含む普通の横
形波器がある。波器の係数は １、Ｗ^-〓、……、Ｗ^-〓〓〓〓〓 に等しく、Ｗ^N≡１である為、これらの係数が対
称的である。即ち Ｗ^-〓〓〓〓〓＝Ｗ^-〓 であることに注意されたい。 ２位置スイツチ１４が加えられて装置が完成す
る。このスイツチ１４は最初は位置１にあり、レ
ジスタ１６が項b₀，b₁，……，ｂ_N-1を受取る。
加算器２６は動作しない状態に置かれ、出力を発
生しない。次に、即ちＮ番目の時点に、スイツチ
１４が位置２に移り、この為レジスタ１６をルー
プにすることが出来、波器が掛算器２８に信号
を送り、その出力がＮ回の循環の後、変換値Ａ_k
になる。循環を避ける場合、シフト・レジスタ１
６の長さ並びに波器の掛算器の数を２倍にすれ
ば十分である。これが第２図に示されている。こ
こで３２はシフト・レジスタ、３４〜４６は掛算
器、４８は加算器である。こうして得られる波
器のｚ伝達関数は である。 当然、今説明した装置の実用性に疑念が持たれ
よう。実際、サンプルａ_oによつて定義された信
号の波作用を簡単にする為、操作を変換領域で
行なうことが推奨される。そこでサンプルをサン
プリング領域から変換領域に変換する為に普通の
波器を使うことが提案される。それはそれとし
て、だからと云つてこの波器を用途によつて変
換発生器として使う利点がなくなるわけではな
い。 これは特に操作が基数ｐで行なわれる変換を処
理しなければならない場合である。(4)式は次の様
になる。 こゝで記号〓 〓_pは操作が基数ｐで行なわれ
ることを意味する。 Ｎ＝M²である時、 ｋ＝ｕ＋vM と仮定し、 ｋ＝０、１、……、2M²−１ ｕ＝０、１、……、Ｍ−１ ｖ＝０、１……、2M−１ とすれば、(5)式は次の様になる。 こゝでＷ^N≡１（即ち合同）であるから Ｗ^-〓〓＝Ｗ^-〓〓＝（−１）^v2＝（−１）^v 然し は幾何級数であり、従つて １−Ｗ^−２ｕ〓ｚ^−２〓／１＋Ｗ^−ｕＭｚ^−Ｍ＝１−
ｚ^−２〓／１＋Ｗ^−ｕＭｚ^−Ｍ に等しい。従つて、Ｈ（ｚ）を次の様に書き換え
ることが出来る。 第２図の横形波器は第３図に示す様に、極め
て簡単なＭ個の波器のバンクに取替えることが
出来る。これをｐ＝2¹⁶＋１及びＷ＝４の16項の
フエルマ変換の場合について説明する。 第３図に於て、掛算器１２が逐次的にサンプル
ａ_oを受取り、それらに夫々２^n-を乗じ、項ｂ_oを
送出す。項ｂ_oが2M²＝2N項の長さを持つシフ
ト・レジスタ５２に送込まれると共に、減算段５
４の正の入力（第３図に於て下側の入力）にも送
られる。シフト・レジスタSR５２の出力が減算
段５４の負の入力同上側の入力に接続される。減
算段５４の出力がＭ個の波器から成るバンクの
入力に印加される。その各々の枝路が、 H′（ｚ）＝ｚ^−ｕ／１＋Ｗ^−ｕＭｚ^−Ｍ という伝達関数を持つ反復波器１００等と、そ
れに続くW^-〓の乗算器１６２，２６２，３６
２，４６２とを含む。各々の反復波器１００等
が減算器１５６，２５６，３５６，４５６と、Ｍ
ワードの長さのシフト・レジスタ１５８，２５
８，３５８，４５８と、乗数Ｗ^-uMの掛算器１６
０，２６０，３６０，４６０とを含む。 第３図に示す装置は、16点（Ｎ＝16）を持ち、
従つてＷ＝４、ｑ＝16であればＭ＝４の所謂フエ
ルマ変換を行なう為のものである。 従つて、レジスタ５２は32ワードの長さ、即ち
16ワードの２つのブロツクを持つ。波器バンク
は４つの枝路を持ち、この各々の枝路の反復波
器１００等が、４ワードに対応する長さのシフ
ト・レジスタ１５８，２５８，３５８，４５８
と、減算器１５６，２５６，３５６，４５６と、
掛算器１６０，２６０，３６０，４６０とを含
む。掛算器１６０が１を乗じ、掛算器２６０が
2^-8を乗じ、掛算器３６０が−１を乗じ、掛算器
４６０が−2^-8を乗ずることが必要である。最後
に、乗数Ｗ^-〓の掛算器が、夫々１、1^-1、2^-4及
び2^-9を乗ずる掛算器１６２，２６２，３６２，
４６２によつて構成される。それらの入力が、第
１の枝路では、シフト・レジスタ１５８の入力、
第２の枝路ではシフト・レジスタ２５８の第１の
ワードの出力、第３の枝路では、シフト・レジス
タ３５８の第２のワードの出力、第４の枝路で
は、シフト・レジスタ４５８の第３のワードの出
力に夫々固定されたタツプから出る。種々の枝路
の出力が加算器１６４，２６４，３６４で加算さ
れる。加算器３６４の出力が掛算器２８に結果を
送る。掛算器２８の第２の入力が乗数２^k2を受取
り、掛算器２８の出力が変換の項Ａ_kになる。 従つて、しなければならない乗算は、２のべき
数に等しい一定の係数の乗算であることが判る。
同じ様に、ｐ＝（２^q−１）／p1とし、ｑ及び２^q
−１が素数ではなく、p1が２^q−１の除数で、Ｗ
が２のべき数であるとして、 によつて定義される準マーセン変換を行なつた
時、同様な結果が得られることを示すことが出来
る。こういう変換は普通のマーセン変換の様に基
数２^q−１で計算し、最後に基数（２^q−１）／p1
の操作を行なうことによつて計算することが出来
る。 この発明では、例えばＮ＝7²＝49、ｐ＝２^４９−１／
１２７ に選ぶことが出来、従つて、 この場合、全ての計算は基数2⁴⁹−１で行なう
ことが出来、最後の補正操作を基数（2⁴⁹−
１）／127で行なつて、その計算を完了すること
が出来る。 然し、マーセン数を基数とする場合、２^dを乗
ずる乗算は、乗じようとするワードのｄビツトの
簡単な置換に対応する。最初に装置の配線をする
時にこの様な置換をすれば十分であるから、この
為に費用が全く要らないことは云う迄もない。都
合の悪いことに、フエルマ数を基数とする場合
は、この様に行かない。この場合、２^dの乗算は
シフト・ビツト反転及び２回の加算を必要とす
る。然し、処理するワードの符号変換を行なうこ
とにより、フエルマ系に於ける操作を簡単にする
ことが出来る。処理する２進ワードをａとする
と、ａ＝０の場合を除いてＢ＝ａ＋１とし、ａ＝
０の場合に、Ｂをａの最上位のビツトの重みに等
しくする様なワードＢを定義することにより、変
換が行なわれる。 この時、Ｂに２^dを乗ずることは、ａ＝０の場
合を除き、ｄビツトを回転し、回転するビツトを
反転し、ａ＝０の場合は反転を禁止することに対
応することを示すことが出来る。 然し、Ｂに対応する符号では、表わし得る最大
の数は、ａが２〓まで行く時の２〓−１に等しい
ことに注意しなければならない。この為、修正さ
れた数(B)はα個のビツトに所謂フラグ・ビツトを
加えて表わされる。フラグ・ビツトが１に等し
く、他の全てのビツトが０である時、ａ＝０であ
る。 下記の表はａとＢとの間の対応関係を示す。

【表】 このワード符号変換により、処理が容易にな
り、２^dの乗算は第４図の装置を使うことによつ
て非常に簡単に行なうことが出来る。この装置
は、２α個のアンド論理ゲートA₀，A₀′，A₁，
A₁′，……，Ａ〓_-1，A′〓_-1と、（α＋１）個のオ
ア論理回路O₀，O₁，O₂，……，Ｏ〓_-1，Ｏ〓
と、反転回路I₁とを含む。入力ワードの各ビツト
が１つの入力E₁，E₂，……，Ｅ〓_-1に印加され
る。フラグ・ビツトが入力FLiに印加される。E₀
がゲートA₀及びA₁′の入力に接続される。E₁がA₁
及びA₂′に接続される様にして、最後にＥ〓_-1が
Ａ〓_-1と、Ｏ〓の入力の内、その２番目の入力が
FLiに接続されている一方の入力とに接続され
る。A₀及びA₀′の出力がO₀の入力に接続される。
A₁及びA₁′の出力がO₁の出力に接続されるという
風になる。Ｏ〓の出力がインバータI₁の入力に接
続され、その出力がA₀′の入力に饋還される。２^d
を乗ずるこの装置の出力はS₁，S₂，……Ｓ〓_-1
FLoで表わされている。入力ワードがゼロである
時、T1＝１にすることにより、ゲートA₀，A₁，
A₂，……，Ａ〓_-1が開き、１に等しいフラグが
FLiに送られ、FLoになる。他の全ての場合、
FLiが強制的にゼロ・ビツトになり、T1＝０であ
り、入力ワードの全てのビツトが１位置だけ重み
の高い方へシフトし、反転が行なわれた後、一番
高い重みが最低ビツトのレベルに饋還される。 この為、ワード｛ａ_o｝をたゝみ込み発生器に
導入する前に、上に述べた符号変換を行なうと、
この発生器で行なわなければならない演算が簡単
になる。特に、ａ_oに２^dを乗ずることが新しい符
号で定義されたワードＡ_oのｄ個の置換及びシフ
トに対応する。これを第４図の装置を用いて行な
うことが出来る。 従つて、第３図の変換発生器は、最小限の数の
回路を用いて達成することが出来るので、特に経
済的である。然し、これは動作速度が遅い。実
際、そのタイミングは第５図の線図の様に進む。
サンプルａ_oが時刻t₀に装置の入力に印加され、
周期がＴに等しい時、第１群のＮ個のサンプル
｛ａ_o｝がNTの間に受取られる。対応する変換
｛Ｋ_k ^１｝はt₀＋NTにならなければ計算を始める
ことが出来ない、｛Ａ_k ^１｝を決定するのに要する
時間の間、新しいサンプルを入力に印加すること
が出来ない。サンプル｛ａ_o+N｝の群は時刻t₀＋
2NTにならなければ印加し始めることが出来ず、
第２群の変換｛Ａ_k ^２｝はt₀＋3NTにならなけれ
ば現われない。装置の動作時間の50％に達する遊
び時間はあまりにも重要である。 第６図に示す装置はこの遊び時間をなくし、第
７図の時間線図に従つて動作出来る様にする。こ
の目的の為、伝達関数H′（Ｚ）を持つ第３図の
波器１００の代りに、一方が反復波作用を行
ない、別の１つが循環を行なう２つのループと、
これら２つの素子の間に設けられた２位置スイツ
チとを用いる。反復波器は加算器５５６，６５
６，７５６，８５６と、Ｍワードの長さを持つシ
フト・レジスタ５５８，６５８，７５８，８５８
と、第３図に示す装置の場合と同一であつて同じ
記号を用いる掛算器１６０，２６０，３６０，４
６０と、インバータ１６６，２６６，３６６，４
６６とを直列に設けて構成される。インバータ１
６６，２６６，３６６，４６６の出力が加算器５
５６，６５６，７５６，８５６に送られるが、こ
の出力は３位置スイツチ１６８，２６８，３６
８，４６８の端子１にも接続される。スイツチ１
６８の端子２はあいているが、他のスイツチの対
応する端子は対応する反復波器の加算器の出力
に接続される。上に述べた１つのスイツチの可動
接点に入力が接続される各々の循環装置は、Ｍワ
ードに対応する長さを持つシフト・レジスタ１７
２，２７２，３７２，４７２と、バンクの同じ枝
路にある反復波器の掛算器と同様であつて、そ
の為同じ係数を乗ずる掛算器５６０，６６０，７
６０，８６０と、インバータ１７０，２７０，３
７０，４７０とを直列に含む。インバータの出力
が対応するスイツチの端子０に接続される。最後
に、バンクの各々の枝路が、第３図に示したのと
同一であつて同じ参照記号を用いた、一定の係数
を乗ずる掛算器１６２，２６２，３６２，４６２
を有する。この各々の掛算器の入力は、第３図の
伝達関数H′（Ｚ）を持つ波器１００の対応す
る枝路の場合と同様な点で循環装置に接続されて
いる。波器バンクの残りの部分は、第３図に示
すものと同一の加算器１６４，２６４，３６４
と、掛算器２８とを含む。第６図に示す装置で
は、第３図の2Nに対応する長さを持つ入力レジ
スタ５２の代りに長さＮを持つレジスタ１５２を
用いていることに注意されたい。 第７図の線図に示す様に、変換発生器の入力で
は、サンプルの相次ぐブロツク｛ａ_o｝、｛ａ_o+
Ｎ｝、｛ａ_o+2N｝が次々に続き、遊び時間がない。
同様に、出力ブロツク｛Ａ_k ^１｝、｛Ａ_k ^２｝等も初
めにt₀とt₀＋NTの間に１回の遊び時間があるだけ
で次々に続く。この期間を利用して、SR′1にサ
ンプルの最初のブロツクの初期装入を行なう。こ
れ迄例として取上げた16点のフエルマ変換の場合
について、波ループと循環ループとの間に入れ
るスイツチの置換タイミングを第８図に示した。
この図に記入した０，１又は２という数字は、ス
イツチが第６図でこれらの数字で表わした位置に
あることを意味する。 上に説明したマーセン又はフエルマ変換発生器
はデイジタル波器を構成するのに特に有用であ
る。この場合、夫々波器の係数及び入力信号サ
ンプルを表わす２つの系列｛ｂ_o｝及び｛ａ_o｝の
変換｛Ｂ_k｝及び｛Ａ_k｝を決定しなければならな
い。次に、Ａ_k・Ｂ_k＝Ｃ_kを各項毎に行ない、項
｛Ｃ_k｝に対して逆変換を行なうと、項｛ａ_o｝及
び｛ｂ_o｝の円形たゝみ込みに対応する項｛ｃ_n｝
が得られる。例えばGold及びRaderの著書
“Digital Processing of Signals”第205頁に記載
される所謂「オーバラツプ・アツド」（overlap―
add）又は「オーバラツプ・セーブ」（overlap―
save）過程を使うことにより、波される信号
サンプルに対し、円形たゝみ込みによつて比較的
簡単な組合せが得られる。 上に述べた様に、この発明はデイジタル波器
の設計を簡単にすることが出来る様にする。然
し、波器について説明する前に、こゝで取上げ
る群に属する逆変換を行なう際の数学的な操作
が、直接変換の場合と同様であつて、両者に同じ
手段を使うことが出来ること、並びに一定係数
波器では、項Ｂ_kを予め決定して記憶しておくこ
とが出来、この為変換発生器が節約されることに
注意されたい。 従つて、項｛ｃ_n｝を発生する装置を第９図に
示す方式で実現することが出来る。サンプルａ_o
に続くゼロ項（オーバラツプ過程参照）で構成さ
れるブロツクが、第６図と同様な直接変換発生器
（波器バンクを７４，１７４で表わす）に導入
される。この発生器の出力が掛算器７６に対して
項Ａ_kを発生する。掛算器７６の第２の入力が記
憶装置７８から、一定の係数Ｒ（この係数が逆変
換に関係する）を乗じた項Ｂ_kを受取る。項Ｒ・
Ｃ_kが、第６図と同様な装置を使うが、入力及び
出力乗数を２^-k2及び２^-m2とする逆変換発生器に
導入される。この場合、乗算が交換的であるか
ら、乗算器２８，１１２を省略することが出来、
そうすると第１０図の様になる。 所謂「オーバラツプ」波過程を使うには、ゼ
ロ項を加えることによつてサンプル系列｛ａ_o｝
を拡大することが必要である。これは実際には変
換発生器に送られるサンプル・ブロツクの長さを
２倍にすることによる。然し、この発明の装置で
は、夫々乗数Ｗ^-uMの掛算器を有するＭ個の第１
次の反復波器を使うことにより、変換が発生さ
れる。最初の時点t₁及びt₁＋（Ｎ／２−１）Ｔの間の期 間に、ゼロ以外の入力サンプルが反復波器に導
入される。Ｎ／２Ｔ及び（Ｎ−１）Ｔの間、ゼロ・サ ンプルが導入され、処理はＭ／２回Ｗ^-uMを乗ずる循 環に制限される。この為、時刻NTにバンクの
波器の出力は、Ｎ／２Ｔに現われるものにＷ^-〓を乗 じたものと同じである。 然し、フエルマ系では、Ｗ^N〓１であり、Ｗ〓
≡−１であるから、Ｗ〓≡−１であり、Ｗ^-〓〓
≡（−１）^uである。これは、前に処理された項に
対して適切な符号の補正が行なわれていれば、t₁
＋Ｎ／２Ｔとt₁＋NTの間、波器バンクで各項を処理 する必要がないことを意味する。従つて、第１０
図の装置に使う直接変換発生器は第１１図の方式
で実現することが出来る。この装置は若干の素子
を別にすれば、第６図の装置と全く同様である。
違う点は、波器バンクが、もとのバンクの第１
の枝路と第２の枝路とで夫々構成される２つの部
分に分れていることである。上側部分はN/2の長
さを持つシフト・レジスタ２５２、加算器５４を
介して信号を受取り、下側部分はシフト・レジス
タ２５２及び加算器５６４を介して信号を受取
る。両方の部分の出力が加算器３６４で加算さ
れ、加算器４６４で減算される。加算器４６４の
出力に項２^-k2・Ａ_kが得られ、加算器３６４の出
力に２^-k2・Ａ_k〓が得られる。更に、スイツチの
動作サイクルがもはや第８図に示す様にＮに等し
くなく、N/2に等しいことに注意されたい。 然し、「オーバラツプ・アツド」過程を使う
時、逆変換は第６図の装置を使つて行なわれるこ
とに注意されたい。 Ｇ 発明の効果 本発明によればサンプルされた信号のデイジタ
ル波を大幅に簡素化できるので、無用のノイズ
が混入する機間を少くし且つ回路の利用効率を高
め、経済的である。

【図面の簡単な説明】

第１図及び第２図は波作用によつて個別変換
を発生する基本的な装置を示す略図、第３図はこ
の発明の第１の実施例の回路図、第４図はこの発
明に使われる回路の回路図、第５図は第３図に示
した装置の動作を表わす時間線図、第６図、第７
図及び第８図はこの発明の別の実施例のブロツク
図並びにその動作を表わす時間線図、第９図及び
第１０図はこの発明の変換発生器を用いたデイジ
タル波器のブロツク図、第１１図はこの発明の
別の実施例のブロツク図である。 主な符号の説明、１２，２８……掛算器、５２
……長さ2Nのシフト・レジスタ、５４……減算
器、１５６，２５６，３５６，４５６……減算
器、１５８，２５８，３５８，４５８……シフ
ト・レジスタ、１６０，２６０，３６０，４６０
……掛算器。

Claims (1)

1. 【特許請求の範囲】 １ 上流側の重みづけ手段１２及び下流側の重み
   づけ手段２８と、Ｍ個の波器１００から成るバ
   ンクとを有し、該波器が前記両重みづけ手段の
   間に配置されていてその出力を加算する様な形式
   になつていて、Ｎを整数の自乗値（Ｎ＝M²）とし
   て、Ｎ個のデイジタル サンプル｛ａ_o〓〓〓の
   ブロツク系列からフーリエ変換項｛Ａ_k｝〓〓〓
   のブロツクを発生するデイジタル波器用のフー
   リエ変換発生器に於て、 前記上流側の重みづけ手段１２と前記各バンク
   １００との間には、前記上流側の重みづけ手段１
   ２の出力の、互いに2N位置だけ隔たる項を各項
   毎に減算する手段５２，５４が接続されているこ
   とと、 前記各バンクの波器１００は、入力端子及び
   出力端子、該入力端子に接続された入力を持つ反
   復波手段１５６―１５８―１６０、対応する反
   復波手段の出力に接続された入力を持つ一定係
   数重みづけ手段１６２を含むことと、 前記加算器は、前記各バンクの一定係数重みづ
   け手段の出力を加算して前記下流側の重みづけ手
   段２８へ供給するように相互接続された加算器１
   ６４，２６４，３６４を含むことと、 を特徴とするフーリエ変換発生器。