JPS6148253B2 - - Google Patents
Info
- Publication number
- JPS6148253B2 JPS6148253B2 JP7319476A JP7319476A JPS6148253B2 JP S6148253 B2 JPS6148253 B2 JP S6148253B2 JP 7319476 A JP7319476 A JP 7319476A JP 7319476 A JP7319476 A JP 7319476A JP S6148253 B2 JPS6148253 B2 JP S6148253B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- pattern
- photomask
- target
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 235000012431 wafers Nutrition 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000001259 photo etching Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 239000008188 pellet Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置等の製作に使用するフオ
トマスクに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photomask used for manufacturing semiconductor devices and the like.
IC LSI等の半導体装置は、その製作にあたつ
てスターテイングマテリアルとして60〜100mmφ
程度の半導体ウエーハを用い、これに種々のウエ
ーハ処理を行なつて1枚のウエーハから数多くの
素子ペレツト(0.3〜30.0mm口程度)を得てい
る。 Semiconductor devices such as IC LSI are manufactured with a diameter of 60 to 100 mm as a starting material.
A large number of element pellets (approximately 0.3 to 30.0 mm diameter) are obtained from one wafer by using semiconductor wafers of approximately 100 mm and subjecting them to various wafer treatments.
しかしながら、ウエーハ処理を終えたシリコン
ウエーハを数多くのペレツトにするための分割の
際に、ウエーハ上のアライメント専用ターゲツト
領域において有害なスクライブクラツクがウエー
ハに発生し、製品歩留まりを低減する問題があ
る。 However, when a silicon wafer after wafer processing is divided into a large number of pellets, harmful scribe cracks are generated on the wafer in a target area dedicated to alignment on the wafer, resulting in a problem of reduced product yield.
これは、シリコンウエーハをフオトエツチング
する際に、フオトマスクとウエーハのアライメン
ト操作をオートアライメント装置を用いて行なつ
ているが、この装置においては、ウエーハ上に設
けた特殊なマークすなわちアライメント専用ター
ゲツトに対し、フオトマスク上のアライメント専
用ターゲツトを合わせるように自動制御するもの
である。しかしながら、この種のアライメント専
用ターゲツト1は、第1図に略示するようにシリ
コンウエーハ2上にフオトエツチング工程による
マスクのアライメント時の検出電圧向上(作業
性、生産性、精度等の向上)とピツチズレ防止の
ために1対の離間した個所に設けられ、フオトエ
ツチング工程数に見合う数のアライメント専用タ
ーゲツト領域3をそれぞれの個所に設けているも
のである。そのため、フオトマスクにおけるスク
ライブ領域がターゲツトユニツト間にないため、
この一群のアライメント専用ターゲツト間にはス
クライブ領域(同図において、二点鎖線で図示す
る領域)が形成されず、このターゲツト1の全部
の個数(すなわち半導体装置を製作するためのフ
オトエツチング工程数より最初のフオトエツチン
グ工程を差し引いた工程数に対応する数で、バイ
ポーラICにおいては十数個のアライメント専用
ターゲツトとなる)の専有面積から求められる寸
法より小さなペレツト2a寸法を有するシリコン
ウエーハ2のスクライブ時においては、一群のタ
ーゲツト1が2個以上のペレツト2aにまたがる
ことになり、スクライブによりウエーハ2上に十
分な線状溝(スクライブライン)ができず、クラ
ツキング時においてこの部分でペレツト2a割れ
が生ずる欠点があると共にスクライブ用ダイヤモ
ンドカツタの摩滅が激しくなる。 When photoetching a silicon wafer, an auto-alignment device is used to align the photomask and the wafer. This automatically controls the alignment target on the photomask. However, as shown schematically in FIG. 1, this type of alignment-specific target 1 has the advantage of improving the detection voltage (improving workability, productivity, precision, etc.) during mask alignment by photoetching on a silicon wafer 2. In order to prevent pitch deviation, a pair of target regions 3 for alignment are provided at each location, the number of which corresponds to the number of photoetching steps. Therefore, since there is no scribe area on the photomask between the target units,
No scribe area (area indicated by two-dot chain lines in the figure) is formed between this group of alignment-only targets, and the total number of targets 1 (i.e., the number of photo-etching steps for manufacturing a semiconductor device) is not formed between these alignment targets. When scribing a silicon wafer 2 whose size is smaller than the size of the pellet 2a (the number corresponds to the number of steps after deducting the first photo-etching step, which is a number of targets dedicated to alignment in bipolar ICs). In this case, a group of targets 1 spans over two or more pellets 2a, and a sufficient linear groove (scribe line) cannot be created on the wafer 2 by scribing, and the pellets 2a are cracked at this portion during cracking. In addition to the drawbacks, the diamond cutter for scribing is subject to severe wear and tear.
本発明は、上述した諸問題を解決し、もつてウ
エーハの分割時にペレツト割れを防止するために
用いられるフオトマスクを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a photomask that can be used to prevent pellet cracking when dividing a wafer.
このような目的を達成するための本発明の要旨
は、格子状の分割用パターンと、この分割用パタ
ーンによつて囲まれる複数の領域と、前記複数の
領域の内隣接する2つの領域内に形成されるアラ
イメント用ターゲツトパターンとを有し、前記ア
ライメント用ターゲツトパターンは前記隣接する
2つの領域の片方の領域に素子領域パターンが存
在しない状態で前記隣接する2つの領域内に形成
されていることを特徴とするフオトマスクにあ
る。一実施例であるネガフオトレジスト用フオト
マスクを図面を用いて詳述する。 The gist of the present invention for achieving such an object is to include a grid-like dividing pattern, a plurality of regions surrounded by the dividing pattern, and two adjacent regions among the plurality of regions. and an alignment target pattern to be formed, and the alignment target pattern is formed in the two adjacent regions with no element region pattern present in one of the two adjacent regions. It is on a photomask featuring the following. A negative photoresist photomask as an example will be described in detail with reference to the drawings.
第2図は、本発明にかかるネガフオトレジスト
用フオトマスクを示す平面図である。同図におい
て、4は、ネガフオトレジスト用フオトマスクを
示し、太線5は、被フオトエツチング体であるシ
リコンウエーハのスクライブ用焼き付けパターン
を示すもので、透明なガラス基板上に設けたクロ
ム薄膜等の光に対して不透明な薄膜からなるもの
である。6は、フオトマスク4のアライメント専
用ターゲツト並びにこのターゲツトユニツト領域
を示すもので、スクライブ用焼き付けパターン5
内のガラス基板表面に設けたものである。 FIG. 2 is a plan view showing a photomask for negative photoresist according to the present invention. In the figure, numeral 4 indicates a photomask for negative photoresist, and thick line 5 indicates a baking pattern for scribing a silicon wafer, which is an object to be photoetched. It consists of a thin film that is opaque to the surface. Reference numeral 6 indicates the alignment-only target of the photomask 4 and the area of this target unit, and the scribing burn pattern 5
It is provided on the surface of the inner glass substrate.
このアライメント専用ターゲツト領域は、被フ
オトエツチング体のシリコンウエーハに施すフオ
トエツチング工程数に見合う数すなわち一連のフ
オトエツチング工程の数から1(最初のフオトエ
ツチング工程)を差し引いた数だけフオトマスク
4上に設けられている。すなわち、一群のアライ
メント専用ターゲツト領域を分割してターゲツト
ユニツト6に細分化し、このターゲツトユニツト
をすつぽりと格子状のスクライブ用焼き付けパタ
ーン線内に組み込んだものである。なお、同図に
おいて、一点鎖線で示すものは、この一群のター
ゲツト領域の専有領域を示すものである。また、
図示していないが、格子状のスクライブ用焼き付
けパターン内には、被フオトエツチング体である
シリコンウエーハに所定の形状のフオトエツチン
グを行なうための形状のパターンが設けてある。 This alignment-dedicated target area is provided on the photomask 4 in a number corresponding to the number of photoetching processes performed on the silicon wafer to be photoetched, that is, the number of a series of photoetching processes minus 1 (the first photoetching process). It is being That is, a group of alignment-dedicated target areas is divided into subdivided target units 6, and these target units are neatly incorporated into the grid-like scribing pattern lines. In addition, in the figure, what is shown by a dashed dot line indicates an exclusive area of this group of target areas. Also,
Although not shown, a pattern having a shape for photoetching a silicon wafer, which is an object to be photoetched, in a predetermined shape is provided in the grid-like scribe baking pattern.
そして、フオトマスクのスクライブ用焼き付け
パターンは、ネガタイプのフオトレジストをフオ
トエツチング用遮蔽膜として使用する場合は、黒
抜きパターンすなわちクロム薄膜等により形成さ
れ、ポジタイプのフオトレジストをフオトエツチ
ング用遮蔽膜として使用する場合は、白抜きパタ
ーンすなわちこの領域周縁にクロム薄膜等の不透
明薄膜を形成してなるものである。 When a negative type photoresist is used as a shielding film for photoetching, the printed pattern for scribing on a photomask is formed by a black pattern, that is, a thin chrome film, etc., and when a positive type photoresist is used as a shielding film for photoetching. In this case, a white pattern is formed, that is, an opaque thin film such as a thin chrome film is formed on the periphery of this area.
このようなフオトマスク4を用いて、被フオト
エツチング体であるシリコンウエーハに所定の焼
き付けパターンを設けるマスクアライメント操作
をオートアライメント装置を用いて行ない、所定
のパターンをシリコンウエーハにフオトエツチン
グにより形成すると第3図に略示するように、シ
リコンウエーハ7表面のスクライブ領域における
酸化シリコン酸、リンシリケートガラス膜等のパ
シベーシヨン膜およびアルミニウム膜や多結晶シ
リコン膜等の配線膜が取り除くことができる。特
に、シリコンウエーハ7表面のアライメント専用
ターゲツトユニツト8が一群として存在する領域
9(図において、1点鎖線で示す)内にも、その
ターゲツトユニツト8間にスクライブ領域10
(図において、2点鎖線で示す)を形成し、その
領域において硬い材質でかつスクライブ用ダイヤ
モンドカツタによりスクライブラインを引きにく
い上記パシベーシヨン膜または配線膜がないため
に、この個所においてもスムーズにペレツト割れ
を防止しながらスクライビングを行なえる。すな
わち、本発明にかかるフオトマスクを使用するこ
とにより、被フオトエツチング体であるシリコン
ウエーハ7をペレツトに分割する際には、ペレツ
ト寸法が一群のアライメント専用ターゲツトから
なるターゲツト専有面積寸法よりも小さなもので
あつても、この一群のアライメント専用ターゲツ
ト領域内にスクライブ領域を設けることができる
ために、スモライブ時にペレツト割れが発生せ
ず、また、スクライブ用ダイヤモンドカツタが必
要以上に摩滅することはない。 Using such a photomask 4, a mask alignment operation is performed to form a predetermined printed pattern on a silicon wafer, which is an object to be photoetched, using an auto-alignment device, and when the predetermined pattern is formed on the silicon wafer by photoetching, As schematically shown in the figure, passivation films such as silicon oxide and phosphosilicate glass films and wiring films such as aluminum films and polycrystalline silicon films in the scribe region on the surface of the silicon wafer 7 can be removed. In particular, even in a region 9 (indicated by a dashed line in the figure) where a group of target units 8 dedicated to alignment exist on the surface of the silicon wafer 7, there is a scribe region 10 between the target units 8.
(indicated by a two-dot chain line in the figure), and since there is no passivation film or wiring film in that area, which is made of a hard material and makes it difficult to draw scribe lines with a diamond cutter for scribing, the pellet cracks smoothly in this area as well. Scribing can be performed while preventing. That is, by using the photomask according to the present invention, when dividing the silicon wafer 7, which is the object to be photoetched, into pellets, the pellet size is smaller than the exclusive area of the target consisting of a group of alignment targets. Even if there is a problem, a scribing area can be provided within this group of alignment-dedicated target areas, so that pellet cracking does not occur during smoliving, and the scribing diamond cutter does not wear out more than necessary.
本発明は、種々の態様のマスクアライメント装
置におけるアライメント専用ターゲツトを有する
フオトマスクに適用でき、しかもIC LSIダイオ
ード、トランジスタ等の種々の電子部品等の製作
にあたつてのフオトエツチングに使用できるもの
である。 The present invention can be applied to photomasks having alignment-specific targets in various types of mask alignment devices, and can also be used for photoetching in the production of various electronic components such as IC LSI diodes and transistors. .
第1図は、従来のフオトエツチング工程を終え
て得られたシリコンウエーハを示す平面図、第2
図は、本発明の一実施例であるネガフオトレジス
ト用フオトマスクを示す平面図、第3図は、本発
明にかかフオトマスクを使用し、フオトエツチン
グを行なつて得たシリコンウエーハを示す平面図
である。
1,8……シリコンウエーハ上のアライメント
専用ターゲツト、2,7……シリコンウエーハ、
3,9……一群のターゲツト領域、4……フオト
マスク、5……フオトマスク上における被エツチ
ング体のスクライブ用焼き付けパターン、6……
フオトマスク上のアライメント専用ターゲツト、
10……シリコンウエーハ表面のスクライブ領
域。
Figure 1 is a plan view showing a silicon wafer obtained after a conventional photoetching process;
The figure is a plan view showing a photomask for negative photoresist, which is an embodiment of the present invention, and FIG. 3 is a plan view showing a silicon wafer obtained by photoetching using the photomask according to the present invention. It is. 1, 8... Alignment dedicated target on silicon wafer, 2, 7... silicon wafer,
3, 9...A group of target areas, 4...Photomask, 5...Burning pattern for scribing the object to be etched on the photomask, 6...
Dedicated alignment target on photomask,
10...Scribe area on the surface of the silicon wafer.
Claims (1)
ーンによつて囲まれる複数の領域と、前記複数の
領域の内隣接する2つの領域内に形成されるアラ
イメント用ターゲツトパターンとを有し、前記ア
ライメント用ターゲツトパターンは前記隣接する
2つの領域の片方の領域に素子領域パターンが存
在しない状態で前記隣接する2つの領域内に形成
されていることを特徴とするフオトマスク。1 comprising a lattice-like dividing pattern, a plurality of regions surrounded by the dividing pattern, and an alignment target pattern formed in two adjacent regions among the plurality of regions; 2. A photomask characterized in that a target pattern is formed within the two adjacent regions with no element region pattern present in one of the two adjacent regions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319476A JPS52156568A (en) | 1976-06-23 | 1976-06-23 | Photo mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319476A JPS52156568A (en) | 1976-06-23 | 1976-06-23 | Photo mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52156568A JPS52156568A (en) | 1977-12-27 |
| JPS6148253B2 true JPS6148253B2 (en) | 1986-10-23 |
Family
ID=13511077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7319476A Granted JPS52156568A (en) | 1976-06-23 | 1976-06-23 | Photo mask |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS52156568A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07117744B2 (en) * | 1988-04-12 | 1995-12-18 | 富士通株式会社 | Dicing line formation method |
-
1976
- 1976-06-23 JP JP7319476A patent/JPS52156568A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52156568A (en) | 1977-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01276737A (en) | Manufacture of semiconductor device | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| JPS6148253B2 (en) | ||
| US20210398910A1 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| JPH07117744B2 (en) | Dicing line formation method | |
| JPS5947474B2 (en) | Hand tie souchi | |
| JPH056176B2 (en) | ||
| JPH05341499A (en) | Reticle for stepper | |
| JP2586144B2 (en) | Method for manufacturing semiconductor device | |
| US4410580A (en) | Semiconductor wafer | |
| JP2715462B2 (en) | Reticle and method of manufacturing semiconductor device using the same | |
| JPH0619120A (en) | Reticle, semiconductor device using the reticle, and method of manufacturing the same | |
| JP2001035776A (en) | Semiconductor device manufacturing method and reticle | |
| JPS5931852B2 (en) | Photoresist exposure mask | |
| CN119400687A (en) | A method for generating groove patterns on a wafer and its application | |
| JPS61263227A (en) | Manufacture of semiconductor device | |
| JPS623944B2 (en) | ||
| JPS59144125A (en) | Reticule | |
| JPH0748105B2 (en) | Photo mask | |
| JPH0245909A (en) | Manufacturing method of semiconductor device | |
| JPS63117428A (en) | Manufacture of semiconductor device | |
| JPH09293761A (en) | Method of manufacturing semiconductor chip | |
| JPS61187343A (en) | Semiconductor substrate | |
| JPH03266843A (en) | Mask for exposing of aluminum wiring |