JPS6148750B2 - - Google Patents
Info
- Publication number
- JPS6148750B2 JPS6148750B2 JP16941682A JP16941682A JPS6148750B2 JP S6148750 B2 JPS6148750 B2 JP S6148750B2 JP 16941682 A JP16941682 A JP 16941682A JP 16941682 A JP16941682 A JP 16941682A JP S6148750 B2 JPS6148750 B2 JP S6148750B2
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- system program
- stored
- external storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マイクロプログラム及びシステムプ
ログラムを装置外部から取得するシステムにおい
て、システムプログラムの存在の有無を調べ、マ
イクロプログラムの初期格納（IMPL）に引続き
システムプログラムの初期格納（IPL）を行うか
否かを決定し、その決定に従つて自動的にプログ
ラムの初期格納を行うようにした自動IPL制御方
式に関するものである。
ログラムを装置外部から取得するシステムにおい
て、システムプログラムの存在の有無を調べ、マ
イクロプログラムの初期格納（IMPL）に引続き
システムプログラムの初期格納（IPL）を行うか
否かを決定し、その決定に従つて自動的にプログ
ラムの初期格納を行うようにした自動IPL制御方
式に関するものである。
第１図はプログラムの初期格納の概要を示す図
である。第１図において、１はデイスク装置、２
はCPU（データ処理装置）、３はメモリ、４はボ
リユーム・ラベル、５はマイクロプログラム、６
はシステムプログラム、７は制御記憶、８は主記
憶を示す。デイスク装置１は、マイクロプログラ
ム５及びシステムプログラム６が格納された外部
記憶装置であつて、ボリユーム・ラベル４にボリ
ユーム名やフアイル情報などが表示されている。
CPU2におけるOS（オペレーシヨン・システム）
の稼動までのシーケンスは、従来、まず、電源が
投入され、その後、IMPL（マイクロプログラム
の初期格納）の指示がなされ、デイスク装置１に
あるマイクロプログラム５がCPU2の制御記憶７
に格納される。この段階では、ハードウエア計算
機が実現される。IMPLが終了すると、引続いて
IPL（システムプログラムの初期格納）の指示が
なされ、デイスク装置１にあるシステムプログラ
ム６がCPU2の主記憶８に格納され、IPLが終了
すると、OSが稼動する。このように、従来は
IMPLの指示とIPLの指示とが夫々独立してい
て、その都度キー入力による指示を必要としてい
た。
である。第１図において、１はデイスク装置、２
はCPU（データ処理装置）、３はメモリ、４はボ
リユーム・ラベル、５はマイクロプログラム、６
はシステムプログラム、７は制御記憶、８は主記
憶を示す。デイスク装置１は、マイクロプログラ
ム５及びシステムプログラム６が格納された外部
記憶装置であつて、ボリユーム・ラベル４にボリ
ユーム名やフアイル情報などが表示されている。
CPU2におけるOS（オペレーシヨン・システム）
の稼動までのシーケンスは、従来、まず、電源が
投入され、その後、IMPL（マイクロプログラム
の初期格納）の指示がなされ、デイスク装置１に
あるマイクロプログラム５がCPU2の制御記憶７
に格納される。この段階では、ハードウエア計算
機が実現される。IMPLが終了すると、引続いて
IPL（システムプログラムの初期格納）の指示が
なされ、デイスク装置１にあるシステムプログラ
ム６がCPU2の主記憶８に格納され、IPLが終了
すると、OSが稼動する。このように、従来は
IMPLの指示とIPLの指示とが夫々独立してい
て、その都度キー入力による指示を必要としてい
た。
本発明は、上記の問題を解決するものであつ
て、プログラムの初期格納のための操作を簡略化
し、オペレータが意識しなくてもIPLまで自動的
に行い得る自動IPL制御方式を提供することを目
的とするものである。
て、プログラムの初期格納のための操作を簡略化
し、オペレータが意識しなくてもIPLまで自動的
に行い得る自動IPL制御方式を提供することを目
的とするものである。
そのために本発明の自動IPL制御方式は、デー
タ処理装置にマイクロプログラムとシステムプロ
グラムを初期格納する自動IPL制御方式であつ
て、マイクロプログラムとシステムプログラムが
格納対象になつていてボリユーム・ラベルが付さ
れた外部記憶装置、及びデータ処理装置を備え、
電源が投入された後IPLの指示があると、上記外
部記憶装置から上記データ処理装置の制御記憶に
マイクロプログラムを初期格納し、しかる後、上
記外部記憶装置のボリユーム・ラベルを読出して
当該外部記憶装置にシステムプログラムが格納さ
れているか否かを調べ、システムプログラムが格
納されていることが判明したことを条件に引続い
てシステムプログラムを上記外部記憶装置から上
記データ処理装置の主記憶に初期格納し、システ
ムプログラムが格納されていることが判明しなか
つたことを条件にマイクロプログラムの初期格納
により上記IPLの指示に対する動作を終了とする
ように構成されたことを特徴とするものである。
タ処理装置にマイクロプログラムとシステムプロ
グラムを初期格納する自動IPL制御方式であつ
て、マイクロプログラムとシステムプログラムが
格納対象になつていてボリユーム・ラベルが付さ
れた外部記憶装置、及びデータ処理装置を備え、
電源が投入された後IPLの指示があると、上記外
部記憶装置から上記データ処理装置の制御記憶に
マイクロプログラムを初期格納し、しかる後、上
記外部記憶装置のボリユーム・ラベルを読出して
当該外部記憶装置にシステムプログラムが格納さ
れているか否かを調べ、システムプログラムが格
納されていることが判明したことを条件に引続い
てシステムプログラムを上記外部記憶装置から上
記データ処理装置の主記憶に初期格納し、システ
ムプログラムが格納されていることが判明しなか
つたことを条件にマイクロプログラムの初期格納
により上記IPLの指示に対する動作を終了とする
ように構成されたことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
第２図はデイスク装置のボリユーム・ラベルの
構成の概要を示す図、第３図は本発明の自動IPL
制御による動作の流れを示す図である。
構成の概要を示す図、第３図は本発明の自動IPL
制御による動作の流れを示す図である。
マイクロプログラムやシステムプログラムは、
先に述べたように一般に外部記憶装置であるデイ
スク装置に格納されている。その外部記憶装置に
は、ボリユーム・ラベルがついていて、その概要
を示したのが第２図である。ボリユーム・ラベル
には、第２図に示すように、ボリユーム・ラベル
の表示やボリユーム名、機種名などの表示がされ
ている。システムプログラムが格納されている外
部記憶装置である場合には、そのボリユーム・ラ
ベルに、システムプログラム名やOS（オペレー
シヨン・システム）名などが表示され、システ
ム・レジデンス・ボリユームであることが表示さ
れている。
先に述べたように一般に外部記憶装置であるデイ
スク装置に格納されている。その外部記憶装置に
は、ボリユーム・ラベルがついていて、その概要
を示したのが第２図である。ボリユーム・ラベル
には、第２図に示すように、ボリユーム・ラベル
の表示やボリユーム名、機種名などの表示がされ
ている。システムプログラムが格納されている外
部記憶装置である場合には、そのボリユーム・ラ
ベルに、システムプログラム名やOS（オペレー
シヨン・システム）名などが表示され、システ
ム・レジデンス・ボリユームであることが表示さ
れている。
本発明は、IMPL動作の終了時点において、シ
ステムプログラムの外部記憶装置での格納状況を
ボリユーム・ラベルによつて調査するものであ
る。そして、ボリユーム・ラベルから当該外部記
憶装置にシステムプログラムが格納されているこ
とが判明した場合には、当該外部記憶装置から自
動的にIPLが行われる。しかし、システムプログ
ラムが格納されていないことが判明した場合に
は、IPL動作に移ることなく、システムはIMPL
終了状態にされる。その後は、外部からのキー操
作などによるIPL指示によつて、IPL動作が可能
とされる。
ステムプログラムの外部記憶装置での格納状況を
ボリユーム・ラベルによつて調査するものであ
る。そして、ボリユーム・ラベルから当該外部記
憶装置にシステムプログラムが格納されているこ
とが判明した場合には、当該外部記憶装置から自
動的にIPLが行われる。しかし、システムプログ
ラムが格納されていないことが判明した場合に
は、IPL動作に移ることなく、システムはIMPL
終了状態にされる。その後は、外部からのキー操
作などによるIPL指示によつて、IPL動作が可能
とされる。
自動IPL制御による動作の流れを第３図を参照
しつつ説明する。システムの電源が投入されて
IMPLが指示されると、 IMPL動作を行う。IMPL動作が終了すると
次にの処理を行う。
しつつ説明する。システムの電源が投入されて
IMPLが指示されると、 IMPL動作を行う。IMPL動作が終了すると
次にの処理を行う。
システムプログラム格納対象の外部記憶装置
のボリユーム・ラベルを読出す。次にの処理
を行う。
のボリユーム・ラベルを読出す。次にの処理
を行う。
ボリユーム・ラベルに表示されたシステムプ
ログラム名やOS名などからシステムプログラ
ムが格納されているか否かを調べる。
ログラム名やOS名などからシステムプログラ
ムが格納されているか否かを調べる。
Yesの場合にはを処理を行ない、Noの場合
には終了状態にされ、キー・イン待ちとなる。
そして、外部からキー・インされ指示されると
IPL動作を行う。
には終了状態にされ、キー・イン待ちとなる。
そして、外部からキー・インされ指示されると
IPL動作を行う。
IPL動作を行う。
以上の説明から明らかなように、本発明によれ
ば、外部記憶装置にシステムプログラムが格納さ
れているか否かをそのボリユーム・ラベルによつ
て調べ、システムプログラムが格納されている場
合には、IMPL動作の終了後、引続いてIPL動作
が自動的に行われるので、OSの稼動までの操作
が簡略化され、オペレータの負担も軽減される。
ば、外部記憶装置にシステムプログラムが格納さ
れているか否かをそのボリユーム・ラベルによつ
て調べ、システムプログラムが格納されている場
合には、IMPL動作の終了後、引続いてIPL動作
が自動的に行われるので、OSの稼動までの操作
が簡略化され、オペレータの負担も軽減される。
第１図はプログラムの初期格納の概要を示す
図、第２図はデイスク装置のボリユーム・ラベル
の構成の概要を示す図、第３図は本発明の自動
IPL制御による動作の流れを示す図である。 １……デイスク装置、２……CPU（データ処
理装置）、３……メモリ、４……ボリユーム・ラ
ベル、５……マイクロプログラム、６……システ
ムプログラム、７……制御記憶、８……主記憶。
図、第２図はデイスク装置のボリユーム・ラベル
の構成の概要を示す図、第３図は本発明の自動
IPL制御による動作の流れを示す図である。 １……デイスク装置、２……CPU（データ処
理装置）、３……メモリ、４……ボリユーム・ラ
ベル、５……マイクロプログラム、６……システ
ムプログラム、７……制御記憶、８……主記憶。
Claims (1)
- １ データ処理装置にマイクロプログラムとシス
テムプログラムを初期格納する自動IPL制御方式
であつて、マイクロプログラムとシステムプログ
ラムが格納対象になつていてボリユーム・ラベル
が付された外部記憶装置、及びデータ処理装置を
備え、電源が投入された後IPLの指示があると、
上記外部記憶装置から上記データ処理装置の制御
記憶にマイクロプログラムを初期格納し、しかる
後、上記外部記憶装置のボリユーム・ラベルを読
出して当該外部記憶装置にシステムプログラムが
格納されているか否かを調べ、システムプログラ
ムが格納されていることが判明したことを条件に
引続いてシステムプログラムを上記外部記憶装置
から上記データ処理装置の主記憶に初期格納し、
システムプログラムが格納されていることが判明
しなかつたことを条件にマイクロプログラムの初
期格納により上記IPLの指示に対する動作を終了
とするように構成されたことを特徴とする自動
IPL制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941682A JPS5958517A (ja) | 1982-09-28 | 1982-09-28 | 自動ｉｐｌ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941682A JPS5958517A (ja) | 1982-09-28 | 1982-09-28 | 自動ｉｐｌ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958517A JPS5958517A (ja) | 1984-04-04 |
| JPS6148750B2 true JPS6148750B2 (ja) | 1986-10-25 |
Family
ID=15886186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16941682A Granted JPS5958517A (ja) | 1982-09-28 | 1982-09-28 | 自動ｉｐｌ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958517A (ja) |
-
1982
- 1982-09-28 JP JP16941682A patent/JPS5958517A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958517A (ja) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6148750B2 (ja) | ||
| US5848296A (en) | Method for starting up recording and reproducing apparatus by allowing the host computer to receive necessary programs from recording and reproducing apparatus ilustratively upon power-up | |
| JPS5942332B2 (ja) | プログラムロ−ド方式 | |
| JP2561340B2 (ja) | 情報処理装置 | |
| JPS6367690B2 (ja) | ||
| JPS6141016B2 (ja) | ||
| JP2511544B2 (ja) | システム定義変更方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPH0417453B2 (ja) | ||
| JPS6226053B2 (ja) | ||
| JPS62226213A (ja) | 電源制御方式 | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| Sebbel | Input/output microprogramming for the 7.755 central processing unit of siemens system 7.000 | |
| JPH05150976A (ja) | 中央処理装置マイクロプログラム書き換え方法 | |
| JPS58164041U (ja) | デ−タ処理装置暴走検出装置 | |
| JPH0820945B2 (ja) | マイクロプロセッサ | |
| JPH0690676B2 (ja) | コマンド動作制御方式 | |
| JPS61279931A (ja) | パラメータ解析方法 | |
| JP2000010899A (ja) | 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS61255440A (ja) | プログラム中断制御方式 | |
| JPS5958548A (ja) | マイクロプログラムの診断処理方式 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPS61138339A (ja) | デ−タ処理装置 | |
| JPH0235333B2 (ja) |