JPS6149031B2

JPS6149031B2 -

Info

Publication number: JPS6149031B2
Application number: JP7625581A
Authority: JP
Inventors: Tomiaki Hosokawa
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-05-19
Filing date: 1981-05-19
Publication date: 1986-10-27
Also published as: JPS57190772A

Description

【発明の詳細な説明】本発明は抵抗溶接機などにおける溶接電流の正
の大きさと負の大きさとのバランスを監視するた
めの溶接電流のバランス監視装置に関するもので
ある。

一般に、抵抗溶接機、例えばシーム溶接機の場
合、数サイクルの周期で溶接電流の通電と休止と
が行われており、これらの溶接機においては、制
御装置であるタイマーの不良などで電流のバラン
スが崩れたり、片点弧などになつた場合を検出し
て通電を停止させ、溶接出力制御のための主サイ
リスタを保護すると同時に、溶接不良を未然に防
ぐために、溶接電流バランス監視装置が用いられ
ている。

従来、このような溶接電流バランス監視装置と
しては、第１図に示すようにメータリレーを用い
たものが使用されている。第１図において、１は
メータリレーであり、ライン２，３は溶接電流検
出用のシヤントに接続されている。４はこのメー
タリレー１の制御ブロツクであり、電流のバラン
スが崩れると、リレー５が動作してその接点５ａ
が開となり、通電などが停止する。６はリセツト
用押釦スイツチである。

しかしながら、このようなメータリレー１を用
いたものは、機械式であるため、応答性が悪く、
バランスが崩れたことを検出してから動作するま
で数サイクルを必要とし、また検出精度が低く、
しかも精度の調整を任意に行うことができなく、
精度のバラツキも大きかつた。さらに、高価で信
頼性の面でも乏しいものであつた。

本発明はこのような従来の欠点を解決するもの
であり、応答性が速く、検出精度が高く、また精
度の設定を任意に行うことができるようにするこ
とを目的とするものである。

第２図〜第４図に本発明の一実施例による抵抗
溶接機の溶接電流バランス監視装置を示してお
り、第２図は増幅回路、サンプルホールド回路、
上限、下限のリミツトを検出するウインドコンパ
レータ回路、表示回路部分、第３図はサンプリン
グ回路と同期回路部分、第４図はアンバランスに
なつた場合のセツト、リセツト回路部分である。

第２図において、１０は溶接トランスであり、
この溶接トランス１０の一次側には、主サイリス
タ１１，１２およびシヤフト１３が接続されてお
り、そのシヤフト１３により溶接電流の正の大き
さ、負の大きさを検出することができる。

１４は電流差動形のノートン形の演算増幅器
（以下、オペアンプという）であり、このオペア
ンプ１４の反転入力端子および非反転入力端子に
は、シヤント１３により検出された検出電圧が入
力される。１５〜２０はこのオペアンプ１４の入
力用、出力用、バイアス用の抵抗、２１はコンデ
ンサであり、これらのオペアンプ１４、抵抗１５
〜２０およびコンデンサ２１により増幅回路が構
成されている。２２は前記オペアンプ１４より得
られる増幅電圧の正の部分の大きさをホールドす
るコンデンサ、２３は同じく負の部分の大きさを
ホールドするコンデンサであり、このコンデンサ
２２，２３にはダイオード２４，２５が、ダイオ
ード２４についてはカソードをコンデンサ２２側
にして、またダイオード２５についてはアノード
をコンデンサ２３側にしてそれぞれ接続され、そ
してダイオード２４，２５の他端は共通接続され
てアナログスイツチ２６を介して前記オペアンプ
１４の出力端の抵抗２０に接続されている。ま
た、コンデンサ２２，２３には、抵抗２７，２８
とアナログスイツチ２９，３０の直列回路がそれ
ぞれ並列に接続されている。すなわち、アナログ
スイツチ２６によりコンデンサ２２，２３への充
電が制御され、アナログスイツチ２９，３０によ
りコンデンサ２２，２３の放電が制御される。

３１，３２はボルテージホロア用のオペアンプ
であり、このオペアンプ３１，３２それぞれの非
反転入力端子に、前記コンデンサ２２，２３の端
子電圧が入力されている。３３はこのオペアンプ
３１，３２の出力が抵抗３４，３５を介して反転
入力端子に入力されるオペアンプであり、このオ
ペアンプ３３と抵抗３４〜３６とにより増幅回路
が構成されている。

３７，３８はオペアンプ３３の出力がアナログ
スイツチ３９、抵抗４０を介して非反転入力端
子、反転入力端子に入力されるオペアンプであ
り、このオペアンプ３７，３８は抵抗４０〜４
５、可変抵抗４６，４７およびダイオード４８，
４９とともに上限、下限のリミツトを検出するウ
インドコンパレータ回路を構成している。このウ
インドコンパレータ回路は、入力電圧が可変抵抗
４６，４７より得られる２つの基準電圧の中間の
範囲にある時だけ出力が反転するものであり、入
力電圧をＶ_IN、可変抵抗４６により設定される基
準電圧をＶ_S1、可変抵抗４７により設定される基
準電圧をＶ_S2、とすると、Ｖ_S1＜Ｖ_IN＜Ｖ_S2の時
だけ、ANDゲート５０の出力がハイレベルとな
る。一方、Ｖ_IN＜Ｖ_S1の場合、オペアンプ３７の
出力がロウレベルとなり、Ｖ_S2＜Ｖ_INの場合、オ
ペアンプ３８の出力がロウレベルとなる。

また、前記アナログスイツチ３９は、電流の正
の大きさと負の大きさのバランスが正常かどうか
を判定するものである。５１はオペアンプであ
り、このオペアンプ５１は、前記アナログスイツ
チ３９の電源としてＶ_DDとＶ_SSが供給されている
ため、信号のレベルシフト用として用いられてい
る。５２，５３はオペアンプ５１の入力用抵抗で
ある。５４，５５は前記オペアンプ３７，３８の
出力がインバータ５６，５７および抵抗５８，５
９を介して反転入力端子に入力されるオペアンプ
であり、このオペアンプ５４，５５の非反転入力
端子には抵抗６０，６１を介してＶ_DDの電圧が入
力されている。

６２は前記ANDゲート５０の出力が一方の入
力端子に入力されるANDゲート、６３は前記
ANDゲート５０の出力がインバータ６４を介し
て一方の入力端子に入力されるANDゲート、６
５は前記ANDゲート６２の出力が抵抗６６を介
して反転入力端子に入力されるオペアンプであ
り、このオペアンプ６５の非反転入力端子には抵
抗６７を介してＶ_DDの電圧が入力されている。

６８〜７０は前記オペアンプ５４，５５，６５
の出力端子に抵抗７１〜７３を介して接続した発
光ダイオードであり、この発光ダイオード６８〜
７０のアノードはダイオード７４を介してＶ_DDの
電圧が入力されている。すなわち、前記ANDゲ
ート５０の出力がハイレベルとなつた場合、オペ
アンプ６５の出力がロウレベルとなり、発光ダイ
オード６８が点灯し、オペアンプ３７の出力がロ
ウレベルとなつた場合、オペアンプ５４の出力が
ロウレベルとなり、発光ダイオード６９が点灯
し、またオペアンプ３８の出力がロウレベルとな
つた場合、オペアンプ５５の出力がロウレベルと
なり、発光ダイオード７０が点灯する。

７５〜７７はそれぞれ前記ダイオード７４のカ
ソードとオペアンプ５４，５５，６５の出力との
間に抵抗７８〜８０を介して接続したコンデンサ
であり、このコンデンサ７５〜７７と抵抗７８〜
８０との直列回路により発光ダイオード６８〜７
０の点灯時間を長くとつている。すなわち、オペ
アンプ５４，５５，６５の出力は、１サイクル中
の僅か数msecしかロウレベルとならないため、
ハイレベルとなつた後はコンデンサ７５〜７７の
充電電荷を発光ダイオード６８〜７０に流し、十
分目で確認、判別できようにしたものである。ま
た、前記ダイオード７４は、オペアンプ５４，５
５，６５の出力がロウレベルとなつて、コンデン
サ７５〜７７の充電電荷が放電するようなになつ
た場合、電源ラインを通して放電しないようにす
るためのものである。

また、第３図において、Ａ〜Ｅは第２図のＡ〜
Ｅに対応している。

第３図において、８１，８２は前記オペアンプ
１４の出力が非反転入力端子、反転入力端子に入
力されるオペアンプ、８３〜８９はこのオペアン
プ８１，８２の入力用、バイアス用の抵抗、９０
はANDゲートであり、このANDゲート９０は、
一方の端子をバツフア９１およびダイオード９２
を介して前記オペアンプ８１の出力に接続し、他
方の端子を抵抗９３とコンデンザ９４とからなる
微分回路およびインバータ９５を介して前記バツ
フア９１の出力に接続している。このANDゲー
ト９０の出力端子から幅の狭いパルスが得られ、
オペアンプ９６で信号のレベル変換が行われ、そ
してオペアンプ９６の出力は第１図のアナログス
イツチ２９，３０の制御入力として取り出され
る。また、このオペアンプ９６の出力が反転入力
端子に入力されるオペアンプ９７の出力がアナロ
グスイツチ２６の制御入力として取り出される。

９８〜１０１は抵抗である。

１０２は正、負の電流が流れた場合に点灯する
回路動作確認用の発光ダイオードであり、この発
光ダイオード１０２のアノードは、バツフア１０
３およびダイオード１０４，１０５を介して前記
オペアンプ８１，８２の出力端子に接続され、カ
ソードは抵抗１０６を介して接地されている。

１０７は前記オペアンプ８２の出力端子にダイ
オード１０８を介して一方の端子を接続した
NANDゲート、１０９はダイオード１０４，１０
５とアースとの間に接続した抵抗、１１０はダイ
オード１０８とアースとの間接続した抵抗であ
る。

１１１はタイマーICであり、このタイマーIC
１１１のトリガ端子Trは、バツフア１１２、抵
抗１１３、コンデンサ１１４を介して前記バツフ
ア９１の出力端子に接続され、また出力端子Ｏは
コンデンサ１１５、抵抗１１６、インバータ１１
７を介してフリツプフロツプ１１８のセツト端子
Ｓに接続され、またリセツト端子ＲにはＶ_DDの電
圧が印加されるとともに、抵抗１１９、コンデン
サ１２０、アナログスイツチ１２１を介して接地
されている。また、アナログスイツチ１２１はイ
ンバータ１２２、ダイオード１２３、抵抗１２
４、バツフア１２５を介して入力されるタイマー
IC１２６の出力により開閉され、そしてタイマ
ーIC１２６は、溶接電源に同期した全波整流出
力が入力されるオペアンプ１２７の出力によりト
リガされる。すなわち、50Hzの場合に、アナログ
スイツチ１２１が閉じてコンデンサ１２０がコン
デンサ１２８に並列に接続され、50Hz地区におい
ても使用できるようにしたものである。

１２９はANDゲートであり、このANDゲート
１２９の一方の端子は前記フリツプフロツプ１１
８の出力端子Ｑに接続され、他方の端子は前記オ
ペアンプ８２の出力端子に接続しているダイオー
ド１０５のカソードに接続している。また、この
ANDゲート１２９の出力は、第２図のオペアン
プ５１の非反転入力端子に入力されるとともに、
ANDゲート６２，６３の入力端子に入力されて
おり、このANDゲート１２９の出力がハイレベ
ルとなる期間が第２図の発光ダイオード６８，６
９，７０の点灯時間となる。

第４図において、Ｆは第２図のＦに対応してい
る。１３０はセツト端子Ｓを第２図のANDゲー
ト６３の出力端子に接続し、リセツト端子Ｒを
NANDゲート１３１の出力端子に接続したフリツ
プフロツプであり、このフリツプフロツプ１３０
の出力端子Ｑはバイアス用の抵抗１３２，１３３
を介してトランジスタ１３４のベースに接続され
ており、このフリツプフロツプ１３０にセツト信
号が入力されると、トランジスタ１３４がONし
てリレー１３５が動作し、その接点１３５ａが開
となり、通電などが停止される。１３６はリセツ
ト用の押釦スイツチであり、この押釦スイツチ１
３６は、Ｖ_DDの電圧が充電されるコンデンサ１３
７に抵抗１３８を介して並列に接続され、またコ
ンデンサ１３７と抵抗１３８との接続点はNAND
ゲート１３１の一方の端子に接続されている。１
３９は前記リレー１３５に並列に接続したダイオ
ードである。

第５図ａ〜ｄに第２図のａ部〜ｄ部の電圧波形
を示しており、この第５図ａ〜ｄから明らかなよ
うに、オペアンプ１４の出力端子より第５図ａに
示すような溶接電圧が取り出されると、コンデン
サ２２には第５図ｂに示すような波形の電圧が、
コンデンサ２３には第５図ｃに示すような波形の
電圧がそれぞれ充電され、そしてオペアンプ３３
の出力端子には第５図ｄに示すような波形の電圧
が取り出される。なお、第５図ａ〜ｄにおいて、
T₁は60Hzの場合では16.7ｍsec、50Hzの場合では
20ｍsecである。

また、第６図ａ〜ｎに第３図のａ部〜ｎ部の電
圧波形を示しており、すなわち第３図の回路にお
いて、第３図のＡ部に第６図ａに示すような増幅
された溶接電圧が加えられると、オペアンプ８
１，８２の出力端子には第６図ｂ，ｃに示すよう
な電圧が得られる。そして、ダイオード９２の出
力側には第６図ｄに示すような電圧が、ダイオー
ド１０８の出力側には第６図ｅに示すような電圧
が、ダイオード１０４，１０５の出力側には第６
図ｆに示すような電圧がそれぞれ得られる。ま
た、ダイオード９２の出力側に得られる電圧によ
り、オペアンプ９６，９７の出力端子には第６図
ｇ，ｈに示すような電圧が得られる。

一方、タイマーIC１１１のトリガ端子Trには
第６図ｉに示す信号が、出力端子Ｏには第６図ｊ
に示す信号がそれぞれ得られ、またフリツプフロ
ツプ１１８のセツト端子Ｓには第６図ｋに示す信
号が、リセツト端子Ｒには第６図ｌに示す信号
が、また出力端子Ｑには第６図ｍに示す信号がそ
れぞれ得られる。そして、ANDゲート１２９の
出力端子には第６図ｎに示す信号が得られる。

ここで、第６図ｊに示すタイマーIC１１１の
出力端子Ｏに得られる信号において、T₂は抵抗
１１９とコンデンサ１２８との時定数により決定
され、また第６図ｎに示すANDゲート１２９の
出力端子に得られる信号において、T₃の期間が
第２図の発光ダイオード６８〜７０の点灯時間と
なる。

以上の説明から明らかなように本発明の溶接電
流バランス監視装置では、溶接電流の正の大きさ
のピーク値と負の大きさのピーク値をコンデンサ
２２，２３を用いたサンプルホールド回路で保持
し、溶接電流の１サイクル終了間際の極めて短か
い時間の間だけオペアンプ３７，３８を用いた上
限、下限のリミツトを検出するウインドコンパレ
ータ回路に溶接電流の正、負のバランス状態の出
力レベルを入力し、基準値と比較するようにした
ものであり、次のような利点を得ることができ
る。

(1) 溶接電流の正、負の１サイクル毎にバランス
状態を監視するため、通電時間が１サイクルの
みという短かいサイクルで使用する場合であつ
ても、正確な監視を行うことができる。

(2) 通電時間が数十サイクルのものであつても、
数十サイクル全体の平均値の電流バランスを監
視するものではなく、１サイクル毎に監視する
ため、正確である。

また、上限、下限のリミツトを検出するウイン
ドコンパレータ回路にオペアンプ３７，３８を用
いているため、検出精度が極めて高く、また検出
精度、範囲を基準値を変更するだけで任意に設定
することができ、さらに溶接電流の大きさが変つ
ても、増幅用のオペアンプ１４の増幅度を可変抵
抗１５によつて調整すれば、溶接電流の大小に関
係なく、バランス状態の監視を行うことができ
る。さらに、溶接電源電圧が200V、400V、周波
数が50Hz、60Hz、単相、三相の溶接機にも適用す
ることができ、また溶接トランス１０の１次電流
のみならず、２次電流の監視についても適用する
ことができる。その上、交流電流のみならず、単
相、三相整流式、コンデンサ蓄勢式溶接機などの
直接の溶接電流にも、簡易上限モニタリング装置
として使用することもできる。さらには、抵抗溶
接以外のCO₂、TIG、交流溶接機などにも幅広く
適用することができる。

このように本発明によれば、溶接電流のバラン
ス状態の監視を正確に行うことができ、また半導
体素子を用いているため、コンパクトにすること
ができ、小形で安価な装置とすることができると
ともに、高信頼性、高寿命の装置とすることがで
きるのである。

【図面の簡単な説明】

第１図は従来の溶接電流のバランス監視装置を
示す回路図、第２図、第３図および第４図は本発
明の一実施例による溶接電流のバランス監視装置
を示す回路図、第５図ａ〜ｄは第２図のａ部〜ｄ
部の信号波形図、第６図ａ〜ｎは第３図のａ部〜
ｎ部の信号波形図である。１０……溶接トランス、１１，１２……主サイ
リスタ、１３……シヤント、２２，２３……コン
デンサ、２４，２５，４８，４９……ダイオー
ド、３７，３８……オペアンプ、４０，４１，４
２，４３，４４，４５……抵抗、４６，４７……
可変抵抗。

Claims

【特許請求の範囲】

１溶接電流の大きさをシヤントなどで検出し、
溶接電流の正の大きさと負の大きさのバランス状
態を監視する溶接電流のバランス監視装置におい
て、前記溶接電流を検出するシヤントなどより得
られる電圧を増幅する増幅回路と、該増幅回路の
出力をサンプルホールドするサンプルホールド回
路と、該サンプルホールド回路の上限、下限リミ
ツトを検出するウインドコンパレータ回路と、該
ウインドコンパレータ回路の出力状態を表示する
表示回路と、該サンプルホールド回路、ウインド
コンパレータ回路、表示回路への開閉動作制御信
号を作り出すサンプリング回路と、該サンプリン
グ回路の動作タイミングを得るための溶接電流に
同期した同期回路と、アンバランスになつた場合
のセツト、リセツト回路を備え、前記サンプルホ
ールド回路の出力が前記ウインドコンパレータ回
路の基準値以外になつた場合に、該ウインドコン
パレータ回路の基準値以外になつた場合に、該ウ
インドコンパレータ回路より溶接電流の正の大き
さと負の大きさのバランスが崩れたことを示すア
ンバランス信号を出力することを特徴とする溶接
電流のバランス監視装置。