JPS6149713B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、複合計算機システムに関する。 大容量データ処理、例えばカメラセンサから入
力された画像データの処理は、アレイプロセツサ
や密結合されたマルチプロセツサ（通産省；研究
開発成果発表会論文集）によつて行つている。然
るに、いずれのシステムでも、特定の演算を高速
に行うための専用機としての性格を有し、システ
ム要求に合せたプロセツサの数の増減はできな
い。また、全体の規模が大きくなる欠点を持つ。
更に、速度の点では、プロセツサ（CPU）単独
処理能力の５〜10倍程度であり、これ以上の高速
化は達成できない。 本発明の目的は、設備構成が簡単で、且つシス
テムとしての柔軟性に富む複合計算機システムを
提供するものである。 本発明の要旨は、上位の計算機から中位、下位
の計算機へと階層関係（１：Ｎ：１）に構成し、
且つランダムアクセスメモリを介在させる構成と
した点にある。更に、上記メモリはマルチアクセ
ス方式によつて駆動可能にさせている。 第１図は本発明の複合計算機システムの実施例
を示す図である。本実施例では、プロセツサとし
て、１個のペアレントCPU又はMPU（以下、Ｐ
−CPUと称す）１、ｎ個のチヤイルドMPU（以
下、Ｃ−MPUと称す））４，５，６………，７、
１個のグランドチヤイルドCPU又はMPU（以
下、GC−MPUと称す）１０とを使用している。
尚、MPUはマイクロプロセツサを意味してい
る。Ｐ−CPU１はプラント１１からのデータ
DATAを取込む。プラント１１は生産設備であ
り、生産設備に設置されたテレビカメラにより物
の流れやロボツト制御等の基礎的なデータを得て
いる。かかるテレビカメラ（一般的にはセンスカ
メラ）からの撮像データが、上記プラント１１か
らＰ−CPU１に転送されるものとして開示され
ているデータDATAである。このデータDATA
は、各種の制御及び監視に供すべく処理される。
この処理は、Ｐ−CPU１→Ｃ−MPU４〜７→GC
−CPU１０を経て実行される。 RAM２は、Ｐ−CPU１とＣ−MPU４〜７との
間に介在するランダムアクセスメモリであり、複
数のブロツクA₁，A₂，A₃，………，Ａ_oに分割さ
れている。このブロツク個数はＣ−MPUの個数
と同一であり、互いに１対１の対応関係を持つて
いる。 ram８は、Ｃ−MPU４，５，………７とGC−
CPUとの間に介在するランダムアクセスメモリ
であり、複数のブロツクa₁，a₂，a₃，………，ａ
_oより成る。各ブロツクは個々のＣ−MPUに１対
１の対応をなしている。 ｎ個のレジスタ（Ｒ１，Ｒ２，Ｒ３，………Ｒ
_o）３は、RAM２の各ブロツクA₁，A₂，A₃，…
……，Ａ_o、及び各Ｃ−MPU４，５，６，……
…，７に対応して設置されている。ｎ個のレジス
タ（ｒ１，ｒ２，ｒ３，………，rn）９はｎ個の
Ｃ−MPU４，５，６，………，７及びｎ個の
ram８のブロツクa₁，a₂，a₃，………，ａ_oに対応
して設置されている。レジスタ３の各レジスタ
R₁（但し、ｉ＝１、２、………、ｎ）は対応す
るRAM２のブロツクA₁に対応データDATAが格
納終了した時に“１”がセツトされる。レジスタ
R₁が“１”の時にはRAM２の対応ブロツクA₁の
アクセスはＣ−MPUのｉ番目のＣ−MPUによつ
てなされ、レジスタR₁が“０”の時にはRAM２
の対応ブロツクA₁のアクセスはＰ−CPUによつ
てなされる。即ち、R₁＝１の時はRAM２のA₁は
Ｃ−MPUのｉ番目のＣ−MPUの管理下、R₁＝０
の時はRAM２のA₁はＰ−CPUの管理下に入る。 以上のレジスタ３に関する事項は、レジスタ９
についても同様に成立つ。即ち、レジスタ９のr₁
＝１の時にはram８のa₁はGC−CPU１０の管理
下、r₁＝０の時にはram８のa₁はＣ−MPUのｉ番
目のＣ−MPUの管理下に入る。 レジスタ３のセツトはレジスタコントローラ４
６によつてなされ、レジスタ９のセツトはＣ−
MPUによつてなされる。レジスタコントローラ
４６はＰ−CPU１によつて制御を受ける。レジ
スタ３，９はＰ−CPU１によつてイニシヤルリ
セツトされる構成を採る。 印字装置４０、CRT４２、外部記憶装置４４
はGC−CPU１０の管理下におかれ、必要な入出
力を行う。プラント１１は、GC−CPU１０から
の処理結果をフイードバツクによつて受け、必要
な対処をする。 Ｐ−CPU１とＣ−MPUとによるRAM２のアク
セスはマルメアクセスコントロール方式によつて
行つている。同様に、Ｃ−MPUとGC−CPUとに
よるram８へのアクセスはマルチアクセスコント
ロール方式によつて行つている。 動作を説明する。プラント１１からの画像デー
タDATAは上位計算機であるＰ−CPU１に取込
まれる。Ｐ−CPU１はこの取込んだデータ
DATAをRAM２の対応するブロツクA₁〜Ａ_oに順
次格納する。第２図にプラント１１からＰ−
CPU１へのデータ転送手順の一例を示してい
る。プラント１１側では、データDATAの確立
に伴つてＰ−CPU１へ入力要求IRQを発生する。
データ確立よりt₀時間遅れてIRQが発生する事例
を図では示している。このIRQ発生時にＰ−CPU
１から受信OKの信号RVが発生していれば、Ｐ−
CPU１は受信プログラムを作動させ、送信
DATAの受信に入る。Ｐ−CPU１はデータ
DATAを受けとると、予じめ定まつたRAM２の
対応ブロツクに順次そのデータDATA１８を格
納する。尚、１７はアドレスを含めたタグ信号で
ある。 画像データDATAの構造とRAM２の各ブロツ
クとの対応関係を第３図、第４図により説明す
る。第３図は、画像データの構成例を示す。縦及
び横は1024ビツトより成り、各ビツトは画素を形
成している。各画素は、“１”又は“０”の２値
情報を取り得る。この画像データはライン毎にス
キヤンされ、１ライン毎に左から右にスキヤンさ
れてＰ−CPU１に取込まれる。第１ラインの取
込みが完了すると第２ライン、第２ラインの次に
第３ラインという様に最終ラインが取込み終了す
るまで続けられる。ここでは、16台のＣ−MPU
で分散処理させる場合について記述する。RAM
２の各ブロツクは同一容量より成り、1024ライン
は均等に16分割される。従つて、各ブロツクは64
ラインより成る。即ち、第１ラインから第64ライ
ンの画素データがRAM２のブロツクA₁に格納さ
れ、次に、第65ラインから128ラインの画素デー
タがブロツクA₂に格納される。以下同様にし
て、最終ブロツクA₁₆には第961ラインから1024
ラインの画素データが格納される。以上の経過に
より、１画面分の全画像データがRAM２の各ブ
ロツクに格納される。第４図はかかる１６ブロツ
ク化した時のRAM２へのデータ格納の様子を示
している。 レジスタ３はRAM２のデータの占有状態を表
示するものであり、レジスタコントローラ４６に
よつてセツトされる。レジスタコントロール４６
は、Ｐ−CPU１からのRAM２へのアクセスアド
レスを取込み、このアドレスが64ライン分を示す
毎に、順次レジスタ３の各要素R₁に“１”をセ
ツトさせる機能を果す。即ち、第１ラインからデ
ータ書込みが開始し第64ライン終了に相当するア
ドレスが検出された時には、レジスタコントロー
ル４６は要素R₁に“１”をセツトする。要素R₁
に“１”がセツトされるとＣ−MPU４がRAM２
のブロツクA₁を管理下におくことができ、この
ブロツクA₁内のデータの処理をＣ−MPU４が独
自に行いうる。次に、65ラインから128ラインま
でのデータの書込みがブロツクＡ２に行われ、
128ラインの終了がレジスタコントローラ４６で
検出されると、レジスタコントローラ４６はレジ
スタ３の要素R₂に“１”をセツトする。この状
態下では、ブロツクA₂はＣ−MPU５の管理下に
おかれ、Ｃ−MPU５はブロツクA₂内のデータの
独自な処理を行いうる。以下、順次第16番目のブ
ロツクＡ_oまで同様の処理が行われ要素Ｒ_oに
“１”がセツトされ、Ｃ−MPUnの管理下でブロ
ツクＡ_o内のデータ処理が行われる。 RAM２は、Ｐ−CPU１とＣ−MPUとの双方か
らアクセス可能になつており、その切換制御の実
施例を第５図に示す。図は、ブロツクA₁へのア
クセス（管理）の切換事例を示す。Ｐ−CPU１
とＣ−MPU４とは、マルチアクセスコントロー
ラ１００を介してブロツクA₁にインターフエー
スしている。マルチアクセスコントローラ１００
はブロツクA₁内にデータ格納中は、Ｐ−CPU１
とブロツクA₁とをインターフエースさせる。デ
ータ格納後はＣ−MPU４とブロツクA₁とをイン
ターフエースさせる。図で、データは、処理対象
のDATAであり、制御信号はアドレス及びその
タグ信号を含む。動作としては、Ｐ−CPU１か
らブロツクA₁へのデータの書込み、及び書込み
完了後ブロツクA₁からＣ−MPU４へのデータの
読出し転送という過程を経る。 以上の第５図はブロツクA₁についてのインタ
ーフエースであるが、他のブロツクA₂，A₃，…
……等についても、Ｐ−CPU１とＣ−MPUとの
間で同様な関係を持つ。更に、ram８の各ブロツ
クa₁，a₂，a₃，………についても各Ｃ−MPUと
GC−CPUとの間で同様なマルチアクセスコント
ローラが介在し、同様な役割を果している。 Ｐ−CPU１はライン１２からのイニシヤル信
号INITLによつてイニシヤル処理を行う。第６図
にイニシヤル処理のフローチヤートを示す。イニ
シヤルINITLの起動により、RAM２への書込番
地（アドレス）を初期値化し、次いで外部レジス
タ３（Ｒ１〜Rn）、９（ｒ１〜rn）をリセツトす
る。更に、Ｃ−MPU４〜７をリセツトし、ノー
オペ状態（NOOP）に入り待機する。 第７図はＰ−CPU１での入力要求IRQ受付後の
データ取込み処理のフローチヤートを示す。取込
みは１バイト単位で行い、RAM２の該当ブロツ
クにデータを格納させてゆく。そして、そのアド
レスを更新し、次いで割込みを解除し、次の入力
要求IRQの割込みを持つ。尚、第７図のフローは
１バイト単位でデータ転送を行い割込みの解除を
行つた事例であるが、１バイト以上、例えば１ラ
イン分とか、全画面分とかのデータ転送毎に割込
みを解除させるシステム構成にしてもよい。 Ｐ−CPU１は以上の処理の他に、レジスタ
３，９をリセツトさせる機能を持つ。更に、GC
−CPU及びＣ−MPUをリセツトさせる機能を持
つ。リセツト信号１５，１６がそれに該当する。 第８図は各Ｃ−MPUの動作フローを示す図で
ある。各Ｃ−MPUはＰ−CPU１のリセツト指令
によりイニシヤライズされる。即ち、RAM２の
読出し番地の初期化、書込みram８の書込み番地
の初期化を行う。更に、外部レジスタＲ_n（但
し、ｍ＝１、２、………）をリセツトする。以上
の経過はイニシヤル処理であり、次にループロジ
ツクに処理が移る。ループロジツクでは、該当す
るレジスタＲ_nに“１”がセツトされているか否
かをチエツクし、“１”がセツトされていれば、
そのレジスタＲ_nに該当するRAM２のｍ番目のブ
ロツクＡ_nの内容をＣ−MPUmが読出し、所定の
データ処理を行う。データ処理後、結果をram８
のｍブロツクに書込み、このブロツクへの書込み
完了と共にレジスタ９のｍ番目のレジスタ要素ｒ
_nに“１”をセツトする。次に読出しRAMの番地
初期化、書込ram番地初期化を行い、ループを介
して元に戻る。この時、ｍ＝ｍ＋１となり、次の
（ｍ＋１）番目のブロツクＡ_(n+1)のための読出し
作業、及び処理、更にram８の（ｍ＋１）番目ブ
ロツクａ_n+1への書込みという手順を経て、（ｍ＋
１）番目のブロツクについてramへの格納までの
手順が終了する。以下、最終ブロツクに至るまで
同様の手順がなされる。かかる一連の手順の終了
により、各ブロツク毎の処理された処理結果は
ram８の全対応ブロツクに格納され、且つレジス
タ９の各レジスタ要素には各ブロツク終了毎に
“１”がセツトされてゆくことになる。 GC−CPU１０は、レジスタ９のレジスタ要素
ｒは“１”がセツトされているか否かの監視のも
とに、ram８の内容を読出し、所定の処理を行
う。第９図にGC−CPU１０での処理フローを示
す。先ず、処理に先立つてＰ−CPU１によつて
リセツトされ、初期化される。次に、外部レジス
タ９の各レジスタ要素ｒ１，ｒ２，………，rm
について順次“１”がセツトされているかチエツ
クを行い、“１”がセツトされている時にはその
レジスタ要素に該当するramのブロツクの内容を
読出しデータ処理を行う。データ処理の終了によ
りその時のレジスタ要素を信号３６によりリセツ
トする。例えば、レジスタｒ１に“１”がセツト
されていれば、対応するram８のブロツクa₁を
GC−CPU１０がアクセスし、その内容を読出
し、所定のデータ処理を行い、データ処理終了
後、レジスタｒ１をリセツトする。 以上の実施例により、GC−CPU１０はram８
に格納されたデータ、及び格納されてくるデータ
を画像単位に処理する。この処理結果は、印字装
置４０、CRT４２、記憶装置４４に送出され記
録等がなされる。更に、プラント１１にも送ら
れ、処理結果に応じた制御或いは操作をなす。 プラント１１からのデータ送出からGC−CPU
１０内での処理に至るタイムチヤートを第１０図
に示す。タイムチヤート全体の動きは第１図から
第９図までの図面の説明で明らかであるが、簡単
に繰返して説明する。先ず、プラント１１からの
データDATAをＰ−CPU１は受けとり、RAM２
のブロツクA₁，A₂，………に順に格納してゆ
く。各ブロツクの全領域にデータ格納完了によ
り、レジスタ３の対応レジスタ要素Ｒに“１”を
セツトする。Ｃ−MPUはレジスタ要素Ｒに
“１”が立つていることを確認して、その対応
RAMのブロツクの内容を読出し所定の処理を行
い、ram８の対応するブロツクにその処理結果を
格納する。このMPUでの処理は、全MPUにわつ
たて行われる。ramのブロツクにデータ格納完了
毎にレジスタ８の対応レジスタ要素ｒに“１”を
セツトする。GC−CPU１０はレジスタ８のレジ
スタ要素に“１”が立つていることを条件として
ramの内容を読出しデータ処理を行う。図では、
ブロツクA₁を中心として述べているが、ブロツ
クA₂，………以下についても同じであり、全体
として前述の如き動作となる。 処理時間を説明する。第１１図は本実施例での
処理時間の系統図である。図で、ｔ_xはＰ−CPU
１の１画面分の処理時間、ｔ_yは最終段のＣ−
MPU７の処理時間、ｔ_zは最終段のＣ−MPU７に
より駆動されたGC−CPU１０の処理時間であ
る。従つて、１画面分の総処理時間Ｔは Ｔ＝ｔ_x＋ｔ_y＋ｔ_z ………(1) となる。一方、シングルな計算機によつて同様の
処理を行つた場合の処理時間T₀は T₀＝ｔ_x＋ｎ・ｔ_y＋ｎ・ｔ_z ………(2) となる。但し、ｎはブロツク個数に相当する。両
者を比較すると、本実施例では個数ｎに相当する
分だけ時間は短縮される。特に、（ｔ_y＋ｔ_z）≫
ｔ_xの時には、 Ｔ＝１／ｎT₀ ………(3) となり、ｎ分の１に処理時間が短縮できる。尚、
（ｔ_y＋ｔ_z）≫ｔ_xの条件は、一般にｔ_y≫ｔ_x＞ｔ_z
の関係がある故に、導き出せる条件である。 次に、プラント１１の事例を生産設備のプラン
トとし、且つコンベアライン上での搬送物の自動
仕分けに適用した事例を説明する。 第１２図は、直角方向に互いにクロスしたコン
ベアライン１０３を持ち、搬送物１０８を該ライ
ン上に乗せ、クロス点上でのテーブル１０１上で
三方向のどちらかのコンベアライン１０３Ａ，１
０３Ｂ，１０３Ｃに搬送させるかの仕分けを自動
的に行つている。この自動仕分けは、直接的には
コンベア分枝装置１０４によつて行う。即ち、ど
ちらの方向に仕分けるかの指令５１をGC−CPU
１０から受けたコンベア分枝装置１０４は、アー
ム１０４Ａを作動させて、テーブル１０１上の搬
送物１０８を仕分け指令方向のコンベアライン上
に乗せる。これによつて仕分けが完了する。 指令５１は第１図の実施例中のGC−CPU１０
によつて与えられる。この指令の基礎となるデー
タがカメラセンサ１０５によつて撮像されたテー
ブル１０１上の状態である。カメラセンサ１０５
は、テーブル１０１上を撮像し、その撮像データ
をカメラインターフエース１０６を介してＰ−
CPU１に送る。カメラインターフエース１０６
はＰ−CPU１への入力要求の割込みIRQ及びデー
タDATAの送出順位を管理し、Ｐ−CPU１に送
出する機能を持つ。Ｐ−CPU１がデータDATA
を受信した以降の動きは第１図の実施例の通りで
ある。 第１図のＰ−CPU１からGC−CPU１０に至る
系路の中での処理は搬送物１０８のパターン認識
の処理となる。第１３図はそのパターン認識の代
表的な事例を示している。入コンベアライン１０
３上には種々の搬送物１０８が乗る。図では、３
種の搬送物１０８Ａ，１０８Ｂ，１０８Ｃを示し
ている。これらの搬送物は一度、テーブル１０１
上に乗せられ、カメラセンサ１０５によつてテー
ブルの真上から搬送物が撮影される。一方、事前
にどの搬送物がどの出ラインに仕分けられるか計
算機側はわかつており、パターン認識結果に応じ
て仕分け先が決定されることになる。図では、搬
送物１０８Ａはライン１０３Ａに、搬送物１０８
Ｂはライン１０３Ｂに、搬送物１０８Ｃはライン
１０３Ｃに搬送するようにしている。 搬送物１０８のパターン認識について述べる。
第１４図は搬送物１０８Ａのパターン認識の事例
を示す。撮像画面１１１上の搬送物１０８Ａは、
互いに直角なＸ軸、Ｙ軸方向に投影することによ
つてパターンSX，SYを得る。パターンSXは、原
点からパターン中心点までの距離はX₀、ひん度
数のピークXh_nax、ひん度数の極小値Xh_nioとして
いる。同様に、パターンSYは、y₀，Yh_nax，
Yh_nioなる値を持つ。この三つの要素がそれぞれ
検出できれば、搬送物は１０８Ａと判定でかる。
第１５図は搬送物１０８Ｄの事例であり、第１４
図と同様に、x₀，y₀，Xh_nax，Yh_nax，Xh_nio，
Yh_nioなる要素を検出することによつて搬送物１
０８Ｄを判定できる。第１６図は搬送物１０８Ｄ
がＸ軸方向、Ｙ軸方向に対して整列されていない
事例であり、SX，SYを監視することによつて、
傾きの度合いや、搬送物が１０８Ｄであることが
認識できる。 以上のパターンのＸ軸方向への投影、Ｙ軸方向
への投影、即ち、ひん度数の加算処理はシングル
な計算機によつても達成可能である。本実施例で
は、この統計処理を第１図の実施例によつて達成
する。以下、詳述する。 (1) Ｃ−MPU内でのデータ処理について。 各Ｃ−MPU内では、対応するRAM２内のブロ
ツク内データを読出し、次の統計処理を行う。即
ち、ｋライン目の度数集計値yh(k)を求める。こ
れは、次式となる。 となる。但し、ｊは各ラインの画素番号、yk(j)
はｋライン目のｊ画素番目の画素情報（２値情
報）である。各ブロツク毎にラインは64個ある
故、各ブロツク個有の64ブロツクについて(3)式の
計算を行う。この結果、各ブロツク毎に64個の度
数集計値が得られ、この値はram８内の対応する
ブロツク内に格納される。 更に、各ブロツクについてｊ列目の度数集計値
Xh₁(j)を求める。これは、 となる。但し、xj(k)は、ｊ列、ｋ番目の画素情
報、k₁はそのブロツクのスタートライン番号、k₂
は最終ライン番号である。(5)式によつて得られる
データ個数は1024個であり、このデータもram８
内の対応ブロツクに格納される。 (2) GC−CPU内でのデータ処理について。 GC−CPU内でのデータ処理による統計処理
は、(4)式、(5)式で求めた列について全画面分の度
数集計を行うことにある。列方向の度数集計値を
Xh(j)とすると、 となる。ここで、

【式】は、ｉ番目以前 のブロツクの集計値を示す。ライン方向の集計
は、Ｃ−MPUによる集計によつて完了している
故、新たな演算処理は不用である。かくして得ら
れたライン方向及び列方向のデータから特徴を抽
出する作業及び比較する作業もGC−CPUが行
う。特徴抽出及び比較のアルゴリズムは対象とす
るパターンによつて変化するものであることは云
うまでもない。 以上の実施例は、生産設備の事例であつたが、
一般的な画像データの処理についても同様に処理
することができる。また、Ｐ−CPUやＣ−
MPU、GC−CPUは、一般的に計算機とみてもよ
く、従つて主メモリ等は図面上省略したものとみ
てよい。尚システムとして増設をする場合には、
ブロツク単位のメモリの追加、Ｃ−MPUの追
加、及びＰ−CPU、GC−CPUのソフト上の機能
追加によつて簡単に実現できる。システムとして
の規模の縮少も同様に対応するプロセツサやメモ
リの縮少をはかることによつて実現できる。ま
た、実施例ではレジスタコントロールを外部に設
けたが、これの代りにＰ−CPUの中にソフト的
にその機能を持たせることによつて除去すること
もできる。 本発明によれば、計算機を１：Ｎ：１の階層構
成の複合計算機システムとしたことによつて処理
速度の高いデータ処理ができるようになつた。特
に、マイクロプロセツサ（マイクロ計算機）は小
形化の方向にあるため費用的に大巾な設備費の増
加はない。また、本発明では、Ｃ−MPUの取換
えは全く自由であり、システムとしての増設、縮
少、変更も自由にできる。

【図面の簡単な説明】

第１図は本発明の実施例図、第２図はタイムチ
ヤート、第３図は画面を示す図、第４図は画像デ
ータとメモリとの関係を示す図、第５図はマルチ
アクセスを示す実施例図、第６図、第７図はＰ−
CPUのフローチヤート、第８図はＣ−MPUのフ
ローチヤート、第９図はGC−CPUのフローチヤ
ート、第１０図、第１１図はタイムチヤート、第
１２図は生産設備プラントの一例を示す図、第１
３図、第１４図、第１５図、第１６図はそれぞれ
異なる搬送物とその投影集計値との関係を示す図
である。 １……Ｐ−CPU、２……RAM、４〜７……Ｃ
−MPU、８……ram、３，９……レジスタ、１
０……GC−CPU、１１……プラント。

Claims (1)

1. 【特許請求の範囲】 １ 上位のプロセツサと、Ｎ個の中位のプロセツ
   サと、下部のプロセツサと、上位のプロセツサと
   Ｎ個の中位のプロセツサとの間に介在し且つＮ個
   のブロツクに分割されると共に各ブロツクはＮ個
   の中位プロセツサのそれぞれに対応してなる構成
   とするＮ個のブロツクを持つ第１のRAMと、Ｎ
   個の中位のプロセツサと下位のプロセツサとの間
   に介在し且つＮ個のブロツクに分割されると共に
   各ブロツクはＮ個の中位プロセツサのそれぞれに
   対応してなる構成とするＮ個のブロツクを持つ第
   ２のRAMとを備え、上位プロセツサからの第１
   のRAMへは該第１のRAMの各ブロツクへ順次デ
   ータを分配し、Ｎ個の中位プロセツサでは第１の
   RAMの各ブロツク内データを対応する各プロセ
   ツサが処理し、第２のRAMの各対応するブロツ
   クへはその処理結果を格納させ、下位のプロセツ
   サでは第２のRAMのデータを全ブロツクについ
   て処理する構成とする複合計算機システム。 ２ 上記第１のRAMの各ブロツクについて中位
   のＮ個のプロセツサのそれぞれが使用可能か否か
   を示す第１のレジスタを設け、上記第２のRAM
   の各ブロツクについて下位のプロセツサが使用可
   能か否かを示す第２のレジスタを設け、該第１、
   第２のレジスタの内容をみてプロセツサのアクセ
   スを実行させてなる特許請求の範囲第１項記載の
   複合計算機システム。