Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6149871B2 - - Google Patents
[go: Go Back, main page]

JPS6149871B2 - - Google Patents

Info

Publication number
JPS6149871B2
JPS6149871B2 JP56016623A JP1662381A JPS6149871B2 JP S6149871 B2 JPS6149871 B2 JP S6149871B2 JP 56016623 A JP56016623 A JP 56016623A JP 1662381 A JP1662381 A JP 1662381A JP S6149871 B2 JPS6149871 B2 JP S6149871B2
Authority
JP
Japan
Prior art keywords
peak value
image signal
document
output
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56016623A
Other languages
Japanese (ja)
Other versions
JPS57131171A (en
Inventor
Hideyuki Hanaoka
Mitsuo Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP56016623A priority Critical patent/JPS57131171A/en
Publication of JPS57131171A publication Critical patent/JPS57131171A/en
Publication of JPS6149871B2 publication Critical patent/JPS6149871B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/401Compensating positionally unequal response of the pick-up or reproducing head

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、フアクシミリ送信機等において、光
源の光量および原稿の地の濃度の変化に対し、画
信号の振幅を補正するための画信号の振幅補正装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image signal amplitude correction device for correcting the amplitude of an image signal in response to changes in the light amount of a light source and the density of the background of a document in a facsimile transmitter or the like.

一般に、フアクシミリ送信機においては、原稿
を照射する螢光灯等の光源の立ち上り特性および
経年変化による光量変化や、原稿の地の濃度の変
化による影響を除去するため、画信号の振幅を補
正する必要がある。
Generally, in facsimile transmitters, the amplitude of the image signal is corrected in order to eliminate the effects of the rise characteristics of a light source such as a fluorescent lamp that illuminates the original, changes in light intensity due to aging, and changes in the density of the original's background. There is a need.

第1図は従来の画信号の振幅補正装置を示す。
この従来装置においては、イメージセンサ1から
出力されたアナログ画信号aは、バツフア2を介
して増幅回路3に入力され、同増幅回路3により
増幅される。標本化区間選択回路4は、標本化区
間選択信号S1に制御されることにより、標本化区
間を選択し、同区間における増幅回路3の出力を
ピーク・ホールド回路5へ出力する。
FIG. 1 shows a conventional image signal amplitude correction device.
In this conventional device, an analog image signal a output from an image sensor 1 is input to an amplifier circuit 3 via a buffer 2, and is amplified by the amplifier circuit 3. The sampling interval selection circuit 4 selects a sampling interval under the control of the sampling interval selection signal S 1 and outputs the output of the amplifier circuit 3 in the same interval to the peak hold circuit 5 .

これにより、ピーク・ホールド回路5は前記標
本化区間における増幅回路3の出力のピーク値を
ホールドし、このホールド値を増幅回路3の利得
制御部にフイールドバツクする。この結果、ピー
ク・ホールド回路5のホールド値に応じて増幅回
路3の利得、ひいては増幅回路3の出力の振幅が
制御される。
As a result, the peak hold circuit 5 holds the peak value of the output of the amplifier circuit 3 in the sampling period, and feeds back this hold value to the gain control section of the amplifier circuit 3. As a result, the gain of the amplifier circuit 3 and, in turn, the amplitude of the output of the amplifier circuit 3 are controlled according to the hold value of the peak hold circuit 5.

そして、ピーク・ホールド回路5はホールド値
を所定の時定数で減衰するので、同ホールド値
は、増幅回路3の出力のピーク値がその前の時点
より低下する場合をも含めて、光源の光量および
原稿の地の濃度の変化に従つて順次更新される。
このため、増幅回路3の出力の振幅は、光源の光
量および原稿の地の濃度の変化に応じて制御され
ることになるので、光源の光量および原稿の地の
濃度の変化に対し振幅を補正された画信号bを同
出力から得ることができる。
Since the peak hold circuit 5 attenuates the hold value with a predetermined time constant, the hold value is determined by the amount of light from the light source, including when the peak value of the output of the amplifier circuit 3 is lower than the previous point. and is sequentially updated according to changes in the ground density of the manuscript.
Therefore, the amplitude of the output of the amplifier circuit 3 is controlled according to changes in the light intensity of the light source and the density of the background of the document, so the amplitude is corrected for changes in the light intensity of the light source and the density of the background of the document. The image signal b can be obtained from the same output.

ここにおいて、前記時定数は光源の光量および
原稿の地の濃度の変化速度に適合するように設定
されなければ補正精度が悪くなるが、一般に、光
源の光量の変化に比べ、原稿の地の濃度の変化の
方が急峻である。
Here, the correction accuracy will deteriorate if the time constant is not set to match the light intensity of the light source and the rate of change in the density of the background of the document, but in general, the density of the background of the document is slower than the change in the light intensity of the light source. The change in is more steep.

しかるに、前記従来の装置では、光源の光量の
変化と原稿の地の濃度の変化を同一のピーク・ホ
ールド回路5により検知していたので、光源の光
量の変化速度と原稿の地の濃度の変化速度との両
方を考慮した妥協点で前記時定数を設定しなけれ
ばならず、光源の光量および原稿の地の濃度の変
化に対する補正精度が十分でなかつた。
However, in the conventional device, since the same peak hold circuit 5 detects changes in the light intensity of the light source and changes in the density of the background of the original, the speed of change in the light intensity of the light source and the change in the density of the background of the original are detected by the same peak hold circuit 5. The time constant had to be set as a compromise between speed and speed, and the accuracy of correction for changes in the amount of light from the light source and the density of the background of the document was not sufficient.

そして、中間調の再現を行う場合には、高精度
の補正が必要となるので、前記の欠点が特に顕著
となつていた。
When reproducing halftones, highly accurate correction is required, so the above-mentioned drawbacks have become particularly noticeable.

本発明は、前記従来の欠点を解消するべくなさ
れたもので、光源の光量および原稿の地の濃度の
変化に対し画信号の振幅を高精度に補正すること
ができる画信号の振幅補正装置を提供することを
目的とする。
The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional art, and provides an image signal amplitude correction device that can highly accurately correct the amplitude of an image signal in response to changes in the light amount of a light source and the density of the background of a document. The purpose is to provide.

まず、概要を述べると、本発明は、読取走査面
を原稿外区間と原稿内区間とに分割し、これらの
各区間の補正画信号のピーク値を原稿外ピーク値
保持回路と原稿内ピーク値保持回路とに別々に保
持させ、前記各ピーク値保持回路に保持されたピ
ーク値を重ね合せた値によつて補正画信号の振幅
を制御することにより、前記各ピーク値保持回路
がその保持値を減衰させる割合を、それぞれ光源
の光量の変化速度または原稿の地の濃度の変化速
度に対し最適となるように、互いに独立に設定で
きるようにしたものである。
First, to give an overview, the present invention divides the reading scanning surface into an outside-of-document area and an inside-of-document area, and the peak value of the corrected image signal in each of these areas is transferred to an outside-of-document peak value holding circuit and an inside-of-document peak value. By controlling the amplitude of the corrected image signal using a value obtained by superimposing the peak values held in each of the peak value holding circuits, each of the peak value holding circuits can control the held value. The attenuation rate can be set independently from each other so as to be optimal for the rate of change in the light amount of the light source or the rate of change in the density of the background of the document.

以下本発明を図面に示す実施例に基いてさらに
詳細に説明する。
The present invention will be explained in more detail below based on embodiments shown in the drawings.

第2図は本発明の一実施例を示すブロツク図で
あり、第3図は同実施例における信号波形図を示
す。なお本実施例においては、読取走査面の原稿
外区間は白地となつているものとする。
FIG. 2 is a block diagram showing one embodiment of the present invention, and FIG. 3 shows a signal waveform diagram in the same embodiment. In this embodiment, it is assumed that the area outside the document on the reading scanning surface is a white background.

6はイメージセンサ(図示せず)で読み取られ
たアナログ画信号aを入力する減算器であり、反
転器7のデイジタル出力で減算率を設定される。
なお第2図においてNはデイジタルパラレルデー
タを示す。
A subtracter 6 inputs an analog image signal a read by an image sensor (not shown), and a subtraction rate is set by the digital output of an inverter 7.
Note that in FIG. 2, N indicates digital parallel data.

8はシエーデイング補正回路であり、減算器6
で減算されたアナログ画信号aに含まれるシエー
デイング成分や前記イメージセンサの各ビツトの
感度のばらつきを補正するとともに、同画信号を
A/D変換し、デイジタル値の補正画信号cとし
て出力する。
8 is a shading correction circuit, and a subtracter 6
The shading component included in the subtracted analog image signal a and variations in the sensitivity of each bit of the image sensor are corrected, and the image signal is A/D converted and output as a digital value corrected image signal c.

S2は図示しないいタイミング発生回路から出力
される区間信号であり、原稿外区間Aと原稿内区
間Bとの別を示す。なお、第3図において、dは
主走査区間を示す1ライン信号である。9はタイ
ミング発生回路から画信号クロツクS3を入力する
切り分け器であり、前記区間信号S2に制御される
ことにより、原稿外区間Aにおいては、画信号ク
ロツクS3を原稿外ピーク値ラツチ回路10のクロ
ツク入力に供給する一方、原稿内区間Bにおいて
は、同画信号クロツクS3を原稿内ピーク値ラツチ
回路11のクロツク入力に供給する。
S2 is a section signal output from a timing generating circuit (not shown), and indicates the difference between the section A outside the document and the section B inside the document. Note that in FIG. 3, d is a one-line signal indicating a main scanning section. Reference numeral 9 denotes a divider which inputs the image signal clock S 3 from the timing generation circuit, and is controlled by the section signal S 2 to pass the image signal clock S 3 to the outside document peak value latch circuit in the outside document section A. On the other hand, in the intra-original section B, the same image signal clock S3 is supplied to the clock input of the intra-original peak value latch circuit 11.

前記ラツチ回路10,11の入力はシエーデイ
ング補正回路8の出力に接続されている。また、
前記ラツチ回路10,11の出力は、切り分け器
12を介してデイジタルコンパレータ13の一方
の入力に接続されるとともに、加算器14の2つ
の入力にそれぞれ接続されている。
The inputs of the latch circuits 10 and 11 are connected to the output of the shading correction circuit 8. Also,
The outputs of the latch circuits 10 and 11 are connected to one input of a digital comparator 13 via a divider 12, and to two inputs of an adder 14, respectively.

前記切り分け器12は、区間信号S2に制御され
ることにより、原稿外区間Aにおいては原稿外ピ
ーク値ラツチ回路10の出力をコンパレータ13
に入力する一方、原稿内区間Bにおいては原稿内
ピーク値ラツチ回路11の出力をコンパレータ1
3に入力するようになづている。
The segmenter 12 is controlled by the section signal S2 , so that in the non-document section A, the output of the non-document peak value latch circuit 10 is connected to the comparator 13.
On the other hand, in the intra-document section B, the output of the intra-document peak value latch circuit 11 is input to the comparator 1.
It says to input 3.

15はコンパレータ13の出力を入力する切り
分け器であり、区間信号S2に制御されることによ
り、言稿外区間Aにおいてはコンパレータ13の
出力を原稿外ピーク値ラツチ回路10に入力する
一方、原稿内区間Bにおいてはコンパレータ13
の出力を原稿内ピーク値ラツチ回路11に入力す
るようになつている。前記加算器14の出力は、
前記反転器7により反転されて減算器6に入力さ
れる。
Reference numeral 15 denotes a divider which inputs the output of the comparator 13, and is controlled by the interval signal S2 to input the output of the comparator 13 to the extra-original peak value latch circuit 10 in the extra-original section A; In inner interval B, comparator 13
The output is inputted to an in-document peak value latch circuit 11. The output of the adder 14 is
The signal is inverted by the inverter 7 and input to the subtracter 6.

16は減算クロツク発生部であり、1ライン毎
に減算クロツクを原稿外ピーク値ラツチ回路10
に入力する。17も減算クロツク発生部であり、
1ライン毎に減算クロツクをゲート回路18を介
して原稿内ピーク値ラツチ回路11に入力する。
Reference numeral 16 denotes a subtraction clock generator, which generates a subtraction clock for each line and outputs the subtraction clock to the outside-of-document peak value latch circuit 10.
Enter. 17 is also a subtraction clock generation section,
A subtraction clock is inputted to the document peak value latch circuit 11 via the gate circuit 18 for each line.

19は補正画信号cおよび区間信号S2を入力す
る低レベル検出回路19であり、原稿内区間Bに
おけるピーク値が一定レベル以下の補正画信号c
のラインが入力された時、ゲート18にゲート制
御信号を送出し、同ゲート18を閉じさせる。
Reference numeral 19 denotes a low level detection circuit 19 which inputs the corrected image signal c and the section signal S2 , and detects the corrected image signal c whose peak value in section B within the document is below a certain level.
When the line is input, a gate control signal is sent to the gate 18 to close the gate 18.

次に本実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

アナログ画信号aは減算器6により反転器7の
デイジタル出力に応じた減算率で減算された後、
シエーデイング補正回路8により、シエーデイン
グ成分やイメージセンサの各ビツトの感度のばら
つきを補正されるとともにA/D変換され、同補
正回路8からデイジタル値の補正画信号cとして
出力される。
After the analog image signal a is subtracted by the subtracter 6 at a subtraction rate according to the digital output of the inverter 7,
The shading correction circuit 8 corrects the shading component and variations in sensitivity of each bit of the image sensor, and performs A/D conversion, and outputs the corrected image signal c as a digital value from the correction circuit 8.

各ラインの原稿外区間Aにおいては、画信号ク
ロツクS3が切り分け器9を介して原稿外ピーク値
ラツチ回路10に入力されるとともに、同原稿外
ピーク値ラツチ回路10の出力が切り分け器12
を介してコンパレータ13の一方の入力に入力さ
れ、同時に補正画信号cがコンパレータ13のも
う一方の入力に入力される。
In the non-document section A of each line, the image signal clock S3 is input to the non-document peak value latch circuit 10 via the segmenter 9, and the output of the non-document peak value latch circuit 10 is input to the segmenter 12.
At the same time, the corrected image signal c is input to the other input of the comparator 13.

したがつて、コンパレータ13は原稿外区間A
における補正画信号cと原稿外ピーク値ラツチ回
路10の出力とを比較する。そしてこの比較結果
を示すコンパレータ13の出力に基き、原稿外ピ
ーク値ラツチ回路10は、補正画信号cのレベル
の方が同ラツチ回路10の出力レベルより大きい
ときは、その補正画信号cのレベルを画信号クロ
ツクS3のタイミングで新たにラツチする一方、同
ラツチ回路10の出力レベルの方が補正画信号c
のレベルより大きいときは、それまでの出力レベ
ルをそのまま維持する。この結果、同ラツチ回路
10には原稿外区間Aにおける補正画信号cのピ
ーク値がラツチされる。
Therefore, the comparator 13
The corrected image signal c is compared with the output of the extra-original peak value latch circuit 10. Based on the output of the comparator 13 indicating the comparison result, the extra-original peak value latch circuit 10 determines the level of the corrected image signal c when the level of the corrected image signal c is higher than the output level of the latch circuit 10. is newly latched at the timing of the image signal clock S3 , while the output level of the latch circuit 10 is higher than that of the corrected image signal c.
When the output level is higher than the output level, the output level up to that point is maintained as it is. As a result, the peak value of the corrected image signal c in the out-of-document area A is latched in the latch circuit 10.

他方、各ラインの原稿内区間Bにおいては、画
信号クロツクS3が切り分け器9を介して原稿内ピ
ーク値ラツチ回路11に入力されるとともに、同
ラツチ回路11の出力が切り分け器12を介して
コンパレータ13に入力され、同時に補正画信号
cがコンパレータ13のもう一方の入力に入力さ
れる。
On the other hand, in the intra-document section B of each line, the image signal clock S3 is input to the intra-document peak value latch circuit 11 via the divider 9, and the output of the latch circuit 11 is input to the in-document peak value latch circuit 11 via the divider 12. The corrected image signal c is input to the comparator 13, and at the same time, the corrected image signal c is input to the other input of the comparator 13.

したがつて、コンパレータ13は原稿内区間B
における補正画信号cと原稿内ピーク値ラツチ回
路11の出力とを比較する。そして、この比較結
果を示すコンパレータ13の出力に基き、原稿内
ピーク値ラツチ回路11は、補正画信号cのレベ
ルの方が同ラツチ回路11の出力レベルより大き
いときは、その補正画信号cのレベルを画信号ク
ロツクS3のタイミングで新たにラツチする一方、
同ラツチ回路11の出力レベルの方が補正画信号
cのレベルより大きいときは、それまでの出力レ
ベルをそのまま維持する。この結果、同ラツチ回
路11には原稿内区間Bにおける画信号cのピー
ク値がラツチされる。
Therefore, the comparator 13
The corrected image signal c is compared with the output of the in-document peak value latch circuit 11. Then, based on the output of the comparator 13 indicating the comparison result, the intra-original peak value latch circuit 11 determines that when the level of the corrected image signal c is higher than the output level of the same latch circuit 11, While the level is newly latched at the timing of image signal clock S3 ,
When the output level of the latch circuit 11 is higher than the level of the corrected image signal c, the previous output level is maintained as it is. As a result, the peak value of the image signal c in the section B within the document is latched in the latch circuit 11.

前記各ラツチ回路10,11の出力は加算器1
4で加算された後、反転器7で反転されて減算器
6に入力される。したがつて、アナログ画信号a
に対する減算器6の減算率は各ラツチ回路10,
11にラツチされている各区間A,Bのピーク値
を重ね合せた値に対応することになる。
The outputs of each of the latch circuits 10 and 11 are sent to an adder 1.
4, the signals are inverted by an inverter 7, and then input to a subtracter 6. Therefore, analog image signal a
The subtraction rate of the subtractor 6 for each latch circuit 10,
This corresponds to a value obtained by superimposing the peak values of each section A and B latched at 11.

一方、原稿外ピーク値ラツチ回路10は、減算
クロツク発生部16から入力される減算クロツク
により、1ライン毎に(あるラインの終了から次
のラインの開始までの間に)所定量その出力を減
算される。同様にして原稿内ピーク値ラツチ回路
11も通常は、クロツク発生部17からゲート回
路18を介して入力される減算クロツクにより、
1ライン毎にその出力を減算される。
On the other hand, the extra-original peak value latch circuit 10 subtracts its output by a predetermined amount for each line (from the end of one line to the start of the next line) using the subtraction clock input from the subtraction clock generator 16. be done. Similarly, the in-document peak value latch circuit 11 is normally controlled by the subtraction clock inputted from the clock generator 17 via the gate circuit 18.
The output is subtracted for each line.

したがつて、あるラインまでの原稿外区間Aま
たは原稿内区間Bにおける補正画信号cのピーク
値に比べ、それ以下のラインの前記各ピーク値が
低くなる場合も、各ラツチ回路10,11にラツ
チされるピーク値は、光源の光量または原稿の地
の濃度の変化に応じて順次更新される。
Therefore, even if the peak values of the corrected image signal c for the lines below are lower than the peak value of the corrected image signal c in the outside-of-document section A or the inside-of-document section up to a certain line, the latch circuits 10 and 11 The latched peak values are sequentially updated according to changes in the light intensity of the light source or the density of the background of the document.

このため、前記の如くラツチ回路10,11に
ラツチされた各区間A,Bのピーク値を重ね合せ
た値に応じてアナログ画信号aが減算されること
により、補正画信号cは光源の光量および原稿の
地の濃度の変化に対する補正を行われることにな
る。
Therefore, by subtracting the analog image signal a according to the superimposed value of the peak values of each section A and B latched by the latch circuits 10 and 11 as described above, the corrected image signal c becomes the light intensity of the light source. Also, corrections are made for changes in the density of the background of the original.

なお、前記のように経年変化および立ち上り特
性による光源の光量の変化に比べ、原稿の地の濃
度の変化の方が急峻であるので、減算クロツク発
生部17から出力される減算クロツクによる原稿
内ピーク値ラツチ回路11の出力の減算率の方
が、減算クロツク発生部16から出力される減算
クロツクによる原稿外ピーク値ラツチ回路10の
出力の減算率より大きくなるようにしておく。
It should be noted that, as mentioned above, the change in the density of the background of the original is more steep than the change in the light intensity of the light source due to aging and rise characteristics, so the peak in the original due to the subtraction clock output from the subtraction clock generator 17 is The subtraction rate of the output of the value latch circuit 11 is set to be larger than the subtraction rate of the output of the non-document peak value latch circuit 10 due to the subtraction clock output from the subtraction clock generating section 16.

このように、本実施例においては、原稿外区間
Aにおける補正画信号cのピーク値を保持する原
稿外ピーク値ラツチ回路10の減算率と、原稿内
区間Bにおける補正画信号cのピーク値を保持す
る原稿内ピーク値ラツチ回路11の減算率とを、
それぞれ光源の光量の変化速度と原稿の地の濃度
の変化速度に対し最適となるように、互いに独立
に設定できるので、補正精度を高精度にすること
ができる。
As described above, in this embodiment, the subtraction rate of the out-of-document peak value latch circuit 10 that holds the peak value of the corrected image signal c in the out-of-document section A, and the peak value of the corrected image signal c in the in-document section B are adjusted. The subtraction rate of the internal peak value latch circuit 11 to be held is
Since they can be set independently from each other so as to be optimal for the rate of change in the light amount of the light source and the rate of change in the ground density of the document, the correction accuracy can be made highly accurate.

また、第1図の従来の構成では、ピーク・ホー
ルド回路5のホールド値の減衰率の時定数がアナ
ログ回路により設定されていたので、不安定要素
が多く、これによつて補正精度が悪化していた
が、本実施例では、デイジタル量により前記各減
算率が設定されるので、、一層補正精度を向上さ
せることができる。
In addition, in the conventional configuration shown in FIG. 1, the time constant of the attenuation rate of the hold value of the peak hold circuit 5 is set by an analog circuit, so there are many unstable factors, which deteriorates the correction accuracy. However, in this embodiment, each of the above-mentioned subtraction rates is set by a digital quantity, so that the correction accuracy can be further improved.

ところで、原稿の1ラインが全黒であるような
場合にも、原稿内ピーク値ラツチ回路11の出力
を前記のように減算することとすると、それ以下
のラインにおいて、黒が白に補正される不都合が
生じるおそれがある。
By the way, even if one line of the original is completely black, if the output of the intra-original peak value latch circuit 11 is subtracted as described above, the black will be corrected to white in the lines below that. This may cause inconvenience.

しかるに、本実施例では、原稿内区間Bにおけ
るピーク値が一定レベル以下であるラインが入力
された場合は、低レベル検出回路19がこれを検
出し、ゲート回路18にゲート制御信号を送出
し、同ゲート回路18を閉じさせる。このため、
クロツク発生部17から原稿内ピーク値ラツチ回
路11に減算クロツクが入力されず、同ラツチ回
路11の出力は前ラインまでのピーク値を保持す
るので、前記の不都合が生じることがない。
However, in this embodiment, when a line whose peak value in section B within the document is below a certain level is input, the low level detection circuit 19 detects this and sends a gate control signal to the gate circuit 18. The gate circuit 18 is closed. For this reason,
Since no subtraction clock is input from the clock generator 17 to the intra-document peak value latch circuit 11, and the output of the latch circuit 11 holds the peak value up to the previous line, the above-mentioned problem does not occur.

なお、本実施例では、実際の原稿外区間および
原稿内区間を検出するようにすると構成が複雑に
なるので、読み取り走査面の両端の所定の幅の区
間を原稿外区間A、残りの中央部の区間を原稿内
区間Bとあらかじめ設定するとともに、原稿内区
間Bが実際の原稿外区間にはみ出すことのないよ
うに、原稿外区間Aを実際の原稿外区間より多め
に取つてある。このようにしても支障はない。
Note that in this embodiment, since the configuration would be complicated if the actual outside-of-document section and inside-of-document section were to be detected, sections of a predetermined width at both ends of the reading scanning surface are designated as outside-of-document section A, and the remaining central section is The section is set in advance as the intra-document section B, and the extra-document section A is set to be larger than the actual outer-document section so that the intra-document section B does not protrude into the actual outer-document section. There is no problem in doing so.

ただし、逆に原稿内区間Bが実際の原稿外区間
にはみ出すようにすると、実際の原稿外区間の白
い面が常に原稿内区間Bにおける補正画信号cの
ピーク値となつて現れ、原稿の地の濃度の変化に
対する補正に支障を生じることになる。
However, if the internal document section B is made to protrude into the actual external document section, the white surface of the actual external document section will always appear as the peak value of the corrected image signal c in the document internal section B, and the This will cause problems in correction for changes in concentration.

また、本実施例では、原稿内ピーク値ラツチ回
路11の出力と原稿外ピーク値ラツチ回路10の
出力とを加算器14により単純に加算している
が、それぞれの出力に適当な重み付けをして加算
したり、その他の演算を行なわせてもよい。
Further, in this embodiment, the output of the internal peak value latch circuit 11 and the output of the external peak value latch circuit 10 are simply added by the adder 14, but each output is weighted appropriately. Addition or other calculations may be performed.

以上のように本発明による画信号の振幅補正装
置は、原稿外区間の補正画信号のピーク値を保持
するラツチ回路等の原稿外ピーク値保持回路と、
原稿内区間の補正画信号のピーク値を保持するラ
ツチ回路等の原稿内ピーク値保持回路とを分離し
て設け、これらのピーク値保持回路はその保持し
たピーク値をそれぞれ所定の割合で減衰するよう
にし、各ピーク値保持回路に保持されたピーク値
を演算した値に応じて補正画信号の振幅を制御す
ることにより、光源の光量のゆるやかな変化と原
稿の地の濃度の急峻な変化との双方に適切に対応
できるので、高精度に画信号の振幅補正を行うこ
とができるという優れた効果を得られるものであ
る。
As described above, the image signal amplitude correction device according to the present invention includes an extra-original peak value holding circuit such as a latch circuit that holds the peak value of the corrected image signal in the extra-original section;
A document peak value holding circuit such as a latch circuit that holds the peak value of the corrected image signal in the section within the document is provided separately, and each of these peak value holding circuits attenuates the held peak value at a predetermined rate. By controlling the amplitude of the corrected image signal in accordance with the value calculated from the peak values held in each peak value holding circuit, gradual changes in the light intensity of the light source and steep changes in the density of the document's background can be differentiated. Since both of the above can be appropriately addressed, an excellent effect can be obtained in that the amplitude of the image signal can be corrected with high precision.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画信号の振幅補正装置を示す構
成図、第2図は本発明の画信号の振幅補正装置の
一実施例を示す構成図、第3図は本実施例におけ
る要部信号波形図である。 6……減算器、10……原稿外ピーク値ラツチ
回路、11……原稿内ピーク値ラツチ回路、13
……デイジタルコンパレータ、14……加算器、
19……低レベル検出回路。
FIG. 1 is a configuration diagram showing a conventional image signal amplitude correction device, FIG. 2 is a configuration diagram showing an embodiment of the image signal amplitude correction device of the present invention, and FIG. 3 is a configuration diagram showing main parts of the image signal amplitude correction device in this embodiment. FIG. 6...Subtractor, 10...Outside original peak value latch circuit, 11...Inside original peak value latch circuit, 13
...Digital comparator, 14...Adder,
19...Low level detection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 補正すべき画信号の振幅を変化させる振幅変
化手段と、この振幅変化手段による振幅変化に基
づいて得られた補正画信号の原稿外区間における
ピーク値を保持し、かつこの保持したピーク値を
所定の割合で減衰させる原稿外ピーク値保持手段
と、前記補正画信号の原稿内区間におけるピーク
値を保持し、かつこの保持したピーク値を所定の
割合で減衰させるとともに、前記補正画信号の原
稿内区間におけるピーク値が所定レベルより低い
ときは、ピーク値を減衰させることなく、そのま
ま保持する原稿内ピーク値保持手段とを有し、前
記原稿外ピーク値保持手段および前記原稿内ピー
ク値保持手段に保持されたピーク値を演算した値
に応じて前記振幅変化手段の振幅変化率を制御す
る画信号の振幅補正装置。
1. An amplitude changing means for changing the amplitude of the image signal to be corrected, and holding a peak value in an area outside the original of the corrected image signal obtained based on the amplitude change by the amplitude changing means, and controlling the held peak value. an extra-original peak value holding means for attenuating the correction image signal at a predetermined rate; when the peak value in the inner section is lower than a predetermined level, the peak value within the document is held as it is without attenuating the peak value, the outside peak value holding means and the peak value within the document holding means; An amplitude correction device for an image signal that controls an amplitude change rate of the amplitude change means in accordance with a value calculated from a peak value held in the image signal.
JP56016623A 1981-02-05 1981-02-05 Amplitude compensation device of picture signal Granted JPS57131171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56016623A JPS57131171A (en) 1981-02-05 1981-02-05 Amplitude compensation device of picture signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56016623A JPS57131171A (en) 1981-02-05 1981-02-05 Amplitude compensation device of picture signal

Publications (2)

Publication Number Publication Date
JPS57131171A JPS57131171A (en) 1982-08-13
JPS6149871B2 true JPS6149871B2 (en) 1986-10-31

Family

ID=11921465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56016623A Granted JPS57131171A (en) 1981-02-05 1981-02-05 Amplitude compensation device of picture signal

Country Status (1)

Country Link
JP (1) JPS57131171A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63208367A (en) * 1987-02-24 1988-08-29 Matsushita Graphic Commun Syst Inc Picture signal correcting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5218132A (en) * 1975-08-01 1977-02-10 Hitachi Ltd Binary circuit

Also Published As

Publication number Publication date
JPS57131171A (en) 1982-08-13

Similar Documents

Publication Publication Date Title
US4987495A (en) Image processing apparatus with image formation condition detection for control of processing
US4667237A (en) Image signal processing device
US7359099B2 (en) Image reading device and image forming apparatus
JPS6149871B2 (en)
JPS5925267B2 (en) optical character reader
US4674126A (en) Image signal processing apparatus
US4276568A (en) Boosting video signals
JPH0130341B2 (en)
JP2872236B2 (en) Image reading device
JP2513628B2 (en) Image processing device
US5969652A (en) Image information read-out apparatus with circuit correcting for the influence of shading
JPS6340072B2 (en)
JPS6260874B2 (en)
JPH0525223B2 (en)
JP2822674B2 (en) Image reading device
JPH05122519A (en) Peak hold circuit
JPH0374967A (en) Picture correction circuit
JP3049652B2 (en) Digital scanner sensitivity adjustment device
KR100213473B1 (en) Image reading device and control method
JPH0636555B2 (en) Image A / D conversion circuit
JPH0249075B2 (en)
JPS61123361A (en) Image read device
JPH0213509B2 (en)
JPS6236425B2 (en)
JPS6338150B2 (en)