JPS6152971B2 - - Google Patents
Info
- Publication number
- JPS6152971B2 JPS6152971B2 JP56062566A JP6256681A JPS6152971B2 JP S6152971 B2 JPS6152971 B2 JP S6152971B2 JP 56062566 A JP56062566 A JP 56062566A JP 6256681 A JP6256681 A JP 6256681A JP S6152971 B2 JPS6152971 B2 JP S6152971B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal
- substrate
- semiconductor
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/029—Graded interfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はガラス状非晶質基板上に単結晶半導体
を成長させる方法に関するものである。
を成長させる方法に関するものである。
従来、半導体発光素子又は電界効果トランジス
タ等に用いられるAlGaAs―GaAs，InGaAsP―
InP系ヘテロ接合結晶のように、基板上に該基板
と異種組成を含有する単結晶半導体を結晶欠陥が
なく（無転位）、かつ均質に成長させるために
は、該基板は、成長させるべき半導体単結晶と同
種の結晶構造（例えばダイアモンド構造等）を有
する単結晶で且つ、両者間の格子定数差がゼロか
或いは少なくとも0.5％以下に維持し、格子整合
をとるように結晶成長をしなければならなかつ
た。
タ等に用いられるAlGaAs―GaAs，InGaAsP―
InP系ヘテロ接合結晶のように、基板上に該基板
と異種組成を含有する単結晶半導体を結晶欠陥が
なく（無転位）、かつ均質に成長させるために
は、該基板は、成長させるべき半導体単結晶と同
種の結晶構造（例えばダイアモンド構造等）を有
する単結晶で且つ、両者間の格子定数差がゼロか
或いは少なくとも0.5％以下に維持し、格子整合
をとるように結晶成長をしなければならなかつ
た。
一方、SOS（Silicon on Saphaia）構造結晶の
ように、サフアイア基板上に成長させたシリコン
は格子不整合により多くの結晶欠陥を含み、その
結晶性がバルクシリコン結晶と比較して劣るが、
該構造結晶成長法は絶縁性基板上に単結晶シリコ
ンが得られるということで、MOS形デバイスへ
の応用が考えられ着目された成長技術である。し
かし、該結晶成長法を実施するには少なくとも基
板が単結晶（例えば１１02）面のサフアイア単結
晶）である必要があつた。
ように、サフアイア基板上に成長させたシリコン
は格子不整合により多くの結晶欠陥を含み、その
結晶性がバルクシリコン結晶と比較して劣るが、
該構造結晶成長法は絶縁性基板上に単結晶シリコ
ンが得られるということで、MOS形デバイスへ
の応用が考えられ着目された成長技術である。し
かし、該結晶成長法を実施するには少なくとも基
板が単結晶（例えば１１02）面のサフアイア単結
晶）である必要があつた。
さらに一方、ガラス状非晶質物質を基板とし
て、その上に薄膜半導体結晶を真空蒸着、化学的
析出法（CVD法）等で成長させた場合でも、基
板温度を適当（Si：550℃以上、Ge：400℃以
上、GaAs：300℃以上）に設定すると結晶性の薄
膜が得られることが知られている。しかし、得ら
れた結晶性薄膜は微少単結晶の集合した多結晶体
であり、該微少単結晶の大きさ（グレインサイ
ズ）は〜0.1μｍ〜１μｍ程度である。従つて該
薄膜半導体結晶を電子装置に適用するには、該微
少単結晶間の境界（結晶粒界）が多数存在するた
め、該結晶粒界が再結合中心となり、電子装置に
於てはクーク電流の原因となる等の間題があつ
た。
て、その上に薄膜半導体結晶を真空蒸着、化学的
析出法（CVD法）等で成長させた場合でも、基
板温度を適当（Si：550℃以上、Ge：400℃以
上、GaAs：300℃以上）に設定すると結晶性の薄
膜が得られることが知られている。しかし、得ら
れた結晶性薄膜は微少単結晶の集合した多結晶体
であり、該微少単結晶の大きさ（グレインサイ
ズ）は〜0.1μｍ〜１μｍ程度である。従つて該
薄膜半導体結晶を電子装置に適用するには、該微
少単結晶間の境界（結晶粒界）が多数存在するた
め、該結晶粒界が再結合中心となり、電子装置に
於てはクーク電流の原因となる等の間題があつ
た。
また最近、ゲイス、フランダース、スミス
（M.W.Geis，D.C.Flanders，H.I.Smith）らによ
つて、石英（SiO2）基板上シリコンの単結晶を形
成するグラフオエピタキシヤル成長法なる技術が
発表された（APPlied Physics Letters 35，71
（1979））。これは、該石英基板に凹凸を設けるこ
とによつて、配向性のある単結晶を得ようとする
ものである。しかし、得られたリコン結晶は多結
晶で、グレインサイズを大きくするための後処理
としてレーザーアニールを施した結晶でも、グレ
インサイズは数10μｍの大きさの単結晶しか得ら
れていない。さらに該グラフオエピタキシヤル成
長法を実施するには基板に凹凸をつけるため、フ
オトエツチング等を用いた精密なエツチング技術
が必要であつた。
（M.W.Geis，D.C.Flanders，H.I.Smith）らによ
つて、石英（SiO2）基板上シリコンの単結晶を形
成するグラフオエピタキシヤル成長法なる技術が
発表された（APPlied Physics Letters 35，71
（1979））。これは、該石英基板に凹凸を設けるこ
とによつて、配向性のある単結晶を得ようとする
ものである。しかし、得られたリコン結晶は多結
晶で、グレインサイズを大きくするための後処理
としてレーザーアニールを施した結晶でも、グレ
インサイズは数10μｍの大きさの単結晶しか得ら
れていない。さらに該グラフオエピタキシヤル成
長法を実施するには基板に凹凸をつけるため、フ
オトエツチング等を用いた精密なエツチング技術
が必要であつた。
以上述べたように基板上にこの基板と異種結晶
構造ないし異種組成を有する単結晶を得るには多
くの欠点があり、困難なのが現状である。
構造ないし異種組成を有する単結晶を得るには多
くの欠点があり、困難なのが現状である。
本発明はこのような現状に鑑みなされたもので
あり、基板と異なる結晶構造ないし組成を有する
単結晶を効率良く、かつ良好に製造する方法を提
供することを目的とする。
あり、基板と異なる結晶構造ないし組成を有する
単結晶を効率良く、かつ良好に製造する方法を提
供することを目的とする。
したがつて、本発明による単結晶の製造方法
は、ガラス状非晶質基板上に、半導体単結晶を製
造するに際し、前記基板上にこの半導体単結晶を
構成する半導体成分それぞれの酸化物を成長さ
せ、次いで徐々に前記酸化物の酸素成分を減少さ
せた酸化物を連続的に成長させ、最終的に半導体
成分のみを成長させることを特徴とするものであ
る。
は、ガラス状非晶質基板上に、半導体単結晶を製
造するに際し、前記基板上にこの半導体単結晶を
構成する半導体成分それぞれの酸化物を成長さ
せ、次いで徐々に前記酸化物の酸素成分を減少さ
せた酸化物を連続的に成長させ、最終的に半導体
成分のみを成長させることを特徴とするものであ
る。
かかる本発明による半導体単結晶の製造方法に
よれば、基板と異なる結晶構造ないし組成を有す
る半導体単結晶を良好かつ効率的に成長させうる
と言う利点がある。
よれば、基板と異なる結晶構造ないし組成を有す
る半導体単結晶を良好かつ効率的に成長させうる
と言う利点がある。
本発明を更に詳しく説明する。
本発明による半導体単結晶の製造方法によれ
ば、まずガラス状非晶質基板上に半導体単結晶を
構成する半導体成分の酸化物を形成させる。
ば、まずガラス状非晶質基板上に半導体単結晶を
構成する半導体成分の酸化物を形成させる。
本発明において用いられるガラス状非晶質基板
は限定されるものではなく、基本的にいかなるも
のも用いうる。たとえばガラス板、SiO2膜、
Si3N4膜等を有効に用いることができる。
は限定されるものではなく、基本的にいかなるも
のも用いうる。たとえばガラス板、SiO2膜、
Si3N4膜等を有効に用いることができる。
かかる基板上に半導体単結晶の構成成分である
半導体成分の酸化物を生成させるわけであるが、
この生成方法は基本的に限定されるものではな
い。たとえば、化学的析出法（Chemical Vapor
Deposition；CVD法）あるいは有機金属を用いる
化学的析出法（Metal Organic Chemical Vapor
Deposition：MOCVD法）等を好ましい方法とし
てあげることができる。これらの方法は酸化物薄
膜形成と半導体単結晶生成が同一装置内で行ない
うるからである。
半導体成分の酸化物を生成させるわけであるが、
この生成方法は基本的に限定されるものではな
い。たとえば、化学的析出法（Chemical Vapor
Deposition；CVD法）あるいは有機金属を用いる
化学的析出法（Metal Organic Chemical Vapor
Deposition：MOCVD法）等を好ましい方法とし
てあげることができる。これらの方法は酸化物薄
膜形成と半導体単結晶生成が同一装置内で行ない
うるからである。
このように基板上に酸化物を形成した後、徐々
に前記酸化物の酸素分を減少させた酸化物を連続
的に成長させ、最終的に、半導体単結晶成分のみ
を成長させて、半導体単結晶を製造する。
に前記酸化物の酸素分を減少させた酸化物を連続
的に成長させ、最終的に、半導体単結晶成分のみ
を成長させて、半導体単結晶を製造する。
かかる本発明による方法で半導体単結晶を製造
した場合、良好な単結晶が得られる理由は以下の
ように考えられる。
した場合、良好な単結晶が得られる理由は以下の
ように考えられる。
即ち、本発明における半導体単結晶膜と酸化膜
間の界面は、丁度、半導体そのものを直接酸化
（例えば熱酸化、プラズマ酸化）させた、所謂母
体酸化膜と、該半導体系に於て、該母体酸化膜と
該半導体との間の界面が熱的に平衡な状態で存在
しうるが如く、安定に原子間結合が形成されてい
る状態にある。従つて、本発明による方法で得ら
れた半導体単結晶は、先に述べたように基板上に
該基板と異種結晶構造、異種結晶組成を有する単
結晶を成長させる際に遭遇する格子不整合に伴う
結晶歪がない。従つて結晶粒界、転位等の結晶欠
陥の発生がなく、良質の単結晶が得られるのであ
る。
間の界面は、丁度、半導体そのものを直接酸化
（例えば熱酸化、プラズマ酸化）させた、所謂母
体酸化膜と、該半導体系に於て、該母体酸化膜と
該半導体との間の界面が熱的に平衡な状態で存在
しうるが如く、安定に原子間結合が形成されてい
る状態にある。従つて、本発明による方法で得ら
れた半導体単結晶は、先に述べたように基板上に
該基板と異種結晶構造、異種結晶組成を有する単
結晶を成長させる際に遭遇する格子不整合に伴う
結晶歪がない。従つて結晶粒界、転位等の結晶欠
陥の発生がなく、良質の単結晶が得られるのであ
る。
また本発明による方法で製造した半導体単結晶
に於ては、該半導体単結晶直下に界在させる酸化
膜界面付近の組成が、徐々に半導体結晶組成に近
づいて変化しているため、結晶成長後に熱処理を
施すことにより、該界面に存在する原子間の未結
合手（ダングリングボンド）を有効に減少させる
ことができる。即ち、前記熱処理でさらに半導体
単結晶の結晶性を向上できるのである。
に於ては、該半導体単結晶直下に界在させる酸化
膜界面付近の組成が、徐々に半導体結晶組成に近
づいて変化しているため、結晶成長後に熱処理を
施すことにより、該界面に存在する原子間の未結
合手（ダングリングボンド）を有効に減少させる
ことができる。即ち、前記熱処理でさらに半導体
単結晶の結晶性を向上できるのである。
本発明により製造される半導体単結晶は基本的
にいかなるものでもよい。たとえば、Si単結晶あ
るいはGaAs単結晶、InP単結晶等の―Ｖ族半
導体単結晶であることができる。
にいかなるものでもよい。たとえば、Si単結晶あ
るいはGaAs単結晶、InP単結晶等の―Ｖ族半
導体単結晶であることができる。
次に本発明の実施例を説明する。
実施例
第１図は本発明による半導体単結晶を製造する
ための装置の一例の模式図であり、図中、１は
SiO2基板、２は基板支持台、３はヒータ、４
１，４２，４３はガスバルブ、５１，５２，５３
はガス流量計、６は反応管、７は排気口を示す。
ための装置の一例の模式図であり、図中、１は
SiO2基板、２は基板支持台、３はヒータ、４
１，４２，４３はガスバルブ、５１，５２，５３
はガス流量計、６は反応管、７は排気口を示す。
この第１図より明かなようにシリコン単結晶を
成長せしめるSiO2基板１は基板支持台２の上に
置かれており、さらにこの基板支持台２の内部に
基板１を加熱するためのヒータ３が備えられてい
る。さらにガスバルブ４１，４２，４３を開け、
ガス流量計５１，５２，５３を調節することによ
つて、所定の組成を有するガスを反応管６に供給
できるようになつており、排ガスは排気口７より
排出される。
成長せしめるSiO2基板１は基板支持台２の上に
置かれており、さらにこの基板支持台２の内部に
基板１を加熱するためのヒータ３が備えられてい
る。さらにガスバルブ４１，４２，４３を開け、
ガス流量計５１，５２，５３を調節することによ
つて、所定の組成を有するガスを反応管６に供給
できるようになつており、排ガスは排気口７より
排出される。
はじめにSiO2基板１上にSiO2を形成させるた
めに、バルブ４１，４２，４３を開放し、４％窒
素稀釈のシランガス、窒素ガス、酸素ガスを流量
計５１，５２，５３により、各々毎分250c.c.、
5000c.c.、250c.c.硫した。基板温度は400〜500℃
で、SiO2膜の成長速度は1000Å／minであつた。
SiO2膜を約5000Å成長させた後、バルブ４３を
漸次閉め、酸素ガスを20c.c.／minの割合で減少さ
せた。この間も酸化膜は形成され酸素ガスの供給
が終結した時点で酸化膜厚は全体で約１μｍであ
つた。酸素ガスの供給が止つた後、基板温度は
950℃に上げられた。これはシリコン結晶の結晶
性を向上させるためである。シリコン結晶膜の成
長速度は約3000Å／minで、約１μｍ成長させ
た。
めに、バルブ４１，４２，４３を開放し、４％窒
素稀釈のシランガス、窒素ガス、酸素ガスを流量
計５１，５２，５３により、各々毎分250c.c.、
5000c.c.、250c.c.硫した。基板温度は400〜500℃
で、SiO2膜の成長速度は1000Å／minであつた。
SiO2膜を約5000Å成長させた後、バルブ４３を
漸次閉め、酸素ガスを20c.c.／minの割合で減少さ
せた。この間も酸化膜は形成され酸素ガスの供給
が終結した時点で酸化膜厚は全体で約１μｍであ
つた。酸素ガスの供給が止つた後、基板温度は
950℃に上げられた。これはシリコン結晶の結晶
性を向上させるためである。シリコン結晶膜の成
長速度は約3000Å／minで、約１μｍ成長させ
た。
得られたシリコン結晶膜の表面は金属光沢を有
し、又顕微鏡観察によると結晶粒界は全く見られ
ず均一であつた。さらに該シリコン結晶膜の電子
線回折パタンより単結晶シリコン膜が形成されて
いることが判明した。また該結晶の電気的特性を
測定したところ、キヤリア濃度1.0×1016cm-5、電
子移動度約1000cm2／Ｖ・Ｓを示した。
し、又顕微鏡観察によると結晶粒界は全く見られ
ず均一であつた。さらに該シリコン結晶膜の電子
線回折パタンより単結晶シリコン膜が形成されて
いることが判明した。また該結晶の電気的特性を
測定したところ、キヤリア濃度1.0×1016cm-5、電
子移動度約1000cm2／Ｖ・Ｓを示した。
さらに該結晶を1200℃30分間、H2中でアニー
ルすると電気的特性は大きく改善されキヤリア濃
度約5.0×1015cm-3電子移動度約1300cm2／Ｖ・Ｓを
示した。
ルすると電気的特性は大きく改善されキヤリア濃
度約5.0×1015cm-3電子移動度約1300cm2／Ｖ・Ｓを
示した。
以上はシリコン単結晶成長の場合について述べ
たが、同様の原理でGaAs単結晶を、石英基板上
にMOCVD法を用いて成長させた。
たが、同様の原理でGaAs単結晶を、石英基板上
にMOCVD法を用いて成長させた。
得られた結晶は、前記実施例のシリコン単結晶
の場合と同様に単結晶性を示した。また結晶の電
気特性も引上法等で作成される単結晶と比べて遜
色のないことが判明した。
の場合と同様に単結晶性を示した。また結晶の電
気特性も引上法等で作成される単結晶と比べて遜
色のないことが判明した。
以上説明したように、ガラス状非晶質基板上に
半導体結晶を成長させる直前に該半導体組成で構
成される酸化物を始めに成長させ、しかる後酸素
成分を徐々に減じた酸化膜を連続的に界在させる
ことによつて、ガラス状非晶質基板上に於ても良
好な単結晶半導体を成長せしめることが可能とな
つた。従つて、本発明によれば、ガラス状非晶質
物質上の任意の場所に発光素子、電子装置を形成
できる。即ち、LSI、IC等のパツシペーシヨン膜
上での発光素子は光スイツチ等に応用でき、また
FETトランジスタ等の機能素子を前記バツシベ
ーシヨン膜上に３次元的に形成することが可能で
ある。さらに絶縁性ガラス状非晶質基板上に単結
晶を形成すれば、浮遊容量の少ない、また絶縁分
離の不要の集積回路の構成が可能である。ガラス
状基板を用いることが出来るため大面積、低価格
の発光素子、電子装置が実現できる。
半導体結晶を成長させる直前に該半導体組成で構
成される酸化物を始めに成長させ、しかる後酸素
成分を徐々に減じた酸化膜を連続的に界在させる
ことによつて、ガラス状非晶質基板上に於ても良
好な単結晶半導体を成長せしめることが可能とな
つた。従つて、本発明によれば、ガラス状非晶質
物質上の任意の場所に発光素子、電子装置を形成
できる。即ち、LSI、IC等のパツシペーシヨン膜
上での発光素子は光スイツチ等に応用でき、また
FETトランジスタ等の機能素子を前記バツシベ
ーシヨン膜上に３次元的に形成することが可能で
ある。さらに絶縁性ガラス状非晶質基板上に単結
晶を形成すれば、浮遊容量の少ない、また絶縁分
離の不要の集積回路の構成が可能である。ガラス
状基板を用いることが出来るため大面積、低価格
の発光素子、電子装置が実現できる。
第１図は本発明による方法を実施するための装
置の一例の模式図である。 １…基板、２…基板支持台、３…ヒータ、４
１，４２，４３…バルブ、５１，５２，５３…ガ
ス流量計、６…反応管。
置の一例の模式図である。 １…基板、２…基板支持台、３…ヒータ、４
１，４２，４３…バルブ、５１，５２，５３…ガ
ス流量計、６…反応管。
Claims (1)
- １ ガラス状非晶質基板上に半導体単結晶を製造
するに際し、前記基板上にこの半導体単結晶を構
成する半導体成分それぞれの酸化物を成長させ、
次いで徐々に前記酸化物の酸素成分を減少させた
酸化物を連続的に成長させ、最終的に半導体成分
のみを成長させることを特徴とする半導体単結晶
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56062566A JPS57178317A (en) | 1981-04-27 | 1981-04-27 | Manufacture of semiconductor single crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56062566A JPS57178317A (en) | 1981-04-27 | 1981-04-27 | Manufacture of semiconductor single crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57178317A JPS57178317A (en) | 1982-11-02 |
| JPS6152971B2 true JPS6152971B2 (ja) | 1986-11-15 |
Family
ID=13203961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56062566A Granted JPS57178317A (en) | 1981-04-27 | 1981-04-27 | Manufacture of semiconductor single crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57178317A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104119A (ja) * | 1982-12-07 | 1984-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2695778B2 (ja) * | 1987-03-18 | 1998-01-14 | 株式会社東芝 | 薄膜形成方法 |
-
1981
- 1981-04-27 JP JP56062566A patent/JPS57178317A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57178317A (en) | 1982-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010023407A (ko) | 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| JPS6344718A (ja) | 結晶性堆積膜の形成方法 | |
| JPH0556852B2 (ja) | ||
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS6152971B2 (ja) | ||
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JPH0370123A (ja) | 結晶性半導体膜の形成方法 | |
| CN103548114B (zh) | 制造III/V Si模板的方法 | |
| JPS6315442A (ja) | 半導体基板 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JPH06333822A (ja) | 半導体装置 | |
| JPS58200525A (ja) | 半導体装置用基板の製造方法 | |
| JPH0427116A (ja) | 半導体異種接合を形成する方法 | |
| TWI221001B (en) | A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JP2003528443A5 (ja) | ||
| JPH1083962A (ja) | Ｓｏｓ基板の形成方法およびそれを用いた半導体装置 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| JPH01132117A (ja) | 結晶の成長方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH04151820A (ja) | 半導体装置 |