JPS6153665B2 - - Google Patents
Info
- Publication number
- JPS6153665B2 JPS6153665B2 JP53010331A JP1033178A JPS6153665B2 JP S6153665 B2 JPS6153665 B2 JP S6153665B2 JP 53010331 A JP53010331 A JP 53010331A JP 1033178 A JP1033178 A JP 1033178A JP S6153665 B2 JPS6153665 B2 JP S6153665B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- storage device
- contents
- test
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は論理集積回路等の機能試験を行う論理
回路試験装置における試験パターン発生装置に関
する。
回路試験装置における試験パターン発生装置に関
する。
一般に、論理回路の機能試験を行うにあたつて
は、論理回路の論理シミユレーシヨンを行うこと
により求められる試験パターンを使用するが、最
近のMOS型集積回路のように集積規模が大きく
なると、試験パターン数は膨大なものになり、試
験パターン発生装置はこの試験パターンを記憶す
るために、膨大な容量の記憶装置を必要とし、ま
た試験速度を上げようと思えばこの記憶装置は非
常に高価なものとなる。
は、論理回路の論理シミユレーシヨンを行うこと
により求められる試験パターンを使用するが、最
近のMOS型集積回路のように集積規模が大きく
なると、試験パターン数は膨大なものになり、試
験パターン発生装置はこの試験パターンを記憶す
るために、膨大な容量の記憶装置を必要とし、ま
た試験速度を上げようと思えばこの記憶装置は非
常に高価なものとなる。
したがつて、従来より記憶装置の容量を小さく
するために、繰返しによる試験パターン発生等が
行われている。しかしながら繰返しによる試験パ
ターン発生では、発生されるパターンは全く同一
であり、１ビツトたりとも異なつた試験パターン
を発生することができない。
するために、繰返しによる試験パターン発生等が
行われている。しかしながら繰返しによる試験パ
ターン発生では、発生されるパターンは全く同一
であり、１ビツトたりとも異なつた試験パターン
を発生することができない。
たとえば直接に並列入力が困難なｎビツトのシ
フトレジスタを内蔵する論理回路を試験する場
合、シフトレジスタに任意の内容を設定するため
には、従来の試験パターン発生装置ではｎワード
の試験パターンが必要であり、ｎワードの内容を
みるとシフトレジスタの入力端子に相当するビツ
トの内容のみが変化し、他のビツトの内容は全く
同一である。さらにシフトレジスタの内容を読み
出し、試験する場合、あるいはシフトレジスタに
設定する内容を変えて試験する場合等を考慮する
と、シフトレジスタに関する試験のみにおいて、
試験パターンはｎワードの数倍、数十倍となる。
フトレジスタを内蔵する論理回路を試験する場
合、シフトレジスタに任意の内容を設定するため
には、従来の試験パターン発生装置ではｎワード
の試験パターンが必要であり、ｎワードの内容を
みるとシフトレジスタの入力端子に相当するビツ
トの内容のみが変化し、他のビツトの内容は全く
同一である。さらにシフトレジスタの内容を読み
出し、試験する場合、あるいはシフトレジスタに
設定する内容を変えて試験する場合等を考慮する
と、シフトレジスタに関する試験のみにおいて、
試験パターンはｎワードの数倍、数十倍となる。
本発明の目的は上記問題を解決し、試験パター
ン記憶装置の容量を小さくできる試験パターン発
生装置を提供することにある。
ン記憶装置の容量を小さくできる試験パターン発
生装置を提供することにある。
本発明は試験パターンが格納された記憶装置か
ら読み出された１つの試験パターンを保持する手
段と、保持された試験パターンを試験用論理回路
に供給する手段と、保持された試験パターンの一
部を他のパターンに置換して次の新たな試験パタ
ーンとして論理回路に供給する手段とを含むこと
を特徴とする。
ら読み出された１つの試験パターンを保持する手
段と、保持された試験パターンを試験用論理回路
に供給する手段と、保持された試験パターンの一
部を他のパターンに置換して次の新たな試験パタ
ーンとして論理回路に供給する手段とを含むこと
を特徴とする。
本発明によれば連続して使用される複数の試験
パターンのうち一部のパターンのみが違う場合、
残りのパターンについては最初のパターンが使え
るように、最初のパターンを読み出したらこれを
保持手段にて保持し、その以降のパターンは変換
を要する部分だけを他のパターンに置き換え、置
き換えられたパターンとそれ以外の保持されてい
る最初のパターンとで次の新たな試験パターンを
作り、それを論理回路に供給することによつて、
一部のみのパターンが異なる複数の試験パターン
をすべて記憶装置に設定するのではなく、最初の
パターンさえ記憶装置に設定しておけばその後の
連続するパターンは記憶装置に設定しておく必要
がなく小容量の記憶装置で大容量の試験パターン
を発生できるという優れた効果が得られる。
パターンのうち一部のパターンのみが違う場合、
残りのパターンについては最初のパターンが使え
るように、最初のパターンを読み出したらこれを
保持手段にて保持し、その以降のパターンは変換
を要する部分だけを他のパターンに置き換え、置
き換えられたパターンとそれ以外の保持されてい
る最初のパターンとで次の新たな試験パターンを
作り、それを論理回路に供給することによつて、
一部のみのパターンが異なる複数の試験パターン
をすべて記憶装置に設定するのではなく、最初の
パターンさえ記憶装置に設定しておけばその後の
連続するパターンは記憶装置に設定しておく必要
がなく小容量の記憶装置で大容量の試験パターン
を発生できるという優れた効果が得られる。
以下図面を参照しながら本発明を詳細に説明す
る。第１図は本発明の一実施例を示すブロツク図
である。１は記憶装置で横方向にビツトを縦方向
にワードを示す。２は記憶装置１のアドレス制御
を中心とした試験パターン発生・制御部、３は記
憶装置１から読み出された内容を一時保持するレ
ジスタ、４は並列入力可能なシフトレジスタ、５
はレジスタ３の出力とシフトレジスタ４の出力を
選択する選択器であり、選択器５の出力は端子ｉ
の被測定物に対する印加情報あるいは期待情報と
なる。記憶装置１のワードアドレスｋのビツトb1
〜ｂlには端子ｉに連続して出力する試験パター
ンが、ビツトｂl+1〜ｂnにはビツトb1〜ｂlの有効
試験パターン数が、ビツトｃには試験パターン発
生の制御情報として論理“１”が格納されてい
る。ｌ、ｍの値は試験パターン発生装置の端子数
により決まる値である。
る。第１図は本発明の一実施例を示すブロツク図
である。１は記憶装置で横方向にビツトを縦方向
にワードを示す。２は記憶装置１のアドレス制御
を中心とした試験パターン発生・制御部、３は記
憶装置１から読み出された内容を一時保持するレ
ジスタ、４は並列入力可能なシフトレジスタ、５
はレジスタ３の出力とシフトレジスタ４の出力を
選択する選択器であり、選択器５の出力は端子ｉ
の被測定物に対する印加情報あるいは期待情報と
なる。記憶装置１のワードアドレスｋのビツトb1
〜ｂlには端子ｉに連続して出力する試験パター
ンが、ビツトｂl+1〜ｂnにはビツトb1〜ｂlの有効
試験パターン数が、ビツトｃには試験パターン発
生の制御情報として論理“１”が格納されてい
る。ｌ、ｍの値は試験パターン発生装置の端子数
により決まる値である。
試験パターン発生は下記のごとく行われる。
制御部２は記憶装置１のビツトｃから読み出さ
れた内容が論理“０”のとき、選択器５の入力を
レジスタ３側に選び、ビツトb1〜ｂnの内容をレ
ジスタ３を介して端子１〜ｍに出力する。ワード
アドレスを遂次増しながら試験パターン発生を行
い、ワードアドレスｋに至ると制御部２は、ビツ
トｃの論理“１”を検出することにより、ビツト
b1〜ｂnの内容をレジスタ３に書き込むことを禁
止し、ビツトb1〜ｂlの内容をシフトレジスタ４
に書き込み、選択器５の入力をシフトレジスタ４
側に選び、一方ビツトｂl+1〜ｂnの内容を、シフ
トレジスタ４の内容をシフトする回数として取り
込み、この回数だけシフトレジスタ４の内容を順
次端子ｉに出力する。したがつてシフトレジスタ
４から試験パターンが発生されいる間は、端子ｉ
以外の端子はレジスタ３の内容、すなわちワード
アドレスｋ−１の内容が出力されており、何ら変
化しない。以下同様に試験パターン発生が実行さ
れる。
れた内容が論理“０”のとき、選択器５の入力を
レジスタ３側に選び、ビツトb1〜ｂnの内容をレ
ジスタ３を介して端子１〜ｍに出力する。ワード
アドレスを遂次増しながら試験パターン発生を行
い、ワードアドレスｋに至ると制御部２は、ビツ
トｃの論理“１”を検出することにより、ビツト
b1〜ｂnの内容をレジスタ３に書き込むことを禁
止し、ビツトb1〜ｂlの内容をシフトレジスタ４
に書き込み、選択器５の入力をシフトレジスタ４
側に選び、一方ビツトｂl+1〜ｂnの内容を、シフ
トレジスタ４の内容をシフトする回数として取り
込み、この回数だけシフトレジスタ４の内容を順
次端子ｉに出力する。したがつてシフトレジスタ
４から試験パターンが発生されいる間は、端子ｉ
以外の端子はレジスタ３の内容、すなわちワード
アドレスｋ−１の内容が出力されており、何ら変
化しない。以下同様に試験パターン発生が実行さ
れる。
以上説明したように本発明によれば、前記ｎワ
ード必要な試験パターンが、ｎがｌ以下のときは
１パターンに短縮でき、ｎがｌより大きいときで
も、ｎよりもはるかに小さなワード数に短縮で
き、記憶装置の容量を小さくする効果は著しい。
ード必要な試験パターンが、ｎがｌ以下のときは
１パターンに短縮でき、ｎがｌより大きいときで
も、ｎよりもはるかに小さなワード数に短縮で
き、記憶装置の容量を小さくする効果は著しい。
第１図は本発明の一実施例を説明するためのブ
ロツク図である。 １……記憶装置、２……制御部、３……レジス
タ、４……シフトレジスタ、５……選択器。
ロツク図である。 １……記憶装置、２……制御部、３……レジス
タ、４……シフトレジスタ、５……選択器。
Claims (1)
- １ 論理回路の機能試験を行なう試験パターンを
発生する装置において、試験パターン記憶装置の
任意のアドレスから並列に読み出された複数ビツ
トの情報を保持する手段と、該保持手段に保持さ
れた複数ビツトの情報を前記論理回路に試験パタ
ーンとして供給する手段と、前記保持手段に保持
された複数ビツト情報のその一部を他のビツト情
報に置換して前記論理回路に供給する手段とを具
備することを特徴とする論理回路試験用パターン
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033178A JPS54102938A (en) | 1978-01-31 | 1978-01-31 | Pattern generator for logic circuit test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033178A JPS54102938A (en) | 1978-01-31 | 1978-01-31 | Pattern generator for logic circuit test |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54102938A JPS54102938A (en) | 1979-08-13 |
| JPS6153665B2 true JPS6153665B2 (ja) | 1986-11-19 |
Family
ID=11747213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033178A Granted JPS54102938A (en) | 1978-01-31 | 1978-01-31 | Pattern generator for logic circuit test |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54102938A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114781A (en) * | 1980-12-30 | 1982-07-16 | Ishikawajima Harima Heavy Ind Co Ltd | Mooring method for floating structure |
| JPS6264967A (ja) * | 1985-09-17 | 1987-03-24 | Oki Electric Ind Co Ltd | 集積回路試験装置のテストパタ−ン信号発生回路 |
| CN107845406B (zh) * | 2016-09-20 | 2021-07-20 | 电信科学技术研究院 | 一种测试存储器的方法和设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247345A (en) * | 1975-10-13 | 1977-04-15 | Advantest Corp | Pattern generating equipment |
-
1978
- 1978-01-31 JP JP1033178A patent/JPS54102938A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54102938A (en) | 1979-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605150B2 (ja) | アドレスパターン発生器 | |
| JP2915945B2 (ja) | メモリ試験装置 | |
| TW586121B (en) | Semiconductor memory device with built-in self-diagnostic function and semiconductor device having the semiconductor memory device | |
| JPH0480350B2 (ja) | ||
| JP3186359B2 (ja) | 物理アドレス変換回路 | |
| US5269012A (en) | Stack memory system including an address buffer for generating a changed address by inverting an address bit | |
| GB1564563A (en) | Data sotrage apparatus | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| JPS6153665B2 (ja) | ||
| US6601204B1 (en) | Pattern generating method, pattern generator using the method, and memory tester using the pattern generator | |
| JP3087928B2 (ja) | 試験装置 | |
| US9122570B2 (en) | Data pattern generation for I/O training and characterization | |
| JPH08129056A (ja) | 半導体試験装置のパターン発生器 | |
| JP2976276B2 (ja) | タイミング発生器 | |
| JP2000206210A (ja) | パタ―ン発生器、パタ―ン発生方法及び試験装置 | |
| US5130923A (en) | Selective dynamic RAM address generator with provision for automatic refresh | |
| JPH0249520B2 (ja) | ||
| JP2761560B2 (ja) | 半導体メモリ試験装置用アドレス変換器 | |
| JP2902449B2 (ja) | アドレスパターン発生器 | |
| JP2558234B2 (ja) | パタ−ン発生装置 | |
| JP2629785B2 (ja) | 半導体記憶回路装置の検査装置 | |
| JPS6336017B2 (ja) | ||
| JP2720773B2 (ja) | アドレスコントロールメモリ回路 | |
| JP2962032B2 (ja) | アドレス・データ発生器 | |
| JP2532718B2 (ja) | 半導体集積回路装置 |