JPS6153797B2 - - Google Patents
Info
- Publication number
- JPS6153797B2 JPS6153797B2 JP10587980A JP10587980A JPS6153797B2 JP S6153797 B2 JPS6153797 B2 JP S6153797B2 JP 10587980 A JP10587980 A JP 10587980A JP 10587980 A JP10587980 A JP 10587980A JP S6153797 B2 JPS6153797 B2 JP S6153797B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- gate
- magnetic bubble
- information
- minor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Description
【発明の詳細な説明】
本発明は磁気バブルメモリデバイスにかかり、
さらに詳しくは読出しサイクルタイムが短く且つ
リライトの容易な磁気バブルメモリデバイスに関
する。
さらに詳しくは読出しサイクルタイムが短く且つ
リライトの容易な磁気バブルメモリデバイスに関
する。
従来、多数の情報蓄積ループ、所謂マイナール
ープ構成の磁気バブルメモリデバイスとして、メ
ジヤーマイナーループ方式、ブロツクレプリケー
ト方式が知られている。
ープ構成の磁気バブルメモリデバイスとして、メ
ジヤーマイナーループ方式、ブロツクレプリケー
ト方式が知られている。
前者は各マイナーループよりトランスフアアウ
トされたメジヤーループ上の磁気バブルを検出器
にて読出した後再びメジヤーループ上を周回させ
てトランスフアインさせ以て元のマイナーループ
上の格納位置に戻す必要があるため、読出しサイ
クルタイムが長いという欠点を有する。一方、後
者は各マイナーループからの読出すべき磁気バブ
ルを分割してその一方を各マイナーループ上に残
し他の一方を読出しライン上に導きそのまゝ検出
器に導いて読み捨てる方式を採るため読出しアク
セスタイムは前者の約半分で済むが、多数の磁気
バブルチツプより例えば1ビツト毎読出して所定
の磁気バブル列よるなるバイトを構成する場合、
磁気バブル列の唯一つのみを書き換えたい場合に
おいてもその磁気バブル列を構成する他のマイナ
ーループ上の磁気バブルの全てを読出しライン上
に引出さねばならないため、これを回避するため
にはバイト構成を同一磁気バブルチツプ内としな
ければならない等の設計上の制限を有している。
トされたメジヤーループ上の磁気バブルを検出器
にて読出した後再びメジヤーループ上を周回させ
てトランスフアインさせ以て元のマイナーループ
上の格納位置に戻す必要があるため、読出しサイ
クルタイムが長いという欠点を有する。一方、後
者は各マイナーループからの読出すべき磁気バブ
ルを分割してその一方を各マイナーループ上に残
し他の一方を読出しライン上に導きそのまゝ検出
器に導いて読み捨てる方式を採るため読出しアク
セスタイムは前者の約半分で済むが、多数の磁気
バブルチツプより例えば1ビツト毎読出して所定
の磁気バブル列よるなるバイトを構成する場合、
磁気バブル列の唯一つのみを書き換えたい場合に
おいてもその磁気バブル列を構成する他のマイナ
ーループ上の磁気バブルの全てを読出しライン上
に引出さねばならないため、これを回避するため
にはバイト構成を同一磁気バブルチツプ内としな
ければならない等の設計上の制限を有している。
本発明は叙上の欠点に鑑みてなされたもので、
その目的とするところは、上述した従来方式の欠
点を解決すること、すなわち磁気バブルチツプ中
の1個のみの磁気バブルの書き換えが可能で、し
かも読出しサイクルタイムの速い磁気バブルメモ
リデバイスを実現することにある。
その目的とするところは、上述した従来方式の欠
点を解決すること、すなわち磁気バブルチツプ中
の1個のみの磁気バブルの書き換えが可能で、し
かも読出しサイクルタイムの速い磁気バブルメモ
リデバイスを実現することにある。
本発明の目的は、複数のマイナーループと、該
各マイナーループの一端にレプリケートゲートを
介して接続され、その一方に検出器が接続されて
なる読出しラインと、該各マイナーループの他端
に双方向ゲートを介して接続され、その一部に発
生器が接続されてなる書込みループとより構成さ
れてなることを特徴とする磁気バブルメモリデバ
イスとすることにより達成することができる。
各マイナーループの一端にレプリケートゲートを
介して接続され、その一方に検出器が接続されて
なる読出しラインと、該各マイナーループの他端
に双方向ゲートを介して接続され、その一部に発
生器が接続されてなる書込みループとより構成さ
れてなることを特徴とする磁気バブルメモリデバ
イスとすることにより達成することができる。
以下本発明を図面により説明する。
第1図は本発明にかかる磁気バブルメモリデバ
イスの一実施例である。
イスの一実施例である。
図において、1はマイナーループ、2は読出し
ライン、3はレプリケートゲート、4は検出器、
5は書込みループ、6は双方向ゲート、7は交換
ゲート、8は発生器である。
ライン、3はレプリケートゲート、4は検出器、
5は書込みループ、6は双方向ゲート、7は交換
ゲート、8は発生器である。
各マイナーループ1の一端にはレプリケートゲ
ート3を介して読出しライン2が接続され、さら
に読出しラインの一端には検出器4が接続され
る。また各マイナーループの他の一端には双方向
ゲート6を介して書込みループ5が接続される。
更にこの書込ループには別の交換ゲート7を介し
て発生器8が接続された構成を採る。ここに各マ
イナーループ1のビツト数と書込ループ5のビツ
ト数は同一とする。
ート3を介して読出しライン2が接続され、さら
に読出しラインの一端には検出器4が接続され
る。また各マイナーループの他の一端には双方向
ゲート6を介して書込みループ5が接続される。
更にこの書込ループには別の交換ゲート7を介し
て発生器8が接続された構成を採る。ここに各マ
イナーループ1のビツト数と書込ループ5のビツ
ト数は同一とする。
次に動作を説明する。
書込みは次のようにして行なわれる。
先ず発生器8で発生された磁気バブル情報は交
換ゲート7により書込みループ5内に転送され
る。書込みループ5内の磁気バブルは更に各双方
向ゲート6により各マイナーループ1内に転送さ
れ、各マイナーループ内を周回させ得る状態とす
ることで完了する。
換ゲート7により書込みループ5内に転送され
る。書込みループ5内の磁気バブルは更に各双方
向ゲート6により各マイナーループ1内に転送さ
れ、各マイナーループ内を周回させ得る状態とす
ることで完了する。
読出しは次のようにして行なわれる。
各マイナーループ1を周回する磁気バブルはレ
プリケートゲート3によつて夫々分割され複製さ
れ検出器Dによつて検出された後捨てられる。従
つて読出し動作ではマイナーループ1内の情報が
保存されるため情報再格納の必要はなく、従つて
連続して読み続けることが可能であり読出しサイ
クルタイムを増長させることはない。又、情報の
書換えは次のようにして行なわれる。
プリケートゲート3によつて夫々分割され複製さ
れ検出器Dによつて検出された後捨てられる。従
つて読出し動作ではマイナーループ1内の情報が
保存されるため情報再格納の必要はなく、従つて
連続して読み続けることが可能であり読出しサイ
クルタイムを増長させることはない。又、情報の
書換えは次のようにして行なわれる。
特定のマイナーループの1個の磁気バブル情報
だけを書換えることを考える。この場合、先ず双
方向ゲート6を働らかせて各マイナーループ1の
磁気バブル情報を書込みループ5内に転送する。
次に適当なタイミングで発生器8により新しく書
換える磁気バブル情報を発生し、書換えたいマイ
ナーループより出力された磁気バブル情報が交換
ゲート7の位置に到来した時点(この時新しい磁
気バブル情報も交換ゲート7の反対の位置に来
る)を働かせると新旧情報の交換が行なわれる。
書込みループ5内の磁気バブル情報は再び双方向
ゲート6により各マイナーループ1内に転送され
書換えが完了する。この際他のマイナーループの
情報は1度書込みループ5に出て再び各マイナー
ループ1に戻るだけであるから何ら変化しない。
だけを書換えることを考える。この場合、先ず双
方向ゲート6を働らかせて各マイナーループ1の
磁気バブル情報を書込みループ5内に転送する。
次に適当なタイミングで発生器8により新しく書
換える磁気バブル情報を発生し、書換えたいマイ
ナーループより出力された磁気バブル情報が交換
ゲート7の位置に到来した時点(この時新しい磁
気バブル情報も交換ゲート7の反対の位置に来
る)を働かせると新旧情報の交換が行なわれる。
書込みループ5内の磁気バブル情報は再び双方向
ゲート6により各マイナーループ1内に転送され
書換えが完了する。この際他のマイナーループの
情報は1度書込みループ5に出て再び各マイナー
ループ1に戻るだけであるから何ら変化しない。
このように本実施例によれば読出しサイクルタ
イムを従来のブロツクレプリケータ方式と同一に
保ちながら、しかも特定マイナーループの例えば
1個の磁気バブル情報を書換えることができるた
め情報の1バイトを例えば他の磁気バブルチツプ
とで構成することができメモリシステム構成の自
由度を増すことができる。
イムを従来のブロツクレプリケータ方式と同一に
保ちながら、しかも特定マイナーループの例えば
1個の磁気バブル情報を書換えることができるた
め情報の1バイトを例えば他の磁気バブルチツプ
とで構成することができメモリシステム構成の自
由度を増すことができる。
尚上述の実施例にあつては発生器8と交換ゲー
ト7のかわりに発生器と消去器を書込みループ5
上に持つ構成をとつても同様にして本発明の目的
を達成することができる。
ト7のかわりに発生器と消去器を書込みループ5
上に持つ構成をとつても同様にして本発明の目的
を達成することができる。
第2図は本発明の他の実施例を示すもので、第
1図に示す実施例と異なる点は、書込みループ5
内にレプリケートゲート9を設けると共に、この
レプリケートゲート9から読出しライン2に接続
されたバイアス伝播路10を設けたものである。
本実施例によれば次に述べる如き効果をも有す
る。すなわち、通常マイナーループ内には所謂デ
ータ情報とそのアドレスを示すアドレス情報が格
納されているが、前述の実施例では情報書換え時
に電源断がおき、アドレス情報も同様に書込みル
ープ5内に転送されているため他のアドレス情
報、すなわちマイナーループ1に格納されている
アドレス情報をレプリケートゲート3、読出しラ
イン2を介して検出器4で読取り以てアドレス情
報が失なわれている位置(この位置の情報がアド
レス情報もろとも書込みループ5内にある)を検
出した後にマイナーループ1へ磁気バブル情報を
格納する手順をふむ必要があつた。
1図に示す実施例と異なる点は、書込みループ5
内にレプリケートゲート9を設けると共に、この
レプリケートゲート9から読出しライン2に接続
されたバイアス伝播路10を設けたものである。
本実施例によれば次に述べる如き効果をも有す
る。すなわち、通常マイナーループ内には所謂デ
ータ情報とそのアドレスを示すアドレス情報が格
納されているが、前述の実施例では情報書換え時
に電源断がおき、アドレス情報も同様に書込みル
ープ5内に転送されているため他のアドレス情
報、すなわちマイナーループ1に格納されている
アドレス情報をレプリケートゲート3、読出しラ
イン2を介して検出器4で読取り以てアドレス情
報が失なわれている位置(この位置の情報がアド
レス情報もろとも書込みループ5内にある)を検
出した後にマイナーループ1へ磁気バブル情報を
格納する手順をふむ必要があつた。
そこで本実施例ではこの不都合を改善するため
書込みループ5上にレプリケートゲート9を配設
し、該レプリケートゲート9を介して書込みルー
プ5内にあるアドレス情報をそのまゝバイパス伝
播路10を介して検出器4に導くようにしてい
る。すなわち、われている位置(この位置の情報
がアドレス情報もろとも書込みループ内にある)
を検出した後マイナーループへ格納する手順が必
要であつた。実施例では書込みループ内にあるア
ドレス情報はレプリケートゲート9を働かせるこ
とにより直ちに知ることができるため電源断時の
回復がきわめて容易となるという利点がある。一
般にレプリケートゲートはトランスフアゲートと
しても働くため本実施例の構成ではレプリケート
ゲート9をトランスフアゲートとして働かせるこ
とにより従来のブロツクレプリケート方式のデバ
イスとして、またレプリケートゲート9をレプリ
ケータとして働かせ、且つレプリケートゲート3
を使用しないことにより従来のメジヤーマイナー
方式のデバイスとしても使用することができる。
さらにはまた、このレプリケートゲート9を利用
して発生器8により書込まれた磁気バブル情報を
即チエツクすることも可能という利点を持つ。
書込みループ5上にレプリケートゲート9を配設
し、該レプリケートゲート9を介して書込みルー
プ5内にあるアドレス情報をそのまゝバイパス伝
播路10を介して検出器4に導くようにしてい
る。すなわち、われている位置(この位置の情報
がアドレス情報もろとも書込みループ内にある)
を検出した後マイナーループへ格納する手順が必
要であつた。実施例では書込みループ内にあるア
ドレス情報はレプリケートゲート9を働かせるこ
とにより直ちに知ることができるため電源断時の
回復がきわめて容易となるという利点がある。一
般にレプリケートゲートはトランスフアゲートと
しても働くため本実施例の構成ではレプリケート
ゲート9をトランスフアゲートとして働かせるこ
とにより従来のブロツクレプリケート方式のデバ
イスとして、またレプリケートゲート9をレプリ
ケータとして働かせ、且つレプリケートゲート3
を使用しないことにより従来のメジヤーマイナー
方式のデバイスとしても使用することができる。
さらにはまた、このレプリケートゲート9を利用
して発生器8により書込まれた磁気バブル情報を
即チエツクすることも可能という利点を持つ。
以上説明したように本発明によれば、磁気バブ
ルチツプ(デバイス)中の例えば任意の1ビツト
を容易に書換えることができ、しかも読出しサイ
クルタイムの速い磁気バブルメモリデバイスを実
現することができる。
ルチツプ(デバイス)中の例えば任意の1ビツト
を容易に書換えることができ、しかも読出しサイ
クルタイムの速い磁気バブルメモリデバイスを実
現することができる。
図1は本発明による実施例、図2は本発明によ
る別の実施例を示す。第1図は本発明にかかる磁
気バブルメモリデバイスの一実施例、第2図は本
発明にかかる磁気バブルメモリデバイスの他の実
施例である。 図において、1はマイナーループ、2は読出し
ライン、3はレプリケートゲート、4は検出器、
5は書込みライン、6は双方向ゲート、7は交換
ゲート、8は発生器である。
る別の実施例を示す。第1図は本発明にかかる磁
気バブルメモリデバイスの一実施例、第2図は本
発明にかかる磁気バブルメモリデバイスの他の実
施例である。 図において、1はマイナーループ、2は読出し
ライン、3はレプリケートゲート、4は検出器、
5は書込みライン、6は双方向ゲート、7は交換
ゲート、8は発生器である。
Claims (1)
- 【特許請求の範囲】 1 複数のマイナーループと、該各マイナールー
プの一端にレプリケートゲートを介して接続さ
れ、その一方に検出器が接続されてなる読出しラ
インと、該各マイナーループの他端に双方向ゲー
トを介して接続され、その一部に発生器が接続さ
れてなる書込みループとより構成されてなること
を特徴とする磁気バブルメモリデバイス。 2 特許請求の範囲第1項記載の磁気バブルメモ
リデバイスにおいて、上記書込みループ上にレプ
リケートゲートを配設するとともに該レプリケー
トゲートと上記検出器を連結するバイパス伝播路
を構成してなることを特徴とする磁気バブルメモ
リデバイス。 3 特許請求の範囲第1項あるいは第2項記載の
磁気バブルメモリデバイスにおいて、上記書込み
ループは交換ゲートを介して上記発生器と結合さ
れてなることを特徴とする磁気バブルメモリデバ
イス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10587980A JPS5733484A (en) | 1980-07-31 | 1980-07-31 | Magnetic bubble memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10587980A JPS5733484A (en) | 1980-07-31 | 1980-07-31 | Magnetic bubble memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5733484A JPS5733484A (en) | 1982-02-23 |
| JPS6153797B2 true JPS6153797B2 (ja) | 1986-11-19 |
Family
ID=14419211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10587980A Granted JPS5733484A (en) | 1980-07-31 | 1980-07-31 | Magnetic bubble memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5733484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100596A (ja) * | 1987-10-14 | 1989-04-18 | Casio Comput Co Ltd | 電子楽器の入力制御装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027418U (ja) * | 1988-06-22 | 1990-01-18 |
-
1980
- 1980-07-31 JP JP10587980A patent/JPS5733484A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100596A (ja) * | 1987-10-14 | 1989-04-18 | Casio Comput Co Ltd | 電子楽器の入力制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5733484A (en) | 1982-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2374690B1 (ja) | ||
| JPS5680872A (en) | Buffer memory control system | |
| JPS6153797B2 (ja) | ||
| GB1468753A (en) | Associative memory | |
| JP3117244B2 (ja) | Eepromの制御装置 | |
| JPS5858753B2 (ja) | メジヤ/マイナ・ル−プ・バブル・メモリ・システム | |
| JPS5512571A (en) | Control system for memory element | |
| JPS5913109B2 (ja) | デ−タ記憶方式 | |
| JPS55108027A (en) | Processor system | |
| US4190900A (en) | Major/minor loop bubble memory with timing loop | |
| JPS59133623A (ja) | バス情報履歴格納方式 | |
| EP0049112A2 (en) | Method and apparatus for controlling writing and reading of data in cassette memories | |
| SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
| JPS6160503B2 (ja) | ||
| JPS57201000A (en) | Bit shift control system of sequential access memory | |
| JPS57179999A (en) | Control system for storage device | |
| JPS597147B2 (ja) | 磁気バブル記憶装置 | |
| JPS56159747A (en) | Program testing device | |
| JPS57109200A (en) | Alternate memory check system | |
| JPS6467792A (en) | Magnetic bubble memory controller | |
| JPS56159885A (en) | Storage device | |
| JPS5473527A (en) | Buffer memory control system | |
| JPS56105546A (en) | Memory mapping circuit | |
| JPS57130277A (en) | Memory device | |
| JPS5714972A (en) | Retrieving device of document and sketch file |