Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6153901B2 - - Google Patents
[go: Go Back, main page]

JPS6153901B2 - - Google Patents

Info

Publication number
JPS6153901B2
JPS6153901B2 JP6634880A JP6634880A JPS6153901B2 JP S6153901 B2 JPS6153901 B2 JP S6153901B2 JP 6634880 A JP6634880 A JP 6634880A JP 6634880 A JP6634880 A JP 6634880A JP S6153901 B2 JPS6153901 B2 JP S6153901B2
Authority
JP
Japan
Prior art keywords
bit
switch
light emitting
link
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6634880A
Other languages
Japanese (ja)
Other versions
JPS56164694A (en
Inventor
Michiharu Ozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mirait One Corp
Original Assignee
Daimei Denwa Kogyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimei Denwa Kogyo Corp filed Critical Daimei Denwa Kogyo Corp
Priority to JP6634880A priority Critical patent/JPS56164694A/en
Publication of JPS56164694A publication Critical patent/JPS56164694A/en
Publication of JPS6153901B2 publication Critical patent/JPS6153901B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H04Q1/22Automatic arrangements
    • H04Q1/24Automatic arrangements for connection devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

まず電子交換機のネツトワーク構成の概要につ
いて以下に説明する。 ネツトワークとは、加入者および各種トランク
相互間の通話路および信号路を構成する通話路網
のことをいい、加入者を収容するラインリンクネ
ツトワーク(LLN)とトランクを収容するトラ
ンクリンクネツトワーク(TLN)から構成され
る。 LLNとTLNは第1図に示すように、8×8格
子の小形クロスバスイツチ各々の4段で構成さ
れ、相互間をジヤンクタで接続し、計8段の通話
路を構成する。またLLNは1次スイツチおよび
2次スイツチで形成するラインスイツチグリツド
(LSG)と3次イツチ(またはジヤンクタ1次ス
イツチ)および4次スイツチ(またはジヤンクタ
2次スイツチ)で形成するラインジヤンクタスイ
ツチグリツド(LJSG)から構成される。 TLNは1次スイツチおよび2次スイツチで形
成するトランクスイツチグリツド(TSG)と3
次スイツチ(またはジヤンクタ1次スイツチ)お
よび4次スイツチ(またはジヤンクタ2次スイツ
チ)で形成するトランクジヤンクタスイツチグリ
ツド(TJSG)から構成される。 各スイツチ間の布線は1次スイツチと2次スイ
ツチ間をAリンク、2次スイツチと3次スイツチ
間をBリンク、3次スイツチと4次スイツチ間を
Cリンク、そして4次スイツチと4次スイツチ間
の布線をジヤンクタという。スイツチのつながり
方は第1図に示すような水平路(入レベル)から
入つて垂直路(出レベル)に出てゆく方法をとつ
ている。 グリツド(Grid)はネツトワークの構成単位
であり、小形クロスバスイツチ8個(1次または
3次)と8個(2次または4次)、計16個を互い
に結線したものである。 1枚のグリツドは入端子および出力端子とも
各々の64端子である。このグリツドはその用途に
よりLSG,LJSG,TSG,TJSGとそれぞれ異な
つた名称が与えられているが、いずれのグリツド
も全く同一の2段リンクスイツチである。ネツト
ワークはこれらのグリツドにより構成されるが、
1LLNはLSG32放、LJSG16枚で構成され、1
TLNはTSG、TJSGとも各々の16枚で構成され
る。従つて加入者を収容する1LLNの端子数は
2048端子、トランクを収容する1TLNの端子数は
1024端子となる。 次にAリンクおよびCリンクについて説明す
る。 AリンクおよびCリンクはLLNまたはTLNの
1次スイツチと2次スイツチまたは3次スイツチ
と4次スイツチ間の布線であり、その接続関係は
次のとおりである。 1次スイツチ番号=2次スイツチ入レベル番号 (3次スイツチ番号)=(4次スイツチ入レベル
番号) 1次スイツチ出レベル番号=2次スイツチ番号 (3次スイツチ出レベル番号)=(4次スイツチ
番号) すなわちスイツチとレベルの関係式はαβ=β
αとなつている。 次にBリンクについて説明する。 BリンクはLLNまたはTLNの2次スイツチと
3次スイツチ間の布線であり、LLMのBリンク
は2次スイツチの出側で復式をとり、2:1の集
束をしている。一つのグリツドに収容されている
出側の64端子をスイツチ番号0と1、2と3、4
と5、6と7に収容されている各々の16端子ずつ
に分割する。次にこれら各16端子の中から1端子
ずつ取り出した計4端子をグリツド間の配分上の
単位とする。このような配分上の単位は16グルー
プ(64端子/4端子=16グループ)できるので、
この各グループの4端子ずつを相手側の各16グリ
ツドに配分する。具体的なBリンク配分の関係を
表−1に示す。表−1からBリンクには、次のよ
うな規則性があり、この規則性から相手のグリツ
ド番号、スイツチ番号、レベル番号を求めること
ができる。
First, an overview of the network configuration of the electronic exchange will be explained below. A network refers to a communication path network that constitutes communication paths and signal paths between subscribers and various trunks, and includes a line link network (LLN) that accommodates subscribers and a trunk link network that accommodates trunks. (TLN). As shown in FIG. 1, the LLN and TLN each consist of four stages of small crossbar switches in an 8x8 grid, and are connected to each other by a junctor, forming a total of eight stages of communication paths. In addition, LLN is a line switch grid (LSG) formed by a primary switch and a secondary switch, and a line switch grid (LSG) formed by a tertiary switch (or a junctor primary switch) and a quartic switch (or a junctor secondary switch). Consists of Tsudo (LJSG). The TLN consists of a trunk switch grid (TSG) formed by a primary switch and a secondary switch.
It consists of a trunk junction switch grid (TJSG) formed by a secondary switch (or jumper primary switch) and a quaternary switch (or jumper secondary switch). The wiring between each switch is the A link between the primary switch and the secondary switch, the B link between the secondary switch and the tertiary switch, the C link between the tertiary switch and the 4th switch, and the 4th switch and the 4th switch. The wiring between switches is called a junkter. The switches are connected through a horizontal path (input level) and a vertical path (output level) as shown in Figure 1. A grid is a constituent unit of a network, and consists of 8 small crossbar switches (primary or tertiary) and 8 small crossbar switches (secondary or quartic), 16 in total, interconnected. One grid has 64 input terminals and 64 output terminals each. This grid is given different names such as LSG, LJSG, TSG, and TJSG depending on its purpose, but all grids are exactly the same two-stage link switch. The network is composed of these grids,
1LLN consists of 32 LSGs and 16 LJSGs, 1
TLN consists of 16 cards each for TSG and TJSG. Therefore, the number of terminals in 1LLN that accommodates subscribers is
2048 terminals, the number of terminals in 1TLN that accommodates trunks is
It becomes 1024 terminals. Next, the A link and C link will be explained. The A link and the C link are the wiring between the primary switch and the secondary switch or the tertiary switch and the quaternary switch of the LLN or TLN, and their connection relationships are as follows. 1st switch number = 2nd switch input level number (3rd switch number) = (4th switch input level number) 1st switch output level number = 2nd switch number (3rd switch output level number) = (4th switch output level number) number) In other words, the relational expression between the switch and the level is αβ=β
It is α. Next, the B link will be explained. The B-link is the wiring between the secondary switch and the tertiary switch of the LLN or TLN, and the B-link of the LLM takes a reciprocating equation at the output side of the secondary switch and has a 2:1 convergence. The 64 output terminals housed in one grid are assigned switch numbers 0, 1, 2, 3, and 4.
Divide into 16 terminals each accommodated in 5, 6 and 7. Next, one terminal is extracted from each of these 16 terminals, and a total of four terminals are used as a unit for distribution among the grids. This kind of distribution unit can be made into 16 groups (64 terminals/4 terminals = 16 groups), so
The four terminals in each group are distributed to each of the 16 grids on the other side. Table 1 shows the specific B link allocation relationship. From Table 1, the B link has the following regularity, and from this regularity, the grid number, switch number, and level number of the other party can be determined.

【表】【table】

【表】 Bリンクの接続関係より、第2図に示すよう
に、たとえば一つのグリツドからみた場合、特定
の相手グリツドに延びるBリンクは4本である
が、このことはLSGの1次スイツチに収容されて
いる1入端子と、LJSGの4次スイツチに収容さ
れている1出端子との間の経路が4通りであるこ
とを示している。この4通りの接続を区別するた
め、多重度MNという言葉が使用される。多重度
0の接続とは、2次スイツチと3次スイツチの
SW0かまたはSW1を通る接続のことであり、
同様に多重1はSW2かSW3、多重度2はSW4
かSW5、多重度3はSW6かSW7を通る接続で
ある。なおこの関係はTLNについても同様であ
る。 前述の第1図に示す通話路(Aリンク−Bリン
ク−Cリンク−ジヤンクタ−Cリンク−Bリンク
−Aリンク)が接続中に導通、混線等の障害が生
ずると、第3図に示す次のような情報がタイプア
ウトされる。〔第3図において、左端の*……
FLTCON−TEST,ERR(NON−HR)より障
害の模様は、L−T接続において、通話の導通試
験不良、断線障害と思われる。またSG(スイツ
チグループ)はTLN(トランクリンクネツトワ
ーク)側を無視する。〕 たとえば*……FLT CON−TEST ERR
(NON−HR) これにより障害探索を行うが、このタイプアウ
トメツセージには、各ネツトワークの1次側と4
次側だけしかタイプアウトされず、従来は、
1SWと2SW、2SWと3SW、3SWと4SWのパス情
報は次のような方法で分析していた。 (1) タイプアウトメツセージにより1次、4次側
のG,SW,LV,NMを第4図aに示すように
記入する。第4図aにおいて、◎印のみタイプ
アウトされ、○イ〜○タを分析する。 (2) ACリンクのαβ=βαの関係個所を第4図
bに示すように記入する。第4図bにおいて、
矢印で示した4個所が分析される。 (3) 相手グリツド番号から第4図cに示すよう
に、LV番号を求める。グリツド番号をnとす
ると、 0〜7G→n LV 8〜15G→(n−8)LV 16〜23G→(n−16)LV 24〜31G→(n−32) 第4図cにおいても、矢印で示した4個所
が分析される。 (4) 第4図dに示すように、多重度MNと相手グ
リツド番号からSW番号を求める。
[Table] From the connection relationship of B-links, as shown in Figure 2, for example, when viewed from one grid, there are four B-links that extend to a specific partner grid. This shows that there are four paths between the accommodated 1st input terminal and the 1st output terminal accommodated in the quaternary switch of the LJSG. The term multiplicity MN is used to distinguish between these four types of connections. A connection with a multiplicity of 0 means a connection between a secondary switch and a tertiary switch.
A connection that passes through SW0 or SW1,
Similarly, multiplicity 1 is SW2 or SW3, multiplicity 2 is SW4
or SW5, and multiplicity 3 is a connection that passes through SW6 or SW7. Note that this relationship also applies to TLN. If a fault such as continuity or crosstalk occurs during the connection of the communication path (A link - B link - C link - Junctor - C link - B link - A link) shown in Fig. 1 above, the following situation shown in Fig. 3 occurs. Information such as is typed out. [In Figure 3, the leftmost *...
Based on FLTCON-TEST, ERR (NON-HR), the pattern of the failure appears to be a poor call continuity test or disconnection failure in the LT connection. Also, the SG (switch group) ignores the TLN (trunk link network) side. ] For example, *...FLT CON−TEST ERR
(NON-HR) This performs failure search, and this type-out message includes information on the primary side and 4th side of each network.
Only the next side is typed out, and previously,
The path information of 1SW and 2SW, 2SW and 3SW, and 3SW and 4SW was analyzed using the following method. (1) Enter the G, SW, LV, and NM of the primary and quaternary sides using a type-out message as shown in Figure 4a. In Figure 4a, only the ◎ mark is typed out, and ○I to ○ta are analyzed. (2) Fill in the relevant parts of the AC link where αβ=βα as shown in Figure 4b. In Figure 4b,
Four locations indicated by arrows are analyzed. (3) Calculate the LV number from the other party's grid number as shown in Figure 4c. If the grid number is n, then 0~7G → n LV 8~15G → (n-8) LV 16~23G → (n-16) LV 24~31G → (n-32) Also in Figure 4 c, the arrow The four locations shown are analyzed. (4) As shown in Figure 4d, find the SW number from the multiplicity MN and the partner grid number.

【表】 相手グリツド番号
〓 〓24〜32〓
のとき奇数SW
MN〓4
[Table] Opponent grid number
〓 〓24〜32〓
When odd number SW
MN〓4

Claims (1)

【特許請求の範囲】 1 加入者を収容する1次(PSW)と2次
(SSW)を布線したAリンクと、3次(JPSW)
と4次(JSSW)を布線したCリンクと、2次
(SSW)と3次(JPSW)を布線したBリンクと
からなるラインリンクネツトワーク(LIN)およ
びトランクを収容する別の4次(JSSW)と別の
3次(JPSW)を布線した別のCリンクと、別の
2次(SSW)と別の1次(PSW)を布線した別
のAリンクと後者の3次(JPSW)と2次
(SSW)を布線した別のBリンクとからなるトラ
ンクリンクネツトワーク(TLN)と、前記ライ
ンリンクネツトワーク(LIN)と前記トランクリ
ンクネツトワーク(TLN)を布線したジヤンク
タとをもつて構成され、AリンクとCリンク間に
はスイツチとレベルの関係式αβ=βαが成立し
ており、Bリンクは2次スイツチの出側で復式を
とり、2:1の集束をしている電子交換機のネツ
トワークにおいて、 入側においてセツトを目視確認するため1次グ
リツド用トグルスイツチ5個1G−1,1G−
2,1G−4,1G−8,1G−16と、1次ス
イツチ用トグルスイツチ3個1S−1,1S−
2,1S−4と、1次入レベル用トグルスイツチ
3個1IL−1,1IL−2,1IL−4と、多重度
MN用トグルスイツチ2個MN−1,MN−2を接
地し、 出側においてセツトを目視確認するため4次グ
リツト用トグルスイツチ4個4G−1,4G−
2,4G−4,4G−8と、4次スイツチ用トグ
ルスイツチ3個4S−1,4S−2,4S−4
と、4次出レベル用トグルスイツチ3個4L−
1,4L−2,4L−4を接地し、 入側および出側にそれぞれ複数個の緑色発光ダ
イオードおよび複数個の赤色発光ダイオードを有
し、これらの発光ダイオードの電流制限値を満足
させる抵抗と、前記電流制限値に適応する電池
と、前記電流の消費を節約するためのノンロツク
スイツチ(NLSW)とを電源回路に設け、 前記ノンロツクスイツチ(NLSW)を押すこと
により、前記電池が前記抵抗を介して前記緑色発
光ダイオードおよび赤色発光ダイオードのそれぞ
れのアノード(A)端子に供給されることを前提条件
として、 入側では1次グリツドとして2進法で32までを
表現するため5個の緑色発光ダイオードを有し、
1次グリツド用トグルスイツチの0ビツト目、1
ビツト目および2次ビツト目(1次グリツド用ト
グルスイツチの1G−A,1G−2,1G−4を
倒すことにより、1次グリツドの0ビツト目、1
ビツト目および2ビツト目の緑色発光ダイオード
1G−1,1G−2,1G−4と、3次入レベル
の0ビツト目、1ビツト目および2ビツト目の赤
色発光ダイオード3IL−1,3IL−2,3IL−
4が同時に点灯するようカソード(C)端子が並列接
続されており、 1次グリツド用トグルスイツチの3ビツト目
(1次グリツド用トグルスイツチの1G−8)を
倒すことにより、1次グリツドの3ビツト目の緑
色発光ダイオード1G−8、3次スイツチの0ビ
ツト目の赤色発光ダイオード3S−1および4次
入レベルの0ビツト目の赤色発光ダイオード4
IL−1が同時に点灯するようカソード(C)端子が
並列接続されており、 1次グリツド用トグルスイツチの4ビツト目
(1次グリツド用トグルスイツチの1G−16)
を倒すことにより、1次グリツドの4ビツト目の
緑色発光ダイオード1G−16が点灯するようカ
ソード(C)端子が接続されており、 AリンクとCリンクの関係は前記αβ=βαの
関係となつていることにより、1次スイツチは2
次レベルに結線され、1次スイツチとして2進法
で8までを表現するため3個の緑色発光ダイオー
ドを有し、1次スイツチ用トグルスイツチの0ビ
ツト目、1ビツト目および2ビツト目(1次スイ
ツチ用トグルスイツチの1S−1,1S−2,1
S−4を倒すことにより、1次スイツチの0ビツ
ト目、1ビツト目および2ビツト目の緑色発光ダ
イオード1S−1,1S−2,1S−4と2次入
レベルの0ビツト目、1ビツト目および2ビツト
目の赤色発光ダイオード2IL−1,2IL−2,
2IL−4が同時に点灯するようカソード(C)端子
が並列に接続されており、 1次入レベルとして2進法で8までを表現する
ため3個の緑色発光ダイオードを有し、1次入レ
ベル用トグルスイツチの0ビツト目、1ビツト目
および2ビツト目1次入レベル用トグルスイツチ
の1IL−1,2IL−2,1IL−4を倒すことに
より、1次入レベルの0ビツト目、1ビツト目お
よび2ビツト目の緑色発光ダイオード1IL−
1,1IL−2,1IL−4が点灯するようにカソ
ード(C)端子が接続されており、 相手スイツチが奇数か偶数かを決めるための多
重度MNとしては、 多重度用トグルスイツチの0ビツト目MN−1
を倒すことにより、2次スイツチの1ビツト目、
1次出レベルの1ビツト目、3次スイツチの1ビ
ツト目および4次入レベルの1ビツト目の赤色発
光ダイオード2S−2,1L−2,3S−2,
4IL−2が同時に点灯するようカソード(C)端子
が並列接続されており、 多重度用トグルスイツチの1ビツト目MN−2
を倒すことにより、2次スイツチの2ビツト目、
1次出レベルの2ビツト目、3次スイツチの2ビ
ツト目および4次入レベルの2ビツト目の赤色発
光ダイオード2S−4,1L−4,3S−4,
4IL−4が同時に点灯するようカソード(C)端子
が並列接続されており、 出側では、4次グリツドとして2進法で16まで
を表現するため4個の緑色発光ダイオードを有
し、4次グリツド用トグルスイツチの0ビツト
目、1ビツト目および2ビツト目(4次グリツド
用トグルスイツチの4G−1,4G−2,4G−
4を倒すことにより、4次グリツドの0ビツト
目、1ビツト目および2ビツト目の緑色発光ダイ
オード4G−1,4G−2,4G−4と2次出レ
ベルの0ビツト目、1ビツト目および2ビツト目
の赤色発光ダイオード2L−1,2L−2,
2L−4が同時に点灯するようカソード(C)端子
が並列接続させており、 4次グリツド用トグルスイツチの3ビツト目
(4次グリツド用トグルスイツチの4G−8)を
倒すことにより、4次グリツドの3ビツト目の緑
色発光ダイオード4G−8と2次スイツチの0ビ
ツト目および1次出レベルの0ビツト目の赤色発
光ダイオード2S−1,1L−1が同時に点灯
するようカソード(C)端子が並列接続されており、 AリンクとCリンクの関係は前記αβ=βαの
関係となつていることにより、4次スイツチは3
次出レベルに結線され、4次スイツチとして3進
法で8までを表現するため3個の緑色発光ダイオ
ードを有し、4次スイツチ用トグルスイツチの0
ビツト目、1ビツト目および2ビツト目(4次ス
イツチ用トグルスイツチの4S−1,4S−2,
4S−4を倒すことにより、4次スイツチの0ビ
ツト目、1ビツト目および2ビツト目の緑色発光
ダイオード4S−1,4S−2,4S−4と3次
出レベルの0ビツト目、1ビツト目および2ビツ
ト目の赤色発光ダイオード3L−1,3L−
2,3L−4が同時に点灯するようカソード(C)
端子が並列接続されており、 4次出レベルスイツチとして2進法で8までを
表現するため3個の緑色ダイオードを有し、4次
出レベル用トグルスイツチの0ビツト目、1ビツ
ト目および2ビツト目(4次出レベル用トグルス
イツチの4L−1,4L−2,4L−4)
を倒すことにより、4次出レベルの0ビツト目、
1ビツト目および2ビツト目の緑色発光ダイオー
ド4L−1,4L−2,4L−4が同時に
点灯するようカソード(C)端子が並列接続されてお
ることを特徴とするパス情報−ネツトワーク収容
位置変換器。
[Claims] 1. An A link in which the primary (PSW) and secondary (SSW) accommodating subscribers are wired, and the tertiary (JPSW)
A line link network (LIN) consisting of a C-link with a secondary (SSW) and a quaternary (JSSW) wired, and a B-link with a secondary (SSW) and a tertiary (JPSW) wired, and another quaternary that accommodates the trunk. Another C link with (JSSW) and another tertiary (JPSW) wired, and another A link with another secondary (SSW) and another primary (PSW) wired with the latter tertiary ( A trunk link network (TLN) consisting of a B-link (JPSW) and another B link with a secondary (SSW) wired therein, and a junker with which the line link network (LIN) and the trunk link network (TLN) are wired. The switch and level relational expression αβ=βα holds between the A link and the C link, and the B link takes the reciprocating equation at the output side of the secondary switch and achieves a 2:1 convergence. In a network of electronic exchanges with
2, 1G-4, 1G-8, 1G-16 and 3 toggle switches for the primary switch 1S-1, 1S-
2, 1S-4, 3 toggle switches for primary input level 1IL-1, 1IL-2, 1IL-4, multiplicity
2 toggle switches for MN MN-1, MN-2 are grounded, and 4 toggle switches for 4th grit 4G-1, 4G- are installed to visually confirm the setting on the exit side.
2, 4G-4, 4G-8 and 3 toggle switches for 4th switch 4S-1, 4S-2, 4S-4
and 3 toggle switches for the 4th output level 4L-
1, 4L-2, 4L-4 are grounded, and has a plurality of green light emitting diodes and a plurality of red light emitting diodes on the input side and output side, respectively, and a resistor that satisfies the current limit value of these light emitting diodes. , a power supply circuit is provided with a battery adapted to the current limit value and a non-lock switch (NLSW) for saving the current consumption, and when the non-lock switch (NLSW) is pressed, the battery is switched to the resistor. On the inlet side, 5 green LEDs are supplied as a primary grid to represent up to 32 in binary. has a light emitting diode,
Bit 0 of the toggle switch for the primary grid, 1
bit and secondary bit (by flipping the toggle switches 1G-A, 1G-2, and 1G-4 for the primary grid, the 0th and 1st bits of the primary grid
The green light emitting diodes 1G-1, 1G-2, 1G-4 are the 1st and 2nd bits, and the red light emitting diodes 3IL-1, 3IL-2 are the 0th, 1st and 2nd bits of the tertiary input level. ,3IL-
The cathode (C) terminals are connected in parallel so that 4 lights up at the same time, and by turning down the 3rd bit of the primary grid toggle switch (1G-8 of the primary grid toggle switch), the 3rd grid lights up. The green light-emitting diode 1G-8 for the 0th bit of the tertiary switch, the red light emitting diode 3S-1 for the 0th bit of the tertiary switch, and the red light emitting diode 4 for the 0th bit of the 4th input level.
The cathode (C) terminals are connected in parallel so that IL-1 lights up at the same time, and the 4th bit of the toggle switch for the primary grid (1G-16 of the toggle switch for the primary grid)
By knocking down, the cathode (C) terminal is connected so that the 4th bit green light emitting diode 1G-16 of the primary grid lights up, and the relationship between the A link and the C link becomes the above relationship αβ = βα. By doing so, the primary switch is 2
It is connected to the next level and has three green light emitting diodes to represent up to 8 in binary as a primary switch, and the 0th bit, 1st bit and 2nd bit (1 Next switch toggle switch 1S-1, 1S-2, 1
By defeating S-4, the green light emitting diodes 1S-1, 1S-2, 1S-4 of the 0th bit, 1st bit and 2nd bit of the primary switch and the 0th bit and 1st bit of the secondary input level 2nd and 2nd bit red light emitting diodes 2IL-1, 2IL-2,
The cathode (C) terminals are connected in parallel so that 2IL-4 lights up at the same time, and it has three green light emitting diodes to express up to 8 in binary as the primary input level. The 0th bit, 1st bit, and 2nd bit of the toggle switch for Eye and second bit green light emitting diode 1IL-
The cathode (C) terminal is connected so that 1, 1IL-2, 1IL-4 lights up, and the 0 bit of the multiplicity toggle switch is used as the multiplicity MN to determine whether the other switch is odd or even. Eye MN-1
By defeating , the 1st bit of the secondary switch,
Red light emitting diode 2S-2, 1L-2, 3S-2 for the 1st bit of the primary output level, the 1st bit of the tertiary switch, and the 1st bit of the 4th input level.
The cathode (C) terminals are connected in parallel so that 4IL-2 lights up at the same time, and the 1st bit of the multiplicity toggle switch MN-2
By defeating , the second bit of the secondary switch,
Red light emitting diode 2S-4, 1L-4, 3S-4, 2nd bit of primary output level, 2nd bit of tertiary switch, and 2nd bit of 4th input level.
The cathode (C) terminals are connected in parallel so that 4IL-4 lights up simultaneously, and the output side has four green light emitting diodes to represent up to 16 in binary as a 4th grid. The 0th bit, 1st bit, and 2nd bit of the toggle switch for the grid (4G-1, 4G-2, 4G- of the toggle switch for the 4th grid)
By defeating 4, the green light emitting diodes 4G-1, 4G-2, 4G-4 of the 0th bit, 1st bit, and 2nd bit of the 4th grid and the 0th bit, 1st bit, and 4G-4 of the secondary output level are 2nd bit red light emitting diode 2L-1, 2L-2,
The cathode (C) terminals are connected in parallel so that 2L-4 lights up at the same time, and by turning down the 3rd bit of the 4th grid toggle switch (4G-8 of the 4th grid toggle switch), the 4th grid can be turned on. The cathode (C) terminal is set so that the 3rd bit green light emitting diode 4G-8 of the secondary switch and the 0th bit red light emitting diode 2S-1, 1L-1 of the secondary switch and the 0th bit of the primary output level are lit at the same time. They are connected in parallel, and the relationship between the A link and the C link is αβ=βα, so the quartic switch is 3
It is connected to the next output level and has three green light emitting diodes to represent up to 8 in ternary system as a 4th order switch.
Bit, 1st bit, and 2nd bit (4S-1, 4S-2 of the toggle switch for the 4th switch,
By defeating 4S-4, the green light emitting diodes 4S-1, 4S-2, 4S-4 of the 0th bit, 1st bit, and 2nd bit of the 4th switch and the 0th bit and 1st bit of the tertiary output level 1st and 2nd bit red light emitting diodes 3L-1, 3L-
Cathode (C) so that 2 and 3L-4 light up at the same time
The terminals are connected in parallel, and it has three green diodes to represent up to 8 in binary as a 4th output level switch, and the 0th, 1st and 2nd bits of the 4th output level toggle switch Bit (4L-1, 4L-2, 4L-4 of toggle switch for 4th output level)
By defeating the 0th bit of the 4th level,
Path information-network accommodation position characterized in that the cathode (C) terminals are connected in parallel so that the first and second bit green light emitting diodes 4L-1, 4L-2, and 4L-4 are lit at the same time. converter.
JP6634880A 1980-05-21 1980-05-21 Converter for path information-network-containing allocation Granted JPS56164694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6634880A JPS56164694A (en) 1980-05-21 1980-05-21 Converter for path information-network-containing allocation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6634880A JPS56164694A (en) 1980-05-21 1980-05-21 Converter for path information-network-containing allocation

Publications (2)

Publication Number Publication Date
JPS56164694A JPS56164694A (en) 1981-12-17
JPS6153901B2 true JPS6153901B2 (en) 1986-11-19

Family

ID=13313259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6634880A Granted JPS56164694A (en) 1980-05-21 1980-05-21 Converter for path information-network-containing allocation

Country Status (1)

Country Link
JP (1) JPS56164694A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196501U (en) * 1984-11-30 1986-06-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196501U (en) * 1984-11-30 1986-06-21

Also Published As

Publication number Publication date
JPS56164694A (en) 1981-12-17

Similar Documents

Publication Publication Date Title
US4096359A (en) Key telephone system interconnection apparatus
CA2081166A1 (en) Automatic initialization of a distributed telecommunication system
EP0240211A3 (en) Switching network
US2603716A (en) Decoder and translator with readily changeable translations
JPS6153901B2 (en)
US3452159A (en) Call-for-service circuits of communication switching marker
EP0075305B1 (en) Composite concentration system
CA2036049C (en) Exchange having a display apparatus for displaying calls terminated at an attendant console
NO158368B (en) ELECTRICALLY DRIVED MANUFACTURERS MEISLEVERKTOY.
US3613089A (en) Associative memory control for a switching network
US6370393B1 (en) Private branch exchange
US3665113A (en) Telephone repertory dialer
US2568101A (en) Automatic all-relay telephone system
GB1021818A (en) Switching network
US2826640A (en) Permanent signal lock-out
US6970458B1 (en) Method of increasing switch capacity
IL27651A (en) Automatic switching arrangement for telephone exchanges providing rerouting facilities
JPS57203392A (en) Trunk route selecting system of telephone exchange
US1488691A (en) Automatic telephone exchange
US1725323A (en) Telephone exchange system
CA1067633A (en) Key telephone system interconnection apparatus
US3536849A (en) Multi-stage crosspoint switching network with homogeneous traffic pattern
US3967075A (en) Attendant board system in a telephone exchange
IE44326B1 (en) Trunking procedure and arrangement for the connection of functional units
Avaneas et al. Loop plant electronics: The loop switching system