JPS6155352B2 - - Google Patents
Info
- Publication number
- JPS6155352B2 JPS6155352B2 JP2888879A JP2888879A JPS6155352B2 JP S6155352 B2 JPS6155352 B2 JP S6155352B2 JP 2888879 A JP2888879 A JP 2888879A JP 2888879 A JP2888879 A JP 2888879A JP S6155352 B2 JPS6155352 B2 JP S6155352B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- turned
- connection
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
- H02P1/16—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters
- H02P1/26—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters for starting an individual polyphase induction motor
- H02P1/32—Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters for starting an individual polyphase induction motor by star/delta switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Relay Circuits (AREA)
- Motor And Converter Starters (AREA)
Description
【発明の詳細な説明】
本発明はスター結線とデルタ結線とを自動的に
切替えるスター・デルター起動制御用タイマーで
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention is a timer for star-delta activation control that automatically switches between star connection and delta connection.
従来、この種のタイマーとして、電源投入時に
はスター結線(以後Y結線と記す)を行う第1の
タイマーが励磁され、電源投入から一定時間経過
後においてはデルター結線(以後Δ結線と記す)
を行う第2のタイマーが励磁されるものが知られ
ていた。 Conventionally, in this type of timer, when the power is turned on, a first timer that performs star connection (hereinafter referred to as Y connection) is excited, and after a certain period of time has passed from power on, a first timer is activated that performs delta connection (hereinafter referred to as Δ connection).
It is known that a second timer is excited to perform the following.
しかし、このようなものにおいては、上記遅延
時間の設定は抵抗およびコンデンサーを用いて行
うため設定時間が大きな場合などにおいてはタイ
マー全体が大きくなる欠点があるとともに、その
構造上設定時間を長時間とするには不向きであつ
た。また、Y結線からΔ結線への切替え時におい
ては、第1および第2のタイマーの双方がオンさ
れる時間があるため消費電力が多くなり、回路的
にも容量の増大が必要であつた。 However, in this type of device, the delay time is set using a resistor and a capacitor, so if the setting time is long, the entire timer becomes large. I was not suited to do so. Furthermore, when switching from the Y connection to the Δ connection, there is a time when both the first and second timers are turned on, which increases power consumption and requires an increase in circuit capacity.
本発明はこのような点に鑑みてなされたもので
あり、小型でかつY結線からΔ結線へ切替える切
替設定時間の調整を広範囲にわたり精度よく行う
ことができ、更には上記結線の切替え時に第1お
よび第2のリレーの双方が駆動されることのない
スター・デルター起動制御用タイマーを提供する
ものである。 The present invention has been made in view of the above points, and is compact and allows for accurate adjustment of the switching setting time for switching from Y connection to Δ connection over a wide range. The present invention provides a timer for star-delta activation control in which both the first relay and the second relay are not driven.
次に本発明の一実施例を図面に基き説明する。 Next, one embodiment of the present invention will be described based on the drawings.
1は電源としての電源部である。この電源部1
は、商用電源2をトランス2aで降圧し、これと
ブリツジ3で整流してコンデンサ−4および抵抗
5で平滑し、更にはソエナーダイオード6で定圧
化して形成した直流電圧を後述する遅延回路11
に入力している。 1 is a power supply section as a power source. This power supply section 1
, a delay circuit (to be described later) generates a DC voltage by stepping down the commercial power supply 2 with a transformer 2a , rectifying it with a bridge 3, smoothing it with a capacitor 4 and a resistor 5, and further regulating the voltage with a Soener diode 6. 11
is being input.
11はワンチツプ素子を用いた遅延回路であ
る。この遅延回路11は発振回路12、分周回路
13、計数回路14、出力回路15およびオート
リセツト回路16等が有機的に結線されて形成さ
れている。まず、この遅延回路11は端子17
a,17bから電圧が入力されると、オートリセツ
ト回路16が働き発振回路12および計数回路1
4をリセツトしその結果第1の出力端子21aに
『H』信号を出力させ第2の出力端子21bに
『L』信号を出力させる。この後、発振回路12
が発振を開始する。この際、発振周波数の調整は
遅延回路11の外部端子12aに接続された周波
数調整回路18の可変抵抗19を調整することに
より行われる。この発振回路12の発振周波数は
分周回路13によりカウントされる。この分周回
路13は遅延回路11の外部端子13aに接続さ
れた分周数調整回路を形成するスイツチ20によ
りその分周数がセツトされ、例えばカウントが10
に達するとパルスを1つ出力するよう機能する。
この分周回路13の出力は計数回路14にてカウ
ントされ、例えばそのカウントが1024に達したら
その出力回路15を駆動して第1および第2の出
力端子21a,21bの出力信号を反転する。 11 is a delay circuit using a one-chip element. The delay circuit 11 is formed by organically connecting an oscillation circuit 12, a frequency dividing circuit 13, a counting circuit 14, an output circuit 15, an auto-reset circuit 16, and the like. First, this delay circuit 11 is connected to the terminal 17.
When voltage is input from a , 17b , the auto-reset circuit 16 operates to activate the oscillation circuit 12 and the counting circuit 1.
As a result, the first output terminal 21a outputs an "H" signal and the second output terminal 21b outputs an "L" signal. After this, the oscillation circuit 12
starts oscillating. At this time, the oscillation frequency is adjusted by adjusting the variable resistor 19 of the frequency adjustment circuit 18 connected to the external terminal 12 a of the delay circuit 11 . The oscillation frequency of this oscillation circuit 12 is counted by a frequency dividing circuit 13. The frequency division number of this frequency division circuit 13 is set by a switch 20 forming a frequency division number adjustment circuit connected to the external terminal 13a of the delay circuit 11. For example, when the count is 10.
It functions to output one pulse when it reaches .
The output of this frequency dividing circuit 13 is counted by a counting circuit 14, and when the count reaches 1024, for example, the output circuit 15 is driven to invert the output signals of the first and second output terminals 21 a and 21 b . do.
遅延回路11の第1の出力端子21aはエミツ
タがアースされている第1のスイツチング素子と
してのNPNトランジスタ(以後Trと記す)23
のベースに抵抗22を介して接続されている。こ
のTr23のコレクタとブリツジ3の正極側との
間には第1のリレー24のコイル部が接続されて
いる。この第1のリレー24の接点部は第2図に
示す如くY結線部24aとΔ結線部24bとを有
し、励磁の状態ではY結線部24aがオンされΔ
結線部24bがオフされ、非励磁の状態ではY結
線部24aがオフされΔ結線部24bがオンされ
る。 The first output terminal 21a of the delay circuit 11 is an NPN transistor (hereinafter referred to as Tr) 23 as a first switching element whose emitter is grounded.
is connected to the base of the circuit via a resistor 22. A coil portion of a first relay 24 is connected between the collector of this Tr 23 and the positive electrode side of the bridge 3. The contact portion of this first relay 24 has a Y connection portion 24 a and a Δ connection portion 24 b as shown in FIG.
The connection portion 24 b is turned off, and in the non-excited state, the Y connection portion 24 a is turned off and the Δ connection portion 24 b is turned on.
遅延回路11の第2の出力端子21bは抵抗3
1およびコンデンサー32からなる積分回路33
に入力され、この積分回路33の出力はエミツタ
がアースされた第2のスイツチング素子としての
Tr35のベースにツエナーダイオード34を介
して入力されている。このTr35のコレクタと
ブリツジ3の正極側との間には第2のリレー36
のコイル部が接続されている。この第2のリレー
36の接点部は第1のリレー24のΔ結線部24
bと直列に接続されたΔ結線部36aを有し、この
Δ結線部36aは励磁の状態でオンされる。 The second output terminal 21 b of the delay circuit 11 is the resistor 3
1 and a capacitor 32.
The output of this integrating circuit 33 is used as a second switching element whose emitter is grounded.
It is input to the base of Tr 35 via a Zener diode 34. A second relay 36 is connected between the collector of this Tr35 and the positive side of the bridge 3.
The coil section is connected. The contact portion of this second relay 36 is connected to the Δ connection portion 24 of the first relay 24.
It has a Δ connection part 36 a connected in series with b , and this Δ connection part 36 a is turned on in an excited state.
次に本実施例の動作について説明する。 Next, the operation of this embodiment will be explained.
まず電源部1をオンすると同時に遅延回路11
はオートリセツト回路16によりリセツトされ、
その第1の出力端子21aに『H』信号を出力
し、第2の出力端子21bに『L』信号を出力す
る。このため、Tr23はオンされTr35はオフ
され、その結果第1のリレー24のみが励磁され
Y結線が行われる。そして、このY結線の状態は
遅延回路11の出力が反転するまでの所定設定時
間Tの間継続する。 First, when the power supply section 1 is turned on, the delay circuit 11
is reset by the auto-reset circuit 16,
An "H" signal is output to the first output terminal 21 a , and an "L" signal is output to the second output terminal 21 b . Therefore, Tr23 is turned on and Tr35 is turned off, and as a result, only the first relay 24 is energized and Y-connection is performed. This Y-connection state continues for a predetermined set time T until the output of the delay circuit 11 is inverted.
ここにおいて、周波数調整回路18によりセツ
トされた発振回路12の発振周期をt1、スイツチ
20によりセツトされる分周回路13の分周数を
nとすると、計数回路14のカウントアツプが
1024であるため、上記設定時間Tは
T=t1×n×1024
の式で表わされる。 Here, if the oscillation period of the oscillation circuit 12 set by the frequency adjustment circuit 18 is t 1 and the frequency division number of the frequency dividing circuit 13 set by the switch 20 is n, then the count up of the counting circuit 14 is
1024, the above set time T is expressed by the formula: T=t 1 ×n×1024.
次に、電源部1を投入してから上記設定時間T
が経過した際の動作を考える。 Next, after turning on the power supply unit 1, the above set time T
Consider the behavior when .
この設定時間Tが経過すると、遅延回路11の
第1および第2の出力端子21a,21bの出力信
号は反転する。この際、切替え時間t0の間Tr2
3,35がともにオフされ、Y結線およびΔ結線
のいずもがオフされている状態となる。これは、
遅延回路11の第2の出力端子21bが積分回路
33を介してTr35のベースに入力されている
為である。つまり、遅延回路11の出力が反転す
ると同時にTr23はオフされるが、Tr35は積
分回路33の出力がTr35のスレツシヨルド電
圧を上まわるまでの時間t0だけオフされている。
切替え時間t0はこの為に生ずるものである。 After this set time T has elapsed, the output signals of the first and second output terminals 21 a and 21 b of the delay circuit 11 are inverted. At this time, Tr2 during switching time t 0
3 and 35 are both turned off, and both the Y connection and the Δ connection are turned off. this is,
This is because the second output terminal 21 b of the delay circuit 11 is input to the base of the Tr 35 via the integrating circuit 33 . That is, Tr23 is turned off at the same time as the output of the delay circuit 11 is inverted, but Tr35 is turned off for a time t0 until the output of the integrating circuit 33 exceeds the threshold voltage of Tr35.
This is the reason for the switching time t 0 .
そして、この切替え時間t0が経過した後Tr35
はオンされ、第2のリレー36が励磁され、Δ結
線部36aがオンされる。ここにおいて、第1の
リレー24は非励磁の状態であるため第1のリレ
ー24のΔ結線部24bはオンされており、Δ結
線の状態となる。 After this switching time t 0 has elapsed, Tr35
is turned on, the second relay 36 is excited, and the Δ connection portion 36a is turned on. Here, since the first relay 24 is in a non-excited state, the Δ connection portion 24 b of the first relay 24 is turned on, and becomes a Δ connection state.
なお、結線を再度Y結線とするには電源部1を
オフすればよい。 Note that in order to change the wiring to Y-connection again, it is sufficient to turn off the power supply section 1.
本実施例においては第1および第2のスイツチ
ング素子としてトランジスタを用いたものを示し
たが、これに限らずFETその他の素子等を用い
てもよい。 In this embodiment, transistors are used as the first and second switching elements, but the present invention is not limited to this, and other elements such as FETs may also be used.
本発明によれば、ワンチツプの素子を遅延回路
に利用するためその小型化および経済性の向上を
図ることができ、また電源を投入した後スター結
線がデルター結線に切替わるまでの設定時間も上
記遅延回路内部の発振周波数の調整および分周回
路の分周数の調整により極めて広範囲にわたり精
度よく設定することができ、更には遅延回路の出
力に積分回路を設け、遅延回路の出力が反転した
際のY結線のオフとΔ結線のオンを時間差をもつ
て行わしめることにより、上記結線を行う第1お
よび第2のリレー双方を同時に駆動することを防
止し、その駆動に際して必要な電源容量や回路容
量の低減を図ることができる。 According to the present invention, since a one-chip element is used in the delay circuit, it is possible to reduce the size and improve economical efficiency, and the setting time until the star connection is switched to the delta connection after the power is turned on can be reduced as described above. By adjusting the oscillation frequency inside the delay circuit and adjusting the frequency division number of the frequency divider circuit, it is possible to set the frequency over a very wide range with high precision.Furthermore, an integrating circuit is provided at the output of the delay circuit, so that when the output of the delay circuit is reversed, By turning off the Y connection and turning on the Δ connection with a time difference, it is possible to prevent both the first and second relays that perform the above connection from being driven at the same time, and reduce the power supply capacity and circuitry required for driving. Capacity can be reduced.
図は本発明のスター・デルター起動制御用タイ
マーの一実施例を示すものであり、第1図はその
電気回路図、第2図は第1および第2のリレーの
接点部の接続を示す回路図、第3図は電源のオ
ン・オフとこれに伴う第1および第2のリレーの
駆動状態を示すタイムチヤート図である。
1……電源としての電源部、11……遅延回
路、12……発振回路、13……分周回路、18
……周波数調整回路、20……分周数調整回路、
21a……第1の出力端子、21b……第2の出力
端子、23……第1のスイツチング素子としての
トランジスタ、24……第1のリレー、33……
積分回路、35……第2のスイツチング素子とし
てのトランジスタ、36……第2のリレー、T…
…所定設定時間。
The figures show an embodiment of the star-delta start control timer of the present invention, and Fig. 1 is its electric circuit diagram, and Fig. 2 is a circuit showing the connection of the contact portions of the first and second relays. FIG. 3 is a time chart showing the on/off state of the power supply and the accompanying driving states of the first and second relays. DESCRIPTION OF SYMBOLS 1... Power supply part as a power supply, 11... Delay circuit, 12... Oscillation circuit, 13... Frequency division circuit, 18
... Frequency adjustment circuit, 20 ... Frequency division number adjustment circuit,
21 a ...First output terminal, 21 b ... Second output terminal, 23... Transistor as a first switching element, 24... First relay, 33...
Integrating circuit, 35...transistor as a second switching element, 36...second relay, T...
...Predetermined set time.
Claims (1)
より駆動されスター結線を行う第1のリレーおよ
び第2のスイツチング素子がオンされることによ
り駆動されデルター結線を行う第2のリレーを有
するタイマーにおいて、電源と、この電源に接続
され電源をオンすると同時に第1の出力端子に
「H」信号を出力しかつ第2の出力端子に「L」
信号を出力するとともに所定設定時間経過した後
に上記第1および第2の出力端子の信号を反転す
るワンチツプ素子により構成された遅延回路と、
この遅延回路内部の発振回路および分周回路に
各々外部に接続された周波数調整回路および分周
数調整回路と、遅延回路の第2の出力端子に接続
された積分回路とを備え、上記遅延回路の第1の
出力端子と上記第1のスイツチング素子とを接続
しかつ上記積分回路の出力と上記第2のスイツチ
ング素子とを接続したことを特徴とするスター・
デルター起動制御用タイマー。1. A timer having a first relay that is driven to perform star connection when the first switching element is turned on, and a second relay that is driven to perform delta connection when the second switching element is turned on. When connected to this power supply and turned on, the "H" signal is output to the first output terminal and the "L" signal is output to the second output terminal.
a delay circuit configured with a one-chip element that outputs a signal and inverts the signals at the first and second output terminals after a predetermined set time has elapsed;
The delay circuit includes a frequency adjustment circuit and a frequency division number adjustment circuit externally connected to the oscillation circuit and the frequency division circuit inside the delay circuit, and an integration circuit connected to a second output terminal of the delay circuit. The first output terminal of the integrating circuit is connected to the first switching element, and the output of the integrating circuit is connected to the second switching element.
Timer for delta start control.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2888879A JPS55122490A (en) | 1979-03-13 | 1979-03-13 | Timer for controlling star-delta starting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2888879A JPS55122490A (en) | 1979-03-13 | 1979-03-13 | Timer for controlling star-delta starting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55122490A JPS55122490A (en) | 1980-09-20 |
| JPS6155352B2 true JPS6155352B2 (en) | 1986-11-27 |
Family
ID=12260926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2888879A Granted JPS55122490A (en) | 1979-03-13 | 1979-03-13 | Timer for controlling star-delta starting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55122490A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709114B (en) * | 2012-06-13 | 2014-11-26 | 新兴铸管股份有限公司 | Fixed-time automatic power off device |
-
1979
- 1979-03-13 JP JP2888879A patent/JPS55122490A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55122490A (en) | 1980-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155352B2 (en) | ||
| SU1401591A1 (en) | Timer | |
| JPS5929406Y2 (en) | Intrinsically safe timer circuit | |
| KR890005829Y1 (en) | Flicker timer | |
| JPH041979B2 (en) | ||
| JP3346786B2 (en) | Power-on control switching circuit and power-on control method | |
| JP3559051B2 (en) | Relay drive circuit | |
| SU1700610A1 (en) | Flash magnetization device | |
| JPH04285999A (en) | Driving circuit for piezoelectric buzzer | |
| KR920004064Y1 (en) | Electronic type switching circuit | |
| JPS62117Y2 (en) | ||
| KR910005672Y1 (en) | Circuit controlling alarm device in a clock | |
| SU886240A1 (en) | Timer | |
| JPH0351876Y2 (en) | ||
| JPH061042U (en) | Wiper control circuit | |
| KR930004284Y1 (en) | Power Save Circuit of Stepping Motor | |
| JPH0427074Y2 (en) | ||
| JPS599458Y2 (en) | electronic circuit drive device | |
| JPH087461Y2 (en) | Load control circuit | |
| JPS631588Y2 (en) | ||
| SU1035669A2 (en) | Timer | |
| JPS647701B2 (en) | ||
| JPH0537552Y2 (en) | ||
| JPS58164202A (en) | Electromagnetic coil driving circuit | |
| JPH0677429B2 (en) | Time switch |